
Exemplo de Pipeline de Instruções

Classe da Instrução	Busca da Instrução	Leitura Operand o	Operaçã o da ULA	Acesso à Memóri a	Escrita do Resultad o	Total
Load Word (Iw)	2 ns	1 ns	2 ns	2 ns	1 ns	8 ns
StoreWor d (sw)	2 ns	1 ns	2 ns	2 ns		7 ns
Aritméti- cas (add, sub, and)	2 ns	1 ns	2 ns		1ns	6 ns
Branch (beqz)	2 ns	1 ns	2 ns			5 ns





Características dos Pipelines de Instrução


- O tempo do ciclo do relógio do processador deve ser igual ao tempo de execução do estágio mais lento do "pipeline".
- Deve-se procurar dividir a execução da instrução em estágios com o mesmo tempo de execução.
- O pipeline deve ser mantido sempre "cheio" para que o desempenho máximo seja alcançado.
- Cada instrução, individualmente, continua levando o mesmo tempo para ser executada.

Divisão da Execução da Instrução em 5 estágios:


- Busca da instrução na memória (B)
- Leitura dos registradores e decodificação da instrução (D)
- Execução da instrução / cálculo do endereço de memória (E)
- Acesso a um operando na memória (M)
- Escrita do resultado em um registrador (W)








Simplificação do diagrama





. .

Desempenho. O que pode dar errado.

Um processador com *pipeline* pode pausar por várias razões, incluindo atrasos na leitura da memória, conjunto de instruções mal projetado, dependência entre instruções, ...

Latência de instruções

Instruções que necessitam ler e escrever no mesmo registro. Por exemplo "ADD 5 ao registro 3", deve ler o registro 3, adicionar 5 ao valor lido e escrever o resultado de volta ao mesmo registro (que pode estar ocupado pela operação de leitura anterior causando uma pausa no processador até o registro ficar disponível).

Dependência de uma única origem como o registro de código de condição. Se uma instrução altera alguns bits do registro de estado e a seguinte tenta lê-los, ela deve aguardar até que a anterior termine.

Problemas no Uso de Pipelines

- Existem situações em que a próxima instrução não pode ser executada no ciclo seguinte do relógio:
 - Conflitos Estruturais
 - Pode haver acessos simultâneos à memória feitos por 2 ou mais estágios.
 - Dependências de Dados
 - As instruções dependem de resultados de instruções anteriores, ainda não completadas.
 - Dependências de Controle
 - A próxima instrução não está no endereço subsequente ao da instrução anterior.


Stall (bubble)

Muitas vezes algumas instruções consomem mais de um *clock* para completar um estágio.


Quando isto acontece, o processador deve introduzir uma pausa e não aceitar novas instruções até que a instrução lenta tenha movido para o próximo estágio.


Conflito Estrutural:

A arquitetura não suporta a combinação de instruções que se quer executar no mesmo ciclo.



Dependência de dados:






Erro devido à dependência de dados

```
sub $2, $1, $3
and $12, $2, $5
or $13, $6, $2
add $14, $2, $2
sw $15, 100($2)
```

- and e or lêem resultado errado (velho 10)
- store está claramente à direita (depois no tempo) e lê resultado certo (-20)
- hazard no add pode ser evitado se a escrita no banco de registradores for feita (em CC5) na metade do ciclo (borda de descida)




Solução por *software*: escalonamento de instruções

```
ld r2, I
                                 ld r2, I
add r2, r2, #123
                                 ld r3, J
str2, I
                                 add r2, r2, #123
ld r3, J
                                 sub r3, r3, #567
sub r3, r3, #567
                                 str2, I
                                 str3, J
str3, J
```

Um rearranjo das instruções no programa, chamado escalonamento de instruções, pode resolver esta pendência.


Uma solução para (Data Harzad) dependência de dados: Adiantamento do resultado(forwarding)




Adiantamento de resultados:


Utilizar valores temporários. Não esperar pelos valores a serem escritos.

- Avançar conjunto de registradores para suportar leitura\escrita no mesmo registrador.
- •Avançar o resultado da ALU.






Adiantamento(forwarding): não resolve todos os problemas



Adiantamento do resultado(forwarding)

Load pode causar um atraso:


-Uma instrução tenta ler um registrador após um load que escreve no mesmo registrador. E´ preciso inserir uma unidade de deteção deste conflito para atrasar a entrada da instr. seguinte ao load.



440...............


Solução parada do pipeline (Stalling)

Deve-se atrasar o pipeline mantendo uma instrução no mesmo estágio.





Unidade de detecção de conflitos:

Age atrasando o pipeline para solucionar os conflitos




Conflito de controle: parada(bolha)






Conflito de controle: predição




OAC - Pipelining - Parte II 16


Juliana E Camanum Was day


Solução para MIPS







٠









Diminuindo a penalidade do *Branch taken*

- no esquema anterior
- a decisão só é tomada no estágio MEM
- caso ocorra *branch taken* é necessário limpar os estágios IF, ID e EX
- 3 clocks perdidos
- para diminuir a penalidade:
- antecipar a decisão do estágio MEM para o estágio ID
- economia de dois clocks
- flush (limpa) somente na instrução sendo lida na memória (IF)
- mudanças no hardware:
- cálculo do endereço do desvio
- comparação dos registradores
 - > 32 XORs com uma saída
- > mais rápido do que a ALU



