

Latch tipo S-R



Q_{t}	S_t	R_{t}	Q_{i+1}
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	(disallowed)
l	0	0	1
1	0	1	0
1	1	0	1
l	1	l	(disallowed)



Timing Behavior

Latch RS

(a) Tabela característica	(6	a)	Tabel	la c	ara	cte	rísti	Ca
---------------------------	----	----	-------	------	-----	-----	-------	----

(b) Tabela	a característica	simp	olificac
------------	------------------	------	----------


	(a) 1	abela caracii	Histica			(b) Tabel	a caracter	istica sii	ripinica
Entra		Estado corrente	Próxin estad			S		R	Q _{n+}
S	R	Q_n	Q_{n+1}	1		0	()	Q_n
0	0	0	0	0		0	9	1	0
00		1	1			1	(O	1
0	1	0	0			1		1	-
0	1	1	0						ğ
1	0	0	1						
1	0	1	1						
1	1	0	_						
1	1	1	_						
			(c) Resp	osta para u	ma série o	de entrada	as		
t	0	1	2 3	3 4	5	6	7	8	9
S	1	0	0 (0 0	0	0	0	1	0
R	0	0	0	1 0	0	1	0	0	0
O_{n+1}	1	1	1 (0	0	0	0	1	1

O Latch RS: resumo do funcionamento

R	S	Q	Q'	ação
1	0	0	1	vai para o estado reset
0	0	0	1	mantém o estado reset (= mantém estado anterior)
0	1	1	0	vai para o estado set
0	0	1	0	mantém o estado set (= mantém estado anterior)
1	1	0	0	estado proibido

R	S	Q_{t+1}	comentário
0	0	Q _t	mantém estado anterior
0	1	1	estado set
1	0	0	estado reset
-1	1		proibido

Diagrama de estados



R	S	Q_{t+1}
0	0	Q _t
0	1	1
1	0	0
1	1	

O Latch RS Controlado

símbolo






tabela de transição de estados

circuito com portas nor e and



C	R	S	Q_{t+1}	comentário
0	X	X	Qt	mantém estado anterior
1	0	0	Q _t	mantém estado anterior
1	0	1	1	estado set
1	1	0	0	estado reset
1	1	1	-	proibido

Diagrama de estados



C	R	S	Q _{t+1}
0	X	X	Qt
1	0	0	Q _t
1	0	1	1
1	1	0	0
1	1	1	100001111111111111111111111111111111111

Latch SR usando portas NAND




Fig. 4.3-1 Um latch usando portas NAND: (a) diagrama lógico e (b) símbolo lógico.

\$	R	Q	Q	
L	L	Não usada		
L	н	Н	L	
Н	L	L	н	
Н	н	L ou H	H ou L	


\$	R	Q_{n+1}	\bar{Q}_{n+1}	
L	rade s	Não usada		
L	н	н	L	
н	L	L	Н	
н	н	Qn	\bar{Q}_{n+1}	

Fig. 4.3-2 Tabelas verdade para um latch SR com portas NAND.

(H = ALTO)

(L = BAIXO)


Flip -flop mestre escravo




O Latch D


símbolo

circuito a partir do latch RS controlado






С	D	Q _{t+1}	comentário
0	X	Q _t	mantém estado anterior
1	0	0	estado reset
1	1	1	estado set





J	к	Next State of Q
0	0	Q
0	1	0
1	0	1
1	1	\overline{Q}

☐ **FIGURE 4-12**Master-Slave *JK* Flip-Flop





Contador Assíncrono






Contador Assíncrono





Contador síncrono




FUNCIONAMENTO DO CONTADOR SÍNCRONO:


AMOSTRAGEM FEITA PELA TRANSIÇÃO NEGATIVA,

FLIP-FLOP TIPO J-K:

J = 0 e K = 0 => A SAÍDA MANTÉM O VALOR ANTERIOR


J = 1 e K = 1 => A SAÍDA inverte O VALOR ANTERIOR







Nome	Símbolo gráfico	Tabela característica	
S–R	S Q	S R Q _{n+1} 0 0 Q _n 0 1 0 1 0 1 1 -	
J–K	J	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	
D	D Q	D Q _{n+1} 0 0 1 1	

Registrador de 4 bits



Registrador de deslocamento com 4 bits





O circuito a ser analisado chama-se REGISTRADOR DE DESLOCAMENTO COM 4 BITS. Este circuito é síncrono com o *clock*, isto é, com a subida do sinal no pino de *clock* do flip-flop a

informação na entrada do *Flip-flop* (pino D) será copiada para a saída (pino q). Repare que existem "4" possíveis de funções que podem ser executadas no circuito de acordo com entradas de controle c0 e c1:

Com C0 = 0 e C1 = 0 => nenhuma função selecionada, nem mesmo o sinal de *clock* chegará ao pino de *clock* do *flip flop*.

Com C0 = 1 e C1 = 1 haverá a habilitação da carga paralela, e as demais operações são os deslocamentos para direita e esquerda.

Repare que as entradas de controle c0 e c1 decidirão a função a ser executada, de forma que apenas uma das portas ANDs terá sua saída diferente de zero.

