

## Budapesti Műszaki és Gazdaságtudományi Egyetem

Villamosmérnöki és Informatikai Kar Méréstechnika és Információs Rendszerek Tanszék

## Rendszerarchitektúrák házi feladat

Dokumentáció

*Készítette* Horváth Dániel Kalocsai Kristóf Uzseka Dániel *Konzulens* Fehér Béla

# Tartalomjegyzék

1.	Bevezetés	2
	1.1. AMBA-APB	2
	1.2. I2C	3
2.	Áttekintés	5
	2.1. A perifériaillesztő modul felépítése	5
	2.2. mod_apb	5
	2.3. mod_i2c	6
3.	Tesztelés	9
ÁŁ	brák jegyzéke	11
Τá	áblázatok jegyzéke	12
Irc	odalomjegyzék	13
Fü	iggelék	14
	F.1. mod_top.v	14
	F.2. macros.vh	14
	F.3. apb_mod.v	15
	F.4. mod_I2C.v	
	F.5. tb_top_W.v	18
	F.6. tb_top_R.v	20

## 1. fejezet

## Bevezetés

Féléves munkánk során egy perifériaillesztő modult valósítottunk meg System Verilog nyelven. Az illesztő az ARM™Ltd. AMBA™-APB rendszerbusza, és az I2C busz között teremt kapcsolatot. Ezen két buszt ismertetjük a továbbiakban.

#### 1.1. AMBA-APB

Az Advanced Microcontroller Bus Architecture egy nyílt szabvány, amely chipen belüli kommunikációs összeköttetéseket definiál. Ennek a szabványnak része az Advanced Peripheral Bus (APB)[1], amely alacsony sávszélességű, kis komplexitású, és minimális fogyasztású.

PCLK	∣ Orajel,	felfutó	éle	időzíti	az	összes	átviteli	ciklust.
	_							

PRESETn Reset, aktív-alacsony.

PADDR Címbusz, maximum 32 bit széles.

PSELx | Slave-select, minden egységhez tartozik egy. Kiválasztja az adott

slave egységet.

**PENABLE** | Engedélyező jel, az átviteli ciklus második szakaszát jelzi.

**PWRITE** Irányjelző, magas értéke írást, alacsony értéke olvasást jelent.

**PWDATA** Adatbusz, maximum 32 bit széles, mindig a perifériabusz bridge

hajtja.

**PRDATA** Adatbusz, maximum 32 bit széles, a slave egység hajtja az olvasási

ciklusban.


#### 1.1. táblázat. Az APB busz jelei.

A busz jeleinek áttekintése után nézzünk egy írási ciklust a buszon. Minden átviteli ciklus két szakaszból áll, egy *setup* és egy *access* fázisból, ezen fázisok PCLK felfutó élére kezdődnek, ahogy az az 1.1 ábrán <sup>1</sup> megfigyelhető. A setup fázisban a híd eszköz (APB master) a PADDR buszra kiadja a címzett periféria címét, a PWRITE jelet az írásnak megfelelően magas értékűre

 $<sup>^1 \</sup>mathsf{Forr} \mathsf{asok}$ :

állítja. A slave-hez tartozó PSEL vonalat is magas értékre állítja be, továbbá a PWDATA buszra kapuzza az írni kívánt adatot. Ebben a fázisban PENABLE alacsony értékű, így a slave eszköznek lehetősége van felkészülni az átvitelre. PCLK következő felfutó élére a PENABLE vonalat logikai 1 értékűre állítja, és ezzel a buszciklus végéig bezárólag a slave eszköz mintát vesz a PWDATA buszról, amivel lezárul az átvitel, PSEL, PWRITE és PENABLE visszaállításra kerül a master által.

Az olvasás ciklus a vezérlőjeleket tekintve csak PWRITE értékében tér el. Ha az APB master olvasási ciklust kezdeményez, a PWRITE jelet logikai alacsony értékűre állítja a setup fázisban. Az access fázisban szintén kiadja a PENABLE jelet, mire a slave eszköz a megcímzett regiszterét a PRDATA buszra kapuzza. Az előzőekhez hasonlóan, a master vezérlőjeleket visszaveszi a ciklus befejeztével.



**1.1. ábra.** Egy írási és olvasási ciklus időzítési viszonyai az APB buszon.

#### 1.2. I2C

Az Inter-Integrated Circuit (vagy I2C, I<sup>2</sup>C, esetleg IIC) egy multi-master, multi-slave, single-ended, félduplex soros kommunikációs busz. [2] Két, nyitott kollektoros (open-drain) vezetéket használ a kétirányú kommunikációhoz, ezek az *SDA* adatvonal és *SCL* órajelvezeték. Fizikai kialakításból adódóan a vezetékeket ellenállásokon keresztül magas logikai (3V3, 5V, 1V8 stb.) feszültségre kell felhúzni. A buszra csatlakozó eszközök a vezetékeket "kényszeríteni" tehát csak lefelé tudják. Ez teszi lehetővé a multi-master struktúrához szükséges kiválasztást és arbitrációt, továbbá mivel különálló kiválasztó jelek (slave-select) nem állnak rendelkezésre, így az üzeneteket címezni kell. Egy üzenet felépítése látható az 1.2 ábrán.<sup>2</sup>


Az SCL órajelet mindig a master szolgáltatja a buszra csatlakozó eszközöknek.

Minden üzenet a START feltétellel (az SCL magas értéke mellett SDA lefutó éle) kezdődik és a STOP feltétellel (az SCL magas értéke mellett SDA felfutó éle) végződik. Ezek speciális feltételek, az üzenet belsejében nem fordulhatnak elő, mivel SDA csak SCL alacsony értéke mellett változhat.

A startbitet követi egy 7 bites címmező, amely a címzettet azonosítja, és egy R/W bit, amely írás esetén alacsony, olvasás esetén magas értékű. Ezután a küldő "elengedi" az adatbuszt, és a vevő, ha sikeres volt az átvitel, az adatbuszon a következő bit idejéig egy alacsony logikai értékű ACK nyugtázó jelet ad az SDA vonalra. Ha ez megtörtént, a master további 8 órajelciklus alatt egy byte-nyi adatot kapuz az adatbuszra. Újabb nyugtázás esetén a byte átvitele befejeződött, és sikeres. A masternek lehetősége van további byteokat küldeni, szintén

https://i2.wp.com/maxembedded.files.wordpress.com/2014/02/data-transfer-timing-diagram.png

<sup>&</sup>lt;sup>2</sup>Forrás:



1.2. ábra. Az I2C busz időzítési diagrammja.


minden 8 bit adat után egy bit nyugtázással. Ha lezajlott a kívánt mennyiségű adat átvitele, a master kiadja a stopfeltételt, amely az üzenet végét jelenti.

# 2. fejezet

# Áttekintés

#### 2.1. A perifériaillesztő modul felépítése

Mint az a 2.1 ábrán is látszik, modulunk (mod\_top) 2 almodult tartalmaz, a feladatkíírásnak megfelelően: egy mod\_apb modulból, ami közvetlenül az APB buszra csatlakozik, és egy mod\_i2c modulból, ami a soros kommunkáció vonalaival van összeköttetésben.



2.1. ábra. A modul magas szintű áttekintő ábrája.

Az APB modul a rendszerbusz vezérlőjeleit dekódolja, és továbbítja a szükséges adatokat az I2C modulnak. Az I2C modul a rendelkezésére bocsátott adatokból lefolytatja soros kommunikációt.

A továbbiakban tekintsük át részletesebben az almodulok felépítését. A modulokhoz, és a későbbiekben a tesztekhez kapcsolódó forráskódok a dokumentum végén, a függelékben találhatóak.

## 2.2. mod\_apb

#### Ki és bemenetek

Mivel ez a modul közvetlenül az APB buszra csatlakozik, bemenetei megegyeznek a busz jeleivel, eltekintve a PREADY és PSLVERR jelektől, melyeket nem használunk. Továbbá tar-

talmaz két darab 32 bites ki illetve bemeneti portot, amely tartalmazza az I2C modul számára küldött, illetve attól fogadott összes releváns adatot. A pontos tartalmat lásd az I2C modul tárgyalásánál.

#### Reset

A modul szinkron resetet valósít meg, az órajel felfutó élére mintát vesz a PRESETn jelből, amelynek alacsony értéke mellett nullára állítja a belső állapotregiszterét, illetve az APB és I2C felé menő kimeneteit.

#### Állapotok

Ez az almodul 4 belső állapotot különböztet meg az APB vezérlőjelek alapján, ahol X az érdektelent (Don't Care), 1 a logikai magasat (illetve helyes címet), 0 pedig ennek ellenkezőjét jelöli. Az alábbi táblázat szemlélteti az állapotokat:

Állapot	<b>PADDR</b>	<b>PSEL</b> x	<b>PENABLE</b>	PWRITE
IDLE	Χ	0	0	X
SETUP	Χ	1	0	X
READ	1	1	1	0
WRITE	1	1	1	1


#### Logika

A vezérlőjelek dekódolása alapján, READ állapotban az I2C modul felől kapott 32 bit széles értéket (in\_perdata) a PRDATA buszra kapuzza, WRITE állapotban a PWDATA busz tartalmát hozzárendeli az I2C felé tartó, out\_perdata kimenetéhez. IDLE állapotban nagyimpedanciát kapcsol a PRDATA buszra, hogy a rendszer többi egységét ne zavarja. Ez a logika feltételes értékadással került implementálásra.

### 2.3. mod\_i2c

#### Ki és bemenetek

Ez a modul közvetlenül az I2C buszra csatlakozik, így rendelkezik egy kétirányú, háromállapotú SDA porttal, mely a nyitott-kollektoros működést valósítja meg, illetve egy SCL órajel kimenettel. Továbbá csatlakozik a mod\_apb modulhoz egy 32 bit széles regiszteren keresztül. Ez a regiszter tartalmaz minden információt a modul számára az I2C kommunikáció kezdeményezéséhez. A regiszter kiosztását és tartalmát lásd a 2.2 ábrán.



2.2. ábra. A kommunikációs regiszter kiosztása.


#### Reset

Ez az almodul is szinkron resetet valósít meg, az órajel felfutó élére vizsgálja a PRESETn vonalat és a regiszterének második bitjét ( regData[1] ). Ha ezek közül PRESETn-t 0-nak, vagy a bitet pedig 1-nek találja, elengedi az SDA és SCL vonalakat, és belső állapotváltozóit és számlálóit alaphelyzetbe állítja.

#### Állapotok és logika

A modul állapotátmenetei, és mechanizmusa látható a 2.3 ábrán. A 2.2 ábrán látható start bit (S) 1 értékbe állításakor elindul a soros kommunikáció. A sebességet tároló bit (Sp) 1-re állításával az I2C kommunikácó órajele 400 kHz-es, míg 0-ra állításával 100 kHz-es frekvenciával rendelkezik. Az írás/olvasás bit (R/W) 1 értéke esetén a perifériától való olvasás valósul meg, míg fordított esetben ennek az ellenkezője. Amint a kommunikáció elindul, a modul a készenlét jelzőbitjét (RDY) 0-ra állítja, ezzel jelezve, (ha a felhasználó lekérdezi, kiolvassa az APB buszon keresztül) hogy átvitel van folyamatban. Hasonlóképpen, ha hiba történik az átvitelben (nem érkezik ACK jel), azt az ERR bittel jelzi a modul.

Modulunk az I2C specifikáció csak egy részét teljesíti, ahogy sok más eszköz is. Csak master funkcióban működőképes, az SCL órajelet mindig ő szolgáltatja. A slave-k (esetlegesen masterek) számára fenntartott órajelnyújtási funkció nem került megvalósításra. Továbbá egy APB kérés hatására mindig 1 byteot olvas vagy ír, a parancsnak megfelelően.




2.3. ábra. Az I2C modul állapotátmenetei

## 3. fejezet

## **Tesztelés**


A 3.1 ábrán látható egy szimulációs hullámforma, amely a helyes APB vezérlőjel dekódolást hivatott demonstrálni. A kurzorral megjelölt hely előtti PCLK felfutóélre már minden szükséges vezérlő és engedélyezőjel ki volt adva az APB master részéről, az APB modul mégsem küld semmiféle adatot az I2C modul felé, mivel a PADDR buszon kiadott cím nem egyezik a perifériánk 0x80000000 címével. Viszont az ábrán 675ns - nál megfigyelhető egy helyes címre történő írás, így az A2I vezetéken megjelenik PWDATA tartalma, amit az I2C modul fel is dolgoz, és kezdi is a kommunikációt.




3.1. ábra. APB írás ciklus

A szimulációt tovább futtatva megfigyelhetünk egy rendben lezajló I2C írásmúveletet a 3.2 ábrán. A szimulációhoz a slave felől érkező ACK jeleket kézzel, a szimulációs fájlokban szereplő módon adtuk ki, hogy igazolhassuk a modul megfelelő működését. A fájl természetesen megtalálható az F.5 függelékben. A hullámforma egy byte-nyi 0xF5 adat 0x42 címre történő írását ábrázolja.

A következő, 3.3 ábrán egy I2C olvasási ciklust szimuláltunk. Az ehhez tartozó szimulációs fájl szintén megtalálható a F.6 függelékben. Megfigyelhető egy lekérdezés az átvitel közben, de az olvasott adat ekkor **RDY** bit hiányában érvénytelen. Még egy APB olvasás látható a hullámformán, ezúttal már az átvtel lezajlása után, mikor is megfigyelhető az I2A, illetve a PRDATA buszokon az SDA vonalra kézzel felvezetett 0xC5 adat.



3.2. ábra. I2C írás ciklus



3.3. ábra. I2C olvasás ciklus

# Ábrák jegyzéke

1.1.	Egy írási és olvasási ciklus időzítési viszonyai az APB buszon	3
1.2.	Az I2C busz időzítési diagrammja.	4
2.1.	A modul magas szintű áttekintő ábrája.	5
2.2.	A kommunikációs regiszter kiosztása	6
2.3.	Az I2C modul állapotátmenetei	8
3.1.	APB írás ciklus	9
3.2.	I2C írás ciklus	10
3.3.	I2C olvasás ciklus	10

# Táblázatok jegyzéke

1.1.	Az APB busz jele	ei																													2	
------	------------------	----	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	---	--

# Irodalomjegyzék

- [1] ARM Limited: AMBA 3 APB Protocol Specification. ARM Limited, 2004. 09. http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ihi0024b/index.html.
- [2] NXP Semiconductors: *I2C-bus specification and user manual*. NXP Semiconductors, 2014. 04. http://www.nxp.com/documents/user\_manual/UM10204.pdf.

# Függelék

### F.1. mod\_top.v

```
'timescale 1ns / 1ps
 'include "macros.vh"
 module mod_top
                                                                                    PCLK,
PRESETn,
PADDR,
PSELx,
PENABLE,
              input
input
                             ['addrWidth -1:0]
              input
input
              input
input
                                                                                    PWRITE,
PRDATA,
                              \begin{array}{l} \hbox{['dataWidth} -1:0]\\ \hbox{['dataWidth} -1:0] \end{array}
              output
input
inout
                                                                                    PWDATA,
SDA,
              output
 );
 // apb_mod
 // Outputs
               wire ['dataWidth -1:0] prdata;
              wire startbit;
wire resetbit;
wire it_enable;
wire ['dataWidth - 1:0] per_addr; //azert datawith nem pedig addrwith mert ez az i2c periferiaira
                         vonatkozik
               \begin{tabular}{ll} \textbf{wire} & ['dataWidth-1:0] & per\_data; \\ \end{tabular}
               \begin{array}{lll} \textbf{wire} & \texttt{['dataWidth}-1:0] & \texttt{A2I;} \\ \textbf{wire} & \texttt{['dataWidth}-1:0] & \texttt{I2A;} \\ \end{array} 
endmodule
```

#### F.2. macros.vh

```
'ifndef macros_vh
'define macros_vh

'define addrWidth 32
'define dataWidth 32
'endif
```

### F.3. apb\_mod.v

```
'timescale 1ns / 1ps
'include "macros.vh"
module apb_mod
       input clk,
        \begin{array}{ll} \text{input reset}\,, \\ \text{input ['addrWidth}\,{-}\,1:0] \text{ paddr}\,, \\ \text{input ['dataWidth}\,{-}\,1:0] \text{ pwdata}\,, \\ \text{output ['dataWidth}\,{-}\,1:0] \text{ prdata}\,, \\ \end{array}
        input pwrite,
input psel,
        input penable
                  reg [1:0] apb_status;
\begin{array}{lll} \textbf{parameter} & \text{IDLE} & = 2\,\text{'b00}\,;\\ \textbf{parameter} & \text{SELECTED} & = 2\,\text{'b01}\,;\\ \textbf{parameter} & \text{READ} & = 2\,\text{'b10}\,;\\ \textbf{parameter} & \text{WRITE} & = 2\,\text{'b11}\,;\\ \end{array}
assign out_perdata = (WRITE == apb_status)? pwdata : 'bz;
assign prdata = (READ == apb_status)? in_perdata : 'bz;
always @ (posedge clk) begin
    if(0 == reset) begin
        apb_status <= IDLE;</pre>
                                                                // clocked
                apb_status <= READ;
                                                                                                                                  //read
                                                                                apb_status <= WRITE;
                                                 end
                                end
endmodule
```

### F.4. mod\_I2C.v

```
'timescale 1ns / 1ps
 module mod_l2C(
                                                                                                                                                                                // I2C Data
// I2C clock
                              inout
                              output
input [31:0]
                                                                                                                      SCL.
                                                                                      dataln,
                                                           //0: start

//1: reset

//2: speed

//3: read/write

//4-10: address

//11-18: data
                              \begin{array}{lll} \textbf{output} & [31:0] & \texttt{dataOut}, \\ \textbf{input} & \texttt{clk}, \ //16 \textit{MHz} \ \textit{clk} \end{array}
                              input
               );
reg rSDA = 1;
reg rSCL = 1;
 reg i2c_clk;
reg [31:0] regDataIn;
reg [31:0] regDataOut;

        parameter
        [31:0]
        bSTART
        0;

        parameter
        [31:0]
        bRESET
        1;

        parameter
        [31:0]
        bSPEED
        2;

        parameter
        [31:0]
        bRW
        3;

        parameter
        [31:0]
        bDATA
        18;

        parameter
        [31:0]
        bRDY
        19;

        parameter
        [31:0]
        bERR
        20;

reg [3:0] states; parameter [3:0] IDLE
```

```
parameter [3:0] START
parameter [3:0]
parameter [3:0]
                                                                                                                        = 1;
                                                                        STOP
                                                                                                                                                                         = 2;
                                                                        WRITE_ADDR
                                                                                                                                                 = 3:
parameter [3:0] READ
parameter [3:0] READ
parameter [3:0] WRITE
parameter [3:0] WAIT_ADDR_ACK = 6;
parameter [3:0] WAIT_DATA_ACK = 7;
parameter [3:0] SEND_ACK
                                                                                                                                                 = 5;
                                                                                                                                                 = 8;
parameter SPEED_100kBPS
parameter SPEED_400kBPS
                                                                                               = 1'b0;
= 1'b1;
reg [3:0]
                                               byteCounter = 0;
                        [7:0] div;
[7:0] cnt;
reg read;
always @(posedge clk)
                        if (!rst | dataln[1]) //reset
                                                 states <= IDLE;
                                               rSDA \le 1;
rSCL \le 1;
                                                 cnt <= 0;
                                                 regDataOut <= 32'b0;
                                                 regDataOut[bRDY] <= 1;
                        end
                         else
                        begin
                        case (states)
IDLE
                                                 begin
                                                                         if (1 == dataIn[bSTART]) //start
                                                                         begin
                                                                                                 \label{eq:communication} $\operatorname{regDataOut}[bRDY] <= 0; //i2c \ is \ not \ ready \ for \ another \ communication \ for \ communication \ for
                                                                                                  //set the speed of the communication if (dataIn[bSPEED] \Longrightarrow SPEED_100kBPS) //get the speed
                                                                                                 begin
                                                                                                                         div \le 5; //16Mbps to 100kbps (x2) - 80
                                                                                                  else if (dataIn[bSPEED] == SPEED_400kBPS)
                                                                                                  begin
                                                                                                                        div <= 3; //16Mbps to 400kbps (x2) - 20
                                                                                                  end
                                                                                                 cnt <= 0;
states <= START;</pre>
                                                                         end
                                                                         else
                                                                         begin
                                                                                                  regDataOut[bRDY] <= 1; //ready
                                                                         end
                                                 end
                                                START :
                                                 begin
                                                                         rSDA \le 0; //pull down the wire
                                                                         if (cnt == div) //divided clock -> toggle the scl
                                                                         begin
                                                                                                 cnt <= 0;
                                                                                                \mathsf{rSCL} \mathrel{<=} \mathsf{\sim} \mathsf{rSCL} \;; \; \; // \textit{pull scl down}
                                                                                                  byteCounter <= 0;</pre>
                                                                                                 read <= regDataIn[bRW];
states <= WRITE_ADDR; //go to the next state
                                                                         else
                                                                         begin
                                                                                                  cnt \le cnt + 1;
                                               end
                                                WRITE_ADDR:
                                                                         if (cnt == div) //divided clock -> toggle the scl
                                                                                                 cnt <= 0;
                                                                                                 rSCL <= ~rSCL; //pull scl down
                                                                         end
                                                                         else
                                                                         begin
                                                                                                 cnt <= cnt + 1;
                                                                         end
                                                                         if(cnt = (div >> 1))
                                                                         begin
                                                                                                  if(0 = rSCL)
                                                                                                  begin
                                                                                                                     if(8 == byteCounter)
```

```
begin
                                                                    \begin{array}{l} {\sf states} \mathrel{<=} {\sf WAIT\_ADDR\_ACK}; \\ {\sf rSDA} \mathrel{<=} 1; \end{array}
                                                    end
                                                    else
                                                    begin
                                                                    \label{eq:rsda} \begin{split} \text{rSDA} &<= \text{regDataIn} \left[ \text{bADDR-byteCounter} \right]; \\ // \textit{from the 7th to the 1st bit} \\ \text{byteCounter} &<= \text{byteCounter} + 1; \end{split}
                                                   end
                                  end
end
WAIT_ADDR_ACK:
begin
                  if(cnt == div)
                                  cnt <= 0;
rSCL <= ~rSCL; //pull scl down</pre>
                                  \begin{array}{l} \text{if} (1 = \text{rSCL}) \\ \text{begin} \end{array}
                                                    if(0 = SDA) //for tests, otherwise: 0
                                                    begin
                                                                     byteCounter <= 0;
                                                                     if(1 == read)
states <= READ;
                                                                                      states <= WRITE;
                                                   end
                                                   else
begin
                                                                     \label{eq:continuous} \begin{split} //error - & \textit{no Ack} \\ \text{states} &<= \text{IDLE}; \\ \text{regDataOut[bERR]} &<= 1; \end{split}
                                   end
                 end
                 else
begin
                                   cnt <= cnt + 1;
                 end
end
READ :
begin
                  if (cnt == div)
                                  cnt <= 0;
rSCL <= ~rSCL;
if(8 == byteCounter)
                                   begin
                                                    states <= SEND_ACK;</pre>
                                   end
                 end
                 else
begin
                                   cnt <= cnt + 1;
                 end

if(cnt == (div >> 1))

begin
                                  \begin{array}{l} \text{if} (1 == \text{rSCL}) \\ \text{begin} \end{array}
                                                   \label{eq:continuous} \begin{array}{ll} {\tt regDataOut[bDATA-byteCounter]} <= {\tt SDA;} \ //save \ the \ incoming \ data \\ {\tt byteCounter} <= {\tt byteCounter} + 1; \end{array}
                                   end
end
WRITE :
begin
                 \begin{array}{l} \textbf{if (cnt == div)} \\ \textbf{begin} \end{array}
                                  \begin{array}{l} \text{cnt} <= 0; \\ \text{rSCL} <= \sim \text{rSCL}; \end{array}
                 end
                 begin
                                   cnt <= cnt + 1;
                 end
if(cnt == (div >> 1))
                 begin
                                   if(0 = rSCL)
                                   begin
                                                    if(8 == byteCounter)
                                                    begin
                                                                    \begin{array}{l} \text{states} <= \text{WAIT\_DATA\_ACK;} \\ \text{rSDA} <= 1; \end{array}
                                                   end
else
                                                    begin
                                                                     {\sf rSDA} \mathrel{<=} {\sf regDataIn[bDATA-byteCounter]}; \ // {\sf send the data}
                                                                     byteCounter <= byteCounter + 1;</pre>
                                                   end
                                  end
                 end
end
```

```
WAIT_DATA_ACK:
                             begin
                                           begin
                                                         cnt <= 0;
rSCL <= ~rSCL; //pull scl down</pre>
                                           else
                                           begin
                                                         cnt <= cnt + 1;
                                           end
if (cnt == (div))
                                           begin
                                                          if(1 = rSCL)
                                                          begin
                                                                         if (0 \Longrightarrow SDA) //for tests, otherwise: 0
                                                                        begin
                                                                                      \label{eq:byteCounter} $$ byteCounter <= 0; $$ states <= STOP; $$ rSDA <= 0; $$ // if got ACK, pulling on SDA for release in STOP $$
                                                                       end
else
                                                                        begin
                                                                                      \label{eq:continuous} \begin{split} //\textit{error} &- \textit{no Ack} \\ \textit{states} &<= \textit{IDLE}; \\ \textit{regDataOut[bERR]} &<= 1; \end{split}
                                                                       end
                                                          end
                                           end
                            SEND_ACK:
                             begin
                                           if(cnt == div)
                                           begin
                                                         cnt <= 0;
rSCL <= ~rSCL; //pull scl down</pre>
                                           end
                                           else
begin
                                                          cnt <= cnt + 1;
                                           end
if(cnt == (div >> 1))
                                           begin
                                                          if(0 = rSCL)
                                                          begin
                                                                       rSDA <= 0;
                                                          end
                                                          else
                                                                        states <= STOP;
                                                          end
                                           end
                             end
                            STOP :
                             begin
                                           \inf(cnt = div)
                                                         \label{eq:cnt} \begin{array}{l} \mbox{cnt} <= 0; \\ \mbox{rSCL} <= \mbox{"rSCL}; \ //\mbox{pull scl down} \end{array}
                                           end
else
                                           begin
                                                          cnt <= cnt + 1;
                                           end
                                           if(cnt = (div \gg 1))
                                           begin
                                                          if(1 = rSCL)
                                                          begin
                                                                       \label{eq:rSDA} \begin{array}{l} \text{rSDA} <= 1; \\ \text{states} <= \text{IDLE}; \\ \text{regDataOut[bERR]} <= 0; \end{array}
                                                          end
                                           end
              end
endcase
end
// Open Drain assignment pullup(SDA); //for simulation only! assign SDA = rSDA ? 1'bz : 1'b0; assign SCL = rSCL;
assign dataOut = regDataOut;
endmodule
```

## F.5. tb\_top\_W.v

```
'timescale 1ns / 1ps
```

```
module tb_top_W;
                   // Inputs
                  reg PCLK;
reg PRESETn;
reg [31:0] PADDR;
                  reg PSELx;
reg PENABLE;
reg PWRITE;
reg [31:0] PWDATA;
                  // Outputs
wire [31:0] PRDATA;
wire SCL;
                  // Bidirs wire SDA;
                   // Instantiate the Unit Under Test (UUT)
                  mod_top uut (
.PCLK(PCLK),
                                      .PCLK(PCLK),
.PRESETn(PRESETn),
.PADDR(PADDR),
.PSELx(PSELx),
.PENABLE(PENABLE),
                                      .PWRITE(PWRITE),
.PRDATA(PRDATA),
.PWDATA(PWDATA),
                                      .SDA(SDA),
                                      .SCL(SCL)
                  );
                  reg rSDA = 1'bz;
                   initial begin
                                   begin
// Initialize Inputs
PCLK = 0;
PRESETn = 1;
PADDR = 0;
PSELX = 0;
PENABLE = 0;
PWRITE = 0;
PWDATA = 0;
                                     // Wait 100 ns for global reset to finish \#100;
                                     // Add stimulus here
                                      //reset
                                     #10 PRESETn = 0;
#80 PRESETn = 1;
                                   // helytelen cimre iras

// DATA | ADDR | R/M|Sp|R|S|

#40 PADDR = 32'h70000000;

PWDATA[18:11] = 8'h3D; //data

PWDATA[10:4] = 7'h60; // addre

PWDATA[3] = 0; // write

PWDATA[2] = 0; // speed

PWDATA[0] = 1; // start
                                                                                                address
                                     #5 PWRITE = 1; // AMBA write
#10 PSELx = 1; // selecting
#25 //penable csak kovetkezo ciklusban!
#10 PENABLE = 1; //enabling
                                     //to idle
#60 PENABLE = 0; PSELx = 0;
                                     #200;
                                    // DATA | ADDR | R/W|Sp|R|S|
#40 PADDR = 32'h80000000;
PMDATA[18:11] = 8'hF5; //data
PWDATA[10:4] = 7'h42; // address
PWDATA[3] = 0; // write
PWDATA[2] = 0; // speed
PWDATA[0] = 1; // start
                                     #5 PWRITE = 1; // AMBA write
#10 PSELx = 1; // selecting
#25 //penable csak kovetkezo ciklusban!
#10 PENABLE = 1; //enabling
                                      //to idle
                                     #60 PENABLE = 0; PSELx = 0;
                                     // addr ACK (for speed=0) rSDA = 0;
                                     # 600;
rSDA = 'bz;
                                     #4797;
// data ACK (for speed=0)
rSDA = 0;
                                     # 600:
```

```
rSDA = 'bz;

end

assign SDA = rSDA;

always begin

#25 PCLK = ~PCLK;

end

endmodule
```

### F.6. tb\_top\_R.v

```
'timescale 1ns / 1ps
module tb_top_R;
                // Inputs
reg PCLK;
reg PRESETn;
reg [31:0] PADDR;
reg PSELx;
reg PENABLE;
reg PWRITE;
reg [21:0] PADDATA
                 reg [31:0] PWDATA;
                 // Outputs
wire [31:0] PRDATA;
wire SCL;
                // Bidirs wire SDA;
                 // Instantiate the Unit Under Test (UUT)
                mod_top uut (
.PCLK(PCLK),
                                  .PCLK(PCLK),
.PRESETn(PRESETn),
.PADDR(PADDR),
.PSELx(PSELx),
.PENABLE(PENABLE),
                                   .PWRITE(PWRITE),
.PRDATA(PRDATA),
                                   .PWDATA(PWDATA),
.SDA(SDA),
                                   .SCL(SCL)
                );
                reg rSDA = 1'bz;
                 initial begin
                                 PCLK = 0;
PRESETn = 1;
PADDR = 0;
PSELx = 0;
                                 PENABLE = 0;
PWRITE = 0;
                                 PWDATA = 0;
                                  // Wait 100 ns for global reset to finish \#100;
                                  // Add stimulus here
                                  #10 PRESETn = 0;
#80 PRESETn = 1;
                                // issuing i2c write command

// DATA | ADDR |R/M|Sp|R|S|

#40 PADDR = 32'h80000000; // peripheral address

PWDATA[10:4] = 7'h63; // I2C address

PWDATA[3] = 1; // read

PWDATA[2] = 1; // speed

PWDATA[0] = 1; // start
                                 #5 PWRITE = 1; // AMBA write
#10 PSELx = 1; // selecting
#25 //penable csak kovetkezo ciklusban!
#10 PENABLE = 1; //enabling
                                  //to idle
                                  #60 PENABLE = 0; PSELx = 0;
                                 // polling peripheral
# 3000;
// DATA | ADDR |R/W|Sp|R|S|
#40 PADDR = 32'h80000000; // peripheral address
                                 #5 PWRITE = 0; // AMBA read
#10 PSELx = 1; // selecting
#25 //penable csak kovetkezo ciklusban!
#10 PENABLE = 1; //enabling
```

```
//to idle
#60 PENABLE = 0; PSELx = 0;

// 12C is not ready (PRDATA[19] == 0), data is not reliable!

// addr ACK (for speed=1)
# 285;
rSDA = 0;
# 400;
rSDA = 'bz;

// slave data 8'hC5; MSB first
rSDA = 'bz; // 1
# 400 rSDA = 'bz; // 1
# 400 rSDA = 0; // 0
# 400 rSDA = 0; // 1
# 400 rSDA = 0; // 0
# 400 rSDA = 'bz; // 1
# 400 rSDA = 'bz; // 1

// polling peripheral
# 1250;
// DATA | ADDR |R/M|Sp|R|S|
#40 PADDR = 32'h8000000; // peripheral address

#5 PWRITE = 0; // AMBA read
#10 PSELx = 1; // selecting
#25 //penable csak kovetkezo ciklusban!
#10 PENABLE = 1; //enabling

//to idle
#60 PENABLE = 0; PSELx = 0;
// 12C was ready! (PRDATA[19] == 1)

end

assign SDA = rSDA;
always begin
#25 PCLK = ~PCLK;
end
endmodule
```

21