

### Budapesti Műszaki és Gazdaságtudományi Egyetem

Villamosmérnöki és Informatikai Kar Méréstechnika és Információs Rendszerek Tanszék

## Rendszerarchitektúrák házi feladat

Dokumentáció

*Készítette* Horváth Dániel Kalocsai Kristóf Uzseka Dániel *Konzulens* Fehér Béla

# Tartalomjegyzék

Abstract  1. Bevezetés 1.1. AMBA-APB 1.2. I2C	
1.1. AMBA-APB	1
2. Áttekintés         2.1. A perifériaillesztő modul felépítése         2.2. mod_apb         2.3. mod_i2c	4
3. Tesztelés	5
Ábrák jegyzéke	6
Táblázatok jegyzéke	7
Irodalomjegyzék	8
Függelék	9
F.1. mod_top.v	
F.2. macros.vh	
F.4. mod_I2C.v	
F.5. tb top.v	

## **Kivonat**

Jelen dokumentum egy diplomaterv sablon, amely formai keretet ad a BME Villamosmérnöki és Informatikai Karán végző hallgatók által elkészítendő szakdolgozatnak és diplomatervnek. A sablon használata opcionális. Ez a sablon LATEX alapú, a TeXLive TEX-implementációval és a PDF-LATEX fordítóval működőképes.

## **Abstract**

This document is a  $\LaTeX$ -based skeleton for BSc/MSc theses of students at the Electrical Engineering and Informatics Faculty, Budapest University of Technology and Economics. The usage of this skeleton is optional. It has been tested with the TeXLive TeX implementation, and it requires the PDF- $\LaTeX$  compiler.

## 1. fejezet

## Bevezetés

Féléves munkánk során egy perifériaillesztő modult valósítottunk meg System Verilog nyelven. Az illesztő az ARM<sup>TM</sup>Ltd. AMBA<sup>TM</sup>-APB rendszerbusza, és az I2C busz között teremt kapcsolatot. Ezen két buszt ismertetjük a továbbiakban.

#### 1.1. AMBA-APB

Az Advanced Microcontroller Bus Architecture egy nyílt szabvány, amely chipen belüli kommunikációs összeköttetéseket definiál. Ennek a szabványnak része az Advanced Peripheral Bus (APB), amely alacsony sávszélességű, kis komplexitású, és minimális fogyasztású.

PCLK	Óraiel.	felfutó éle	e időzíti az	összes	átviteli	ciklust.
------	---------	-------------	--------------	--------	----------	----------

**PRESETn** Reset, aktív-alacsony.

PADDR Címbusz, maximum 32 bit széles.

**PSELx** Slave-select, minden egységhez tartozik egy. Kiválasztja az adott

slave egységet.

PENABLE | Engedélyező jel, az átviteli ciklus második szakaszát jelzi.

**PWRITE** Irányjelző, magas értéke írást, alacsony értéke olvasást jelent.

**PWDATA** Adatbusz, maximum 32 bit széles, mindíg a perifériabusz bridge

hajtja.

PRDATA Adatbusz, maximum 32 bit széles, a slave egység hajtja az olvasási


ciklusban.

#### 1.1. táblázat. Az APB busz jelei.

A busz jeleinek áttekintése után nézzünk egy írási ciklust a buszon. Minden átviteli ciklus két szakaszból áll, egy setup és egy access fázisból, ezen fázisok PCLK felfutó élére kezdődnek, ahogy az az 1.1 ábrán megfigyelhető. A setup fázisban a híd eszköz (APB master) a PADDR buszra kiadja a címzett periféria címét, a PWRITE jelet az írásnak megfelelően magas értékűre állítja. A slave-hez tartozó PSEL vonalat is magas értékre állítja be, továbbá a PWDATA buszra kapuzza az írni kívánt adatot. Ebben a fázisban PENABLE alacsony értékű, így a slave

eszköznek lehetősége van felkészülni az átvitelre. PCLK következő felfutó élére a PENABLE vonalat logikai 1 értékűre állítja, és ezzel a buszciklus végéig bezárólag a slave eszköz mintát vesz a PWDATA buszról, amivel lezárul az átvitel, PSEL, PWRITE és PENABLE visszaállításra kerül a master által.


Az olvasás ciklus a vezérlőjeleket tekintve csak PWRITE értékében tér el. Ha az APB master olvasási ciklust kezdeményez, a PWRITE jelet logikai alacsony értékűre állítja a setup fázisban. Az access fázisban szintén kiadja a PENABLE jelet, mire a slave eszköz a megcímzett regiszterét a PRDATA buszra kapuzza. Az előzőekhez hasonlóan, a master vezérlőjeleket visszaveszi a ciklus begejeztével.



**1.1. ábra.** Egy írási és olvasási ciklus időzítési viszonyai az APB buszon.

#### 1.2. I2C

Az Inter-Integrated Circuit (vagy I2C, I<sup>2</sup>C, esetleg IIC) egy multi-master, multi-slave, single-ended, félduplex soros kommunikációs busz. Két, nyitott kollektoros (open-drain) vezetéket használ a kétirányú kommunikációhoz, ezek az *SDA* adatvonal és *SCL* órajelvezeték. Fizikai kialakításból adódóan a vezetékeket ellenállásokon keresztül magas logikai (3V3, 5V, 1V8 stb.) feszültségre kell felhúzni. A buszra csatlakozó eszközök a vezetékeket "kényszeríteni" tehát csak lefelé tudják. Ez teszi lehetővé a multi-master struktúrához szükséges kiválasztást és arbitrációt, továbbá mivel különálló kiválasztó jelek (slave-select) nem állnak rendelkezésre, így az üzeneteket címezni kell. Egy üzenet felépítése látható az 1.2 ábrán.



1.2. ábra. Az I2C busz időzítési diagrammja.

Az SCL órajelet mindíg a master szolgáltatja a buszra csatlakozó eszközöknek.

Minden üzenet a START feltétellel (az SCL magas értéke mellett SDA lefutó éle) kezdődik és a STOP feltétellel (az SCL magas értéke mellett SDA felfutó éle) végződik. Ezek speciális feltételek, az üzenet belsejében nem fordulhatnak elő, mivel SDA csak SCL alacsony értéke mellett változhat.


A startbitet követi egy 7 bites címmező, amely a címzettet azonosítja, és egy  $R/\bar{W}$  bit, amely írás esetén alacsony, olvasás esetén magas értékű. Ezután a küldő "elengedi" az adatbuszt, és a vevő, ha sikeres volt az átvitel, az adatbuszon a következő bit idejéig egy alacsony logikai értékű ACK nyugtázó jelet ad az SDA vonalra. Ha ez megtörtént, a master további 8 órajelciklus alatt egy byte-nyi adatot kapuz az adatbuszra. Újabb nyugtázás esetén a byte átvitele befejeződött, és sikeres. A masternek lehetősége van további byteokat küldeni, szintén minden 8 bit adat után egy bit nyugtázással. Ha lezajlott a kívánt mennyiségű adat átvitele, a master kiadja a stopfeltételt, amely az üzenet végét jelenti.

## 2. fejezet

# Áttekintés

### 2.1. A perifériaillesztő modul felépítése

Mint az a 2.1 ábrán is látszik, modulunk (mod\_top) 2 almodult tartalmaz, a feladatkíírásnak megfelelően: egy mod\_apb modulból, ami közvetlenül az APB buszra csatlakozik, és egy mod\_i2c modulból, ami a soros kommunkáció vonalaival van összeköttetésben.



2.1. ábra. A modul magas szintű áttekintő ábrája.

Az APB modul a rendszerbusz vezérlőjeleit dekódolja, és továbbítja a szükséges adatokat az I2C modulnak. Az I2C modul a rendelkezésére bocsátott adatokból lefolytatja soros kommunikációt.

A továbbiakban tekintsük át részletesebben az almodulok felépítését.

### 2.2. mod\_apb

### 2.3. mod\_i2c

# 3. fejezet

# **Tesztelés**

# Ábrák jegyzéke

1.1.	Egy írási és olvasási ciklus időzítési viszonyai az APB buszon	2
1.2.	Az I2C busz időzítési diagrammja.	2
2.1.		4

# Táblázatok jegyzéke

1.1.	Az APB busz	jelei																												1
------	-------------	-------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	---

# Irodalomjegyzék

## Függelék

### F.1. mod\_top.v

```
'timescale 1ns / 1ps
// Company:
// Engineer:
// Create Date:
                  07:42:55 04/07/2017
// Design Name:
  Module Name:
                   mod_top
// Project Name:
// Target Devices:
   Tool versions:
// Description:
   Dependencies:
   Revision:
   Revision 0.01 - File Created
   Additional Comments:
'include "macros.vh"
module mod_top
           PCLK, // The rising edge of PCLK is used to time all transfers on the APB.
        input
       active LOW and this signal will normally be connected directly to the
       system bus reset signal.
            It ['addrWidth -1:0] PADDR, // This is the APB address bus, which may be up to 32- bits wide and is driven by the
        input ['addrWidth -1:0]
            peripheral bus bridge unit.
                                PSELx.
                                            // A signal from the secondary
            decoder, within the peripheral bus bridge unit, to each peripheral
            bus slave x. This signal indicates that the slave device is
            selected and a data transfer is required. There is a PSELx signal
            for each bus slave.
                                PENABLE, // This strobe signal is used to
            time all accesses on the peripheral bus. The enable signal is used
            to indicate the second cycle of an APB transfer. The rising edge of
            PENABLE occurs in the middle of the APB transfer.
           an APB write access and when LOW a read access.
        input
        output ['dataWidth -1:0]
                                       PRDATA, // The read data bus is
            driven by the selected slave during read cycles (when PWRITE is LOW
            ). The read data bus can be up to 32-bits wide.
```

```
t \quad \mbox{ ['dataWidth} -1:0\mbox{]} \quad \mbox{PWDATA} \qquad // \mbox{ The write data bus is} \ \mbox{ driven by the peripheral bus bridge unit during write cycles (when
                      input ['dataWidth -1:0]
                                 PWRITE is HIGH). The write data bus can be up to 32-bits wide.
);
// apb_mod
// Outputs
                       wire ['dataWidth -1:0] prdata;
                       wire startbit;
                       wire resetbit;
                       wire it_enable;
                       wire [\dot{d}_{ata}] d_{ata} d_{a
                             mert ez az i2c periferiaira vonatkozik
                       wire ['dataWidth -1:0] per_data;
apb_mod amp_instance (
    .clk(PCLK),
            .reset (PRESETn),
           .addr(PADDR),
           . pwdata (PWDATA),
           prdata (PRDATA),
           pwrite (PWRITE),
           .psel(PSELx),
           penable (PENABLE),
           .startbit (startbit),
           .resetbit (resetbit),
            .it_enable(it_enable),
            .per_addr(per_addr),
            .per_data(per_data)
// Instantiate the module
mod_I2C instance_name (
           .SDA(SDA),
           .SCL(SCL),
           .command(command),
           .address (address),
           .data(data),
           .clk(clk),
           .rst(rst),
            .ready(ready)
/*reg [31:0] cntr;
always @ (posedge PCLK) begin
                       if (!PRESETn)
                                          cntr <= 0;
                       else if (PENABLE)
                                             if (PSELx)
                                                                  cntr \ll cntr + 1;
                                              else
                                                                   cntr \ll cntr - 1;
end*/
assign PRDATA = prdata;
endmodule
```

#### F.2. macros.vh

```
// Project Name:
// Target Devices:
// Tool versions:
// Description:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//
//
/*ifndef macros_vh
'define macros_vh
'define addrWidth 8
'define dataWidth 32
'endif
```

### F.3. mod\_APB.v

```
'timescale 1ns / 1ps
// Company:
// Engineer:
// Create Date:
                     14:45:43 04/28/2017
// Design Name:
// Module Name:
                     apb_mod
// Project Name:
// Target Devices:
// Tool versions:
// Description:
// Dependencies:
// Revision:
^{\prime}/ Revision 0.01 - File Created
   Additional Comments:
'include "macros.vh"
module apb_mod
   input clk,
    input reset,
    input \ [ `addrWidth - 1:0 ] \ addr ,
    input ['dataWidth -1:0] pwdata,
    output reg ['dataWidth:0] prdata,
    input pwrite,
    input psel,
    input penable,
         output reg startbit,
          output reg resetbit,
          output reg it_enable,
          output reg ['dataWidth -1:0] per_addr,
          output reg ['dataWidth -1:0]per_data
    );
/*reg [7:0] clk_counter;
initial clk_counter = 0;*/
```

```
reg [1:0] apb_status;
integer i;
reg ['dataWidth -1:0] mem ['addrWidth -1:0];
always @ (posedge clk or negedge reset) begin /*clk\_counter <= clk\_counter + 1;
          prdata <= clk_counter;*/</pre>
          if (reset = \overline{0}) begin
                     apb_status = 0;
                     prdata <= 0;
                     for (i=0; i \leftarrow addrWidth; i=i+1) begin
                               mem[i] = 0;
          end
          else
                     if (psel = 0)
                                apb\_status = 0;
                     else
                                if (penable = 0)
                                           apb\_status = 1;
                                           if (pwrite = 0)
                                                     apb_status = 2;
                                           else
                                                     apb_status = 3;
          if (apb_status == 2)
                     prdata = mem[addr];
           else if (apb_status == 3)
                     mem[addr] = pwdata;
          startbit = mem[0];
          resetbit = mem[1];
          it_enable = mem[2];
          per_addr = mem[3];
          per_data = mem[4];
          $display("Status is: %d", apb_status);
          //$display("int: %d", addr_int);
          for (i=0; i<addrWidth; i=i+1)
                      $display("Mem %d: %d",i,mem[i]);
           $display("-
          $display("startbit: %d",startbit);
$display("resetbit: %d",resetbit);
$display("it_enable: %d",it_enable);
$display("per_addr: %d",per_addr);
$display("per_data: %d",per_data);
$display("______")
end
endmodule
```

### F.4. mod\_I2C.v

```
// Description:
   Dependencies:
  Revision:
   Revision 0.01 - File Created
// Additional Comments:
module mod_l2C(
                                            SDA,
                                                             // 12C Data
         inout
                                                     // I2C clock
        output
                                   SCL,
         input [3:0]
                                   command,
                 //0: start
                 //1:
                  //2: reset periphery
                  //3: speed
                                   address, //7 bits address + read/write bit data , //1 byte data {\rm clk} , //16MHz {\rm clk}
        input [7:0]
         input [7:0]
         input
        input
                                            rst ,
        output reg ready
    );
reg rSDA = 1;
reg rSCL = 1;
reg i2c_clk;
reg [3:0]
                  states
                                            = 0;
                                                     = 0;
reg [3:0]
                 IDLE
                 START
reg [3:0]
                                            = 1;
reg [3:0]
reg [3:0]
                 STOP
                                                     = 2;
                 WRITE_ADDR
                                            = 3;
reg [3:0]
                 READ
                                                     = 4;
reg [3:0]
reg [3:0]
                 WRITE
                                                     = 5;
                 WAIT_ADDR_ACK
                                 = 6;
reg [3:0]
                 WAIT_DATA_ACK
                                   = 7;
                 SEND_ACK
                                                     = 8:
reg [3:0]
reg SPEED_100kBPS
                                   = 0;
reg SPEED_400kBPS
                                   = 1 \cdot
reg [3:0]
                byteCounter = 0;
reg
         [7:0]
                div;
         [7:0] cnt;
reg
//initial begin
     for (i=0; i \le addrWidth; i=i+1) begin
       mem[i] = 0;
     end
//end
always @(posedge clk)
begin
         case (states)
                 IDLE :
                  begin
                          if (1 = command[0]) //start
                          begin
                                   ready <= 0; //i2c is not ready for another
                                       communication
```

```
//set the speed of the communication if (command[3] \Longrightarrow SPEED_100kBPS)
                                     begin
                                              div \le 2; //16Mbps to 100kbps (x2) - 80
                                     end
                                     else
                                     begin
                                              div \le 1; //16Mbps to 400kbps (x2) - 20
                                     end
                                     cnt \ll 0;
                                     states <= START;</pre>
                           end
                  end
                  START :
                  begin
                           rSDA = 0; //pull down the wire
                            if (cnt = div) // divided clock -> toggle the scl
                           begin
                                     cnt \ll 0;
                                     rSCL <= ~rSCL; //pull scl down
                                     states = WRITE_ADDR; //go to the next state
                           end
                            else
                           begin
                                     cnt \le cnt + 1;
                           end
                  end
                  WRITE_ADDR :
                  begin
                            if (cnt = div) // divided clock -> toggle the scl
                           begin
                                     cnt \ll 0;
                                     rSCL <= ~rSCL; //pull scl down
                           end
                           else
                           begin
                                     cnt <= cnt + 1;
                           end
                            if (i2c_clk_haf)
                                     begin
                                              if (0 = scl_monitor)
                                              begin
                                              end
                                     end
                  end
         endcase
         $display("state: %d", states);
end
// Open Drain assignment
assign SDA = rSDA ? 1'bz : 1'b0;
assign SCL = rSCL;
//assign SCL = rSCL ? 1'bz : 1'b0;
// assign i2c_clk = (cnt == div);
endmodule
```

### F.5. tb\_top.v

```
'timescale 1ns / 1ps
// Company:
// Engineer:
// Create Date:
                   08:42:21 04/07/2017
// Design Name:
                   mod_top
// Module Name: F:/
// Project Name: HW
                  F:/RSZA/HW/tb_top.v
// Target Device:
// Tool versions:
// Description:
   Verilog Test Fixture created by ISE for module: mod_top
// Dependencies:
// Revision:
// Revision 0.01 - File Created
   Additional Comments:
'include "macros.vh"
module tb_top();
        // Inputs
        reg PCLK;
        reg PRESETn;
        reg ['addrWidth -1:0] PADDR;
        reg PSELx;
        reg PENABLE;
        reg PWRITE;
        reg [ 'dataWidth -1:0 ] PWDATA;
        // Outputs
        wire ['dataWidth -1:0] PRDATA;
        // Instantiate the Unit Under Test (UUT)
        mod_top uut (
                 .PCLK(PCLK),
                 .PRESÈTn(PRESETn),
                 .PADDR(PADDR),
                 .PSELx(PSELx)
                 .PENABLE(PENABLE),
                 .PWRITE(PWRITE),
                 .PRDATA(PRDATA),
                 .PWDATA(PWDATA)
        );
        initial begin
                 // Initialize Inputs
PCLK = 0;
                 PRESETn = 1;
                PADDR = 0;
                 PSELx = 0;
                 PENABLE = 0;
                 PWRITE = 0;
                PWDATA = 0;
                 // Wait 100 ns for global reset to finish
                 #50;
                 // Add stimulus here
```

```
//reset
         #10 PRESETn = 0;
         #80 PRESETn = 1;
         // 1-es (resetbit) cimbe 1 bersa #40 PADDR = 1; PWDATA = 1;
         #5 PWRITE = 1;
         #10 PSELx = 1;
         #25 //penable csak kovetkezo ciklusban!
#10 PENABLE = 1;
         #50
         //to idle
         #10 PENABLE = 0; PSELx = 0;
         #40
         //
// 4-es (per_data) cimbe 144 bersa
#10 PADDR = 4;
         #10 PWDATA = 144;
         #10 PSELx = 1;
         #10 PENABLE = 1;
         #40
         //to idle
         #10 PENABLE = 0;
         #10 PSEL\times = 0;
         #40
         //kilvasas
         #10 PWRITE = 0;
         #10 PSELx = 1;
         #10 PENABLE = 1;
         #100
         //to idle
         #10 PENABLE = 0;
         \#10 \text{ PSELx} = 0;
         #50
         #100 PRESETn = 1;
always begin \#25 PCLK = \simPCLK;
```

endmodule

end