Memória Cache

ABF - AC2 - Memória

1

Processor-DRAM Gap (latency) 1000 Processor-Memory Performance Gap: (grows 50% / year) DRAM ABF-AC2-Memória 2

Localidade das Referências



Hierarquia funciona devido ao princípio da localicade - os programas acedem a uma pequena porção do Address Space em cada instante:


- Localidade Temporal se um item é referenciado tende a sê-lo de novo em breve
- Localidade Espacial se um item é referenciado items com endereços próximos tendem a sê-lo em breve

ABF - AC2 - Memória

3

Funcionamento da Hierarquia de Memória

Localidade Temporal => manter os dados acedidos mais recentemente na memória mais rápida Localidade Espacial => mover blocos contíguos para a memória mais rápida



Unidade de transferência (bloco) entre a memória central e a cache tem a dimensão de uma <u>linha da cache</u>

ABF - AC2 - Memória

Cache Memory

- Ideia: guardar numa memória mais rápida a informação a que o programa está a aceder – cache memory
 - "... a fast core memory of, say, 32.000 words as a slave to a slower core memory of, say, 1 million words, in such a way that in pratical cases the effective access time is nearer that of the fast memory than that of the slow memory."

Maurice Wilkes, "Slave Memories and Dynamic Storage Allocation", IEEE Tr. EC-14, **1965**


ABF - AC2 - Memória


5


Exemplo: Cache do IBM 360/85

- 1º computador com cache comercializado
 - Main Memory: núcleos de ferrite, 512KB a 4MB,
 1.04μs cycle time
 - Cache: memória SRAM, 16 KB, 80ns cycle time
 - 64 bytes (4 palavras) por linha (1kB sectors)
 - 16-way set-associative
 - Write-through
 - Replacement policy: LRU


ABF - AC2 - Memória









Processor	Type	Year of Introduction	L1 Cache _a	L2 cache	L3 Cache
IBM 360/85	Mainframe	1968	16 to 32 kB	_	_
PDP-11/70	Minicomputer	1975	1 kB	_	_
VAX 11/780	Minicomputer	1978	16 kB	_	_
IBM 3033	Mainframe	1978	64 kB	_	_
IBM 3090	Mainframe	1985	128 to 256 kB	_	_
Intel 80486	PC	1989	8 kB	_	_
Pentium	PC	1993	8 kB/8 kB	256 to 512 KB	_
PowerPC 601	PC	1993	32 kB	_	_
PowerPC 620	PC	1996	32 kB/32 kB	_	_
PowerPC G4	PC/server	1999	32 kB/32 kB	256 KB to 1 MB	2 MB
IBM S/390 G6	Mainframe	1999	256 kB	8 MB	_
Pentium 4	PC/server	2000	8 kB/8 kB	256 KB	_
IBM SP	High-end server/ supercomputer	2000	64 kB/32 kB	8 MB	_
CRAY MTA _b	Supercomputer	2000	8 kB	2 MB	_
Itanium	PC/server	2001	16 kB/16 kB	96 KB	4 MB
Itanium 2	PC/server	2002	32 kB	256 KB	6 MB
IBM POWER5	High-end server	2003	64 kB	1.9 MB	36 MB
CRAY XD-1	Supercomputer	2004	64 kB/64 kB	1MB	_
IBM POWER6	PC/server	2007	64 kB/64 kB	4 MB	32 MB
IBM z10	Mainframe	2008	64 kB/128 kB	3 MB	24-48 MB
Intel Core i7 EE 990	Workstaton/ server	2011	6 × 32 kB/32 kB	1.5 MB	12 MB
IBM zEnterprise 196	Mainframe/ Server	2011	24 × 64 kB/ 128 kB	24 × 1.5 MB	24 MB L3 192 MB L4







Elements of Cache Design

Cache Addresses Write Policy

Logical Write through
Physical Write back
Cache Size Line Size

Mapping Function
Direct
Single or two level
Unified or split

Associative Unified or split
Set Associative

Replacement Algorithm

Least recently used (LRU)

First in first out (FIFO)

Least frequently used (LFU)

Random

ABF - AC2 - Memória

1. Cache Addresses


Memória Virtual

Mecanismo que permite aos programas endereçar a memória utilizando todo o espaço de endereçamento (<u>endereços lógicos</u>), independentemente da dimensão da memória física disponível (<u>endereços físicos</u>).

Assim os programas quando executados geram endereços lógicos que são traduzidos em endereços físicos pela *Memory Management Unit* (**MMU**)

MMU – componente hardware que traduz endereços lógicos em endereços físicos


ABF - AC2 - Memória





2. Mapping Function


- Direct-Mapped cada posição de memória é mapeada numa única posição na cache
- N-Way Set Associative cada posição de memória pode ser mapeada em N posições diferentes da cache
- Fully Associative qualquer posição de memória pode ser mapeada em qualquer posição da cache


ABF - AC2 - Memória
































Direct-Mapped Cache Resumo


- Address length = (s + w) bits
- No. de items endereçáveis = 2^{s+w} words ou bytes
- Block size = line size = 2^w words ou bytes
- No. de blocos da memória = 2^{s+w}/2^w = 2^s
- No. de linhas da cache = m = 2^r
- Tag = (s r) bits

ABF - AC2 - Memória










Fully Associative Cache

V Tag Data V Tag Data

Reduz conflitos Dispendiosa



Resumo: 2^w word Cache

	Direct mapped	K-way Set Associative	Fully Associative
Address length	N-bits	N-bits	N-bits
Block (line) size	2 ^M words	2 ^M words	2 ^M words
Nº de blocos de memória	2 ^N /2 ^M	2 ^N /2 ^M	2 ^N /2 ^M
Nº de linhas da cache	2 ^W /2 ^M	2 ^W /2 ^M	2 ^W /2 ^M
Offset Length	M bits	M bits	M bits
Index length	(W – M) bits	(W - M $-\log_2 k$) bits	0
Tag length	(N – W) bits	$(N-W + log_2 k)$ bits	(N – M) bits

ABF - AC2 - Memória

Tipos de Misses

- Compulsory: primeiro acesso a um dado
- Capacidade: cache demasiado pequena para armazenar os dados de interesse (working set)
- Conflito: dados acedidos mapeiam na mesma localização na cache

Miss penalty: tempo necessário para transferir um time bloco de um nível inferior da hierarquia de memória

Miss Rate: dependência do grau de associatividade

Associativity	Data miss rate		
1	10.3%		
2	8.6%		
4	8.3%		
8	8.1%		

Para uma dimensão fixa da cache

Miss rate depende de:

- Grau de associatividade
- Dimensão do bloco (linha)


Custo é função de:


- Dimensão da Cache
- Grau de associatividade

Grau de associatividade influencia o custo:

- Para igual dimensão da cache aumentar o grau de associatividade implica mais memória associativa (CAM – Content-Addressable Memory)
- ◆ Memória Associativa é cara

ABF - AC2 - Memória





3. Replacement Algorithms

Quando a cache está cheia e um novo bloco é acedido, um dos blocos na cache tem de ser substituído. Qual? **Direct-mapped cache** – o bloco (único) em que o novo bloco mapeia

Associative e Set-Associative caches – necesssário *replacement algorithm* (a implementar em hardware)

ABF - AC2 - Memória

41

Replacement algorithms:

Least recently used (LRU)

Substituir o bloco que não é acedido há mais tempo Algoritmo mais comum e com melhores resultados

First-in-first-out (FIFO)

Substituir o bloco que está há mais tempo na cache Fácil de implementar

Least frequently used (LFU)

Substituir o bloco que foi referenciado menos vezes Pode ser implementado associando um contador a cada linha

ABF - AC2 - Memória

4. Write Policy

When a block that is resident in the cache is to be replaced there are two cases to consider:

If the old block in the cache has not been altered then it may be overwritten with a new block without first writing out the old block

If at least one write operation has been performed on a word in that line of the cache then main memory must be updated by writing the line of cache out to the block of memory before bringing in the new block There are two problems to contend with:

More than one device may have access to main memory

A more complex problem occurs when multiple processors are attached to the same bus and each processor has its own local cache - if a word is altered in one cache it could conceivably invalidate a word in other caches

W.Stallings, Computer Organization and Architecture

ABF - AC2 - Memória

43

Alternativas: Write Through ou Write Back

Write through

Todos os write (*Stores*) são feitos simultaneamente na cache e na memória central

A solução mais simples

<u>Desvantagem</u>: gera mais tráfico com a memória, o que pode criar um <u>bottleneck</u>

Write back

Os write (*Stores*) são feitos apenas na cache Minimiza as operações de escrita na memória

<u>Desvantagem</u>: blocos da memória inválidos; consequentemente os acessos dos módulos de I/O têm de ser feitos via cache - *potential bottleneck*

ABF - AC2 - Memória

6. Numero de caches: Multilevel Caches

Os aumentos da escala de integração tornaram possível integrar a cache no mesmo chip do processador (*on-chip cache*)

On-chip cache reduz os acessos ao bus externo e reduz o tempo de acesso Quando a instrução ou o dado estão na *on-chip cache*, o acesso ao bus é eliminado

Durante esse periodo o bus está livre para suportar outras transferências

Two-level cache:

Internal cache - level 1 (L1)

External cache - level 2 (L2)


A vantagem de usar uma cache L2 depende das hit rates nas caches L1 e L2

Three-level cache (arquiteturas Multi-Core)

Internal cache - level 1 (L1) – exclusiva de cada core – Icache + Dcache

Internal cache - level 2 (L2) - partilhada pelas várias cores - unificada

External cache – level 3 (L3)_{ABF - AC2 - Memória}



Unified Versus Split Caches

Split Cache - Instruction Cache + Data Cache

Ambas existem ao mesmo nível (tipicamente L1 caches)

Eliminam conflitos de acesso entre a instruction fetch/decode unit e a execution unit

Importante em processadores pipelined

Vantagens de Unified Cache:

Higher hit rate

Balanceamento automático entre instruções e dados na ocupação da cache

Tendência dominante:

Split Caches ao nível L1 e Unified Caches nos outros níveis (L2 e L3)

ABF - AC2 - Memória

Problem	Solution	Processor on which Feature First Appears	
External memory slower than the system bus.	Add external cache using faster memory technology.	386	
Increased processor speed results in external bus becoming a bottleneck for cache access.	Move external cache on- chip, operating at the same speed as the processor.	486	
Internal cache is rather small, due to limited space on chip	Add external L2 cache using faster technology than main memory	486	Cache nas
Contention occurs when both the Instruction Prefetcher and the Execution Unit simultaneously require access to the cache. In that case, the Prefetcher is stalled while the Execution Unit's data access takes place.	Create separate data and instruction caches.	Pentium	CPU Intel
Increased processor speed results in external bus becoming a bottleneck for L2 cache access.	Create separate back-side bus that runs at higher speed than the main (front-side) external bus. The BSB is dedicated to the L2 cache.	Pentium Pro	
	Move L2 cache on to the processor chip.	Pentium II	
Some applications deal with massive databases and must have rapid access to	Add external L3 cache.	Pentium III	
large amounts of data. The on-chip caches	Move L3 cache on-chip.	Pentium 4	

Core	Cache Type	Cache Size (kB)	Cache Line Size (words)	Associativity	Location	Write Buffer Size (words)
ARM720T	Unified	8	4	4-way	Logical	8
ARM920T	Split	16/16 D/I	8	64-way	Logical	16
ARM926EJ-S	Split	4-128/4- 128 D/I	8	4-way	Logical	16
ARM1022E	Split	16/16 D/I	8	64-way	Logical	16
ARM1026EJ-S	Split	4-128/4- 128 D/I	8	4-way	Logical	8
Intel StrongARM	Split	16/16 D/I	4	32-way	Logical	32
Intel Xscale	Split	32/32 D/I	8	32-way	Logical	32
ARM1136-JF-S	Split	4-64/4-64 D/I	8	4-way	Physical	32

ABF - AC2 - Memória 4