Grupo 1

Para responder as 5 questoes seguintes considere o trecho de codigo assembly Intel x86 e o valor dos registos internos que se apresentam de seguida:

DS=0x0400 ES=0x0600 CS=0x0200 SS=0x0C00 IP=0x000D SP=0x7F06 AX=0x5678 BX=0x0037 CX=0x9ABC DX=0x0000 SI=0xF234 DI=0xF234

| Endereco | Instrucao | |
|-----------|-----------|------------|
| 0200:000A | mov | dx, 0xC000 |
| 0200:000D | out | dx, al |
| 0200:000E | cmp | si, di |
| 0200:0010 | jne | 0x1c |
| 0200:0012 | add | [bx], cx |
| 0200:0014 | push | ax |
| 0200:0015 | call | 0x0094 |
| 0200:0018 | add | sp, 2 |

- 1. A proxima instrucao a ser executada é:
 - a) mov dx, 0xC000 b) out dx, al
- c) cmp si, di
- d) jne 0x1c
- 2. O endereço fisico de memoria (com 20 bits) referenciado pela instruçao "add [bx], cx" é:
 - a) 0x00037
- b) 0x00370
- c) 0x04037
- d) 0x00437
- 3. O valor do registo SP após a execucao da instrucao "push ax" é (supondo que os valores dos registos apresentados em cima reflectem o estado do processador antes da execucao dessa instrucao):
 - a) 0x7F04
- b) 0x5678
- c) 0x7F00
- d) 0x0014
- 4. O conteúdo do topo da stack apos a execucao da instrucao "call 0x0094" é:
 - a) 0x0015
- b) 0x0094
- c) 0x0200
- d) 0x0018
- 5. Apos a execucao da instrucao "cmp si, di", as flags associadas à ALU tomam os valores:
 - a) ZERO=0; CARRY=1; SIGNAL=1; OVERFLOW=0
 - b) ZERO=1; CARRY=1; SIGNAL=1; OVERFLOW=1
 - c) ZERO=1; CARRY=0; SIGNAL=0; OVERFLOW=0
 - d) ZERO=0; CARRY=1; SIGNAL=0; OVERFLOW=1

Grupo 2


- 6. Na arquitectura intel x86 podem ser usados os seguintes registos nas instrucoes de acesso a memoria externa atraves de enderecamento indirecto:
 - a) BX, BP, SI e DI

b) SP, BP, SI e DI

c) AX, BX, CX e DX

- d) AX, BX, SI e DI
- 7. Na arquitectura intel x86 a instrucao "pop ax" realiza a seguintes opercaoes:
 - a) AX=[SS:SP]; SP=SP-2
- b) SP=SP-2; AX=[SS:SP]
- c) SP=SP+2; AX=[SS:SP]
- d) AX=[SS:SP]; SP=SP+2

- 8. O diagrama temporal da figura do lado representa um ciclo de:
 - a) Leitura de um dispositivo mapeado no espaço de endereçamento de memória
 - b) Escrita num dispositivo mapeado no espaço de endereçamento de I/O
 - c) Escrita num dispositivo mapeado no espaço de endereçamento de memória
 - d) Leitura de um dispositivo mapeado no espaço de endereçamento de I/O



- 9. Num porto de entrada constituido por buffers tri-state, o sinal de activacao activo baixo (EN\) é obtido a partir dos sinais CE\ e RD\ de acordo com a expressao lógica:
 - a) En = (CE + RD)
- b) $En = (CE \setminus RD \setminus) \setminus$
- c) $En = CE \setminus RD \setminus$
- d) En = CE + RD
- 10. Numa tansferencia assincrona:
- a) Assume-se que o dispositivo externo responde à velocidade do CPU e, consequentemente, nao existem sinais de protocolo envolvidos na transaccao
- b) O CPU prolonga o ciclo de leitura/escrita ate que o dispositivo externo sinalize que a operacao pretendida foi completada
- c) O CPU prolonga o ciclo de leitura/escrita por um ou mais ciclos de relogio, em funcao de um sinal de protocolo gerado pelo dispositivo externo
 - d) Nenhuma das anteriores
- 11. Quando é usada a tecnica de entrada/saida de dados por interrupcao:
 - a) O periferico faz um pedido de interrupcao ao CPU quando estiver pronto para transferir os dados
 - b) O periferico faz um pedido de interrupcao ao CPU apos a conclusao de transferencia de dados
 - c) O CPU verifica atraves de um ciclo de polling se o periferico esta pronto para transferir os dados
 - d) Nenhuma das anteriores
- 12. Num sistema com interrupcoes vectorizadas:
 - a) Os perifericos podem estar agrupados numa cadeia daisy-chain
 - b) A identificação da fonte é realizada por hardware
 - c) A cada periferico é atribuido um vector unico
 - d) todas as anteriores
- 13. Num sistema baseado num processador da arquitectura intel x86, a memoria apresenta, a partir do endereco 0000:0004E, o seguinte conteudo: 3B 45 12 89 7C 9F 8D 6B. O endereço da rotina de servico à interrupcao ai programado e o correspondente vector sao:
 - a) Endereco = 3B45:1289, Vector = 19
- b) Endereco = 9F7C:8912, Vector = 20
- c) Endereco = 1289:7C9F, Vector = 20
- d) Endereco = 8D6B:7C9F, Vector = 21
- 14. Uma memoria SRAM (RAM estatica) possui relativamente a uma DRAM (RAM dinamica) a vantagem de:
 - a) Ser mais rapida
 - b) Possuir um menor custo por bit
 - c) Permitir densidades mais elevadas
 - d) Nenhuma das anteriores
- 15. Numa memória dinamica (DRAM).
 - a) As células necessitam de refrescamento regular
 - b) O barramento de endereços é multiplexado no tempo
 - c) O tempo de acesso é independente da posicao de memoria acedida
 - d) Todas as anteriores

| 16. Uma memória cache com mapeamento associativo (fully associative) e N linhas permite que um dado bloco de memória externa seja colocado na cache: a) Apenas numa linha predefinida b) Em qualquer linha c) Numa de N/2 linhas possiveis d) Nenhuma das anteriores |
|--|
| Grupo 3 |
| 17. Num espaço de endereçamento de 16 bits, um descodificador implementado através da expressão lógica "CE\ = A15 + A14\ + A12\", descodifica a(s) seguinte(s) gama(s) de endereço(s): a) 0x8000 a 0x8FFF, 0xA000 a 0xAFFF b) 0x8000 a 0x8FFF c) 0x5000 a 0x5FFF, 0x70000 a 0x7FFF d) 0x5000 a 0x5FFF |


18. Num sistema de interrupcoes vectorizadas, a sequencia de operacoes efectuada pelo CPU na fase de atendimento a uma interrupcao é, pela ordem indicada, a seguinte:

- a) Identificação da fonte, determincação do endereco da RSI, salvaguarda do endereco de retorno, salto para RSI
- b) Salto para a RSI, identificação da fonte, determinação do endereço da RSI, salvaguarda do endereço de retorno
- c) Determinação do endereço da RSI, identificação da fonte, salvaguarda do endereço de retorno, salto para a RSI
 - d) Nenhuma das anteriores
- 19. Na arquitectura Intel x86, no atendimento a uma interrupcao (em modo real), o CPU efectua, entre outras, as seguintes operacoes:
- a) Salvaguarda na stack o registo flags e o endereço /(segmento e offset) da rotina de servico à interrupção e desactiva as interrupções
- b) Salvaguarda na stack os registos flags, CS, IP e o endereco (segmento e offset) da rotina de servico a interrupcao e desactiva as interrupcoes
 - c) Salvaguarda na stack os registos flags, CS e IP, e desactiva as interrupcoes
- d) Salvaguarda na stack o registo flags e desactiva as interrupcoes; os restantes registos nao sao automaticamente salvaguardados, sendo da responsabilidade do programador faze-lo
- 20. Considere um timer de 8 bits que funciona, em modo, alternado, com duas constantes de divisao KA e KB. Utilizando o timer como divisor de frequencia e supondo que a frequencia de entrada é 2 MHz, a minima frequencia de saida que é possivel obter é, aproximadamente: a) 2 KHz b) 4 KHz c) 8 KHz
- 21. Considere um watchdog timer, com uma frequencia de entrada de 1 MHz, construido a partir de um contador de 8 bits que, sempre que a contagem atinge o valor maximo, força o reset do processador que esta a monitorizar. O programa a correr nesse processador tem que, periodicamente, colocar o valor do contador a 0. De modo a impedir o reset do processador, o período de actuacao no watchdog timer nao pode ser superior a, aproximadamente:

a) 0.25 ms b) 0.5 ms c) 1.0 ms

d) 2 ms

d) 125 KHz



| 29. Considere um processador com um espaco de enderecamento de 32 bits e uma memoria cache de |
|--|
| mapeamento directo com 512 linhas de 128 bytes cada uma. A dimensao, em bits, dos campos tag, group e byte |
| é: |

Byte: 9 a) Tag: 7; Group: 16;

Byte: 16 b) Tag: 9; Group: 7;

c) Tag: 16; Group: 9;

Byte: 7

d) Nenhuma das anteriores

30. Considere uma cache com associatividade de 2 de 256 bytes em que a dimensao de cada bloco é de 16 bytes. Numa cache com estas características o bloco que contem o endereco de memoria 0x9C (156 em decimal) pode ser colocado na linha:

a) 1

b) 0

c) 6

d) 9

31. Pretende-se implementar um modulo de memoria DRAM de 512Mx8 a partir de circuitos de memoria de 32Mx1. O numero de circuitos de memoria de 32Mx1 que é necessario organizar é:

a) 8

b) 16

c) 24

d) 128

32. Considere um sistema constituido por um microprocessador com um barramento de dados de 8 bits a funcionar a 10 MHz e ligado a uma memoria SRAM de 128x8. A figura seguinte apresenta os diagramas temporais relativos a um ciclo de leitura da memoria pelo microprocessador. Suponha que o atraso introduzido pelo circuito de descodificacao da memoria e de 10 ns, que no barramento de dados entre a memoria e o CPU existe um buffer que introduz um atraso de propagacao de 7 ns e que o tempo de setup do processador é de 3 ns. Para que o sistema funcione correctamente, o limite superior para o tempo de acesso da memoria devera ser:

a) 80 ns

b) 233 ns

c) 230 ns

d) 100 ns

