- 1) Quando se efectua uma operação de "Call" o que é guardado na stack: a) O IP e as flag b) O IP c)... d)....
- 2) O conte $\tilde{A}^{\circ}$ do dos registo AL e DH  $\tilde{A}^{\odot}$  respectivamente 63H e 24H. Como ficar $\tilde{A}^{\circ}$ £o as flags ap $\tilde{A}^{\circ}$ \$s a opera $\tilde{A}^{\circ}$ \$ $\tilde{A}^{\circ}$ £o add AL, DH?

a)... b)... c)... d)....

- 3) Sendo a cash "full associative", sendo cada bloco de 16bits e estando no endere $\tilde{A}$ §o 0x89 a)6 b)9 c)3 d) Um qualquer
- 4) Quando o CPU, recebe uma interrupção vectorizada, como é detectado o periférico que a gerou? a)Através de software.... b)Através de software... c)Mal é gerada a interrupção é logo lançada o vector d)Por hardware
- 5) Tens 32 blocos de memoria de "X", que memória poderias fazer com esses blocos: a)16x4 b)16x8 c)... d)....
- 6) Temos uma memória SRAM de 32Mx8, quantos transÃstores há? a)... b)... c)... d)....
- 7) Uma mem $\tilde{A}^3$ ria DRAM de 2Mx8, tem 2048 colunas, o seu RAS  $\tilde{A}$ © de 50ns e o precharge de 25ns. Quanto tempo demoraria a actualizar toda a mem $\tilde{A}^3$ ria

a)... b)... c)... d)....

- 8) Uma Page table tem que tamanho:
- a)Máximo de memória fÃsica b) n° máximo de paginas virtuais c)N° de páginas do processo d)....
- 9) O que se encontra na tabela das interrupções:
- a)O vector das interrupções b)O inÃcio do código RSI c)... d)....
- 10) Uma memória SRAM
- a) $\tilde{A}$  multiplexado no tempo b)Tem barramento de dados e de endere $\tilde{A}$ §os multiplexado c)Tem duas stobes d)Nnehuma das anteriores
- 11) Referente ao I2C dois masters(1 e 2) com endereços 0x36 e 0x37 transferem para dois Slaves(1 e 2) uma certa quantidade de dados. A transmissão Master1 Slave1 é de 200bits e a transmissão Master2 Slave2 é de 20bits.
- a) Master 1 porque o endere $\tilde{A}$  §o  $\tilde{A}$  © + pequeno b) Master 2 porque o endere $\tilde{A}$  §o  $\tilde{A}$  © maior c) Master 1 porque transfere + bytes d) Master 2 porque transfere menos bytes
- 12) Referente ao I2C Tens 2 slaves, as transferÃancias para o S1 e S2 demoram respectivamente 2ps e 4ps. Qual é a taxa de transferÃancia:

- a)1 Mbit/s b)2 Mbits/s c)500Mbit d)....
- 13) Quando recebe o page default
- a) O SO suspende o processo e lança outro.... b) c)... d)....
- 14) \* Num espaço de endereçamento de 16 bits, um descodificador implementado através da gama â€eCE\ = A15 + A13\ + A11â€, descodifica a(s) seguinte(s) gama(s) de endereço(s):
- a) 0x2000 a 0x37FF, 0x6000 a 0x77FF
- b) 0x2000 a 0x27FF, 0x3000 a 0x37FF, 0x6000 a 0x67FF, 0x7000 a 0x77FF
- c) 0x8800 a 0x8FFF, 0x9800 a 0x9FFF, 0xC800 a 0xCFFF, 0xD800 a 0xDFFF
- d) Nenhuma das anteriores
- 15) \* Considere um processador com um espaço de endereçamento de 32 bits e uma memória cache de mapeamento directo com 1024 blocos de 64 bytes cada um. A dimensão, em bits, dos campos â€agâ€, â€groupâ€e â€byteâ€Ã©:

a) Tag: 10; Group: 16; Byte: 6b) Tag: 16; Group: 6; Byte: 10c) Tag: 16; Group: 10; Byte: 6d) Nenhuma das anteriores

15) \* - Um DMA dedicado de 16 bits vai transferir 1024 words de 32 bits de quantos bus cycles precisa? A) 1024 B) 2048 C) 4096 D)....