Questoes escolha multipla primeira parte:

- 24 Considere um Watchdog com uma frequência de entrada de 100KHz, contr ?? (..) um contador de 8 bits que, sempre que atingir o valor máximo da contagem, força o reset do p...?? (..) monitorizar. O programa a correr nesse processador, tem que periodicamente colocar (...) a 0. De modo a impedir o reset do processador o período de actuação do watchdog devera ser superior a, aproximadamente:
  - a) 80micro seg b) 39 nano seg c) 2,5 ms d) 1,2 micro seg

## Fout= Fin/K Como estão em falar em tempos 250=T/100K o que vai dar T=2,5ms

- 25- Numa transferência DMA quanto do controlador de DMA pretende dar inicio á transferência:
  - a) Gera uma interrupção ao CPU que é interpretado como um pedido de cedência dos barramentos a transferência tem inicia quando o DMA receber a confirmação, através do sinal de busgrant de que os barramentos foram libertados
  - b) Requisita ao CPU o controlo dos barramentos através do sinal busreq, iniciando a transferência logo que se torne no bus master.
  - c) Informa o CPU através do busreq que vai dar inicio á transferência (...) quando o CPU necessitar de aceder á memoria, activa o sinal busgrant (...) temporariamente, a transferência.
  - d) Gera uma interrupção ao CPU sinalizando que vai dar inicio ao processo de transferência

### Resposta b)

- 17 Num sistema de interrupções vectorizadas:
  - a) A identificação da fonte é realizada por hardware.
  - b) Os periféricos podem estar agrupados em cadeia
  - c) A cada periférico é atribuído um vector único
  - d) Todas as anteriores

#### Todas as anteriores

- 18- Numa memoria estática SRAM:
  - a) As células necessitam de refrescamento regular
  - b) O tempo de acesso é independente da posição
  - c) O barramento de endereços é multiplexado (...)
  - d) Todas as anteriores

### Sem certezas b) porque nos acetatos fala de multiplexagem para a DRAM

- 9 O número de bits de um barramento de endereços e de dados de uma memoria dinâmica de 16Mx32 é respectivamente:
  - a) 24 e 32
  - b) 32 e 24

c) 12 e 32d) 16 e 32

Resposta a) 16=2^4 2M=2^20 ==== 24

- 8- Numa memoria dinâmica de 64Mx8 o numero de transístores que constitui a área de armazenamento é aproximadamente:
  - a) 537x10<sup>6</sup>
  - b) 67x10^6
  - c) 403x10<sup>6</sup>
  - d) 3220x10<sup>6</sup>

Na memoria dinâmica existe um transístor por célula por isso  $64 * 2^20 * 8 = a$ 

- 10- Num espaço de armazenamento de 16 bits , um descodificador implementa através da (...) "CE\=A15+A13\+A11" , descodifica a(s) seguinte(s) gama(s) de endereço(s).
  - a) 0x2000 a 0x37FF, 0x6000 a 0x77FF
  - b) 0x2000 a 0x27FF, 0x3000 a 37FF, 0x6000 a 0x67FF, 0x7000 a 0x77FF
  - c) 0x8800 a 0x8FFF, 0x9800 a 0x9FFF, 0xC800 a 0xCFFF, 0xD800 a 0xDFFF
  - d) Nenhuma das anteriores

Resposta b) tem que se fazer as varias hipoteses de 1e 0

- 11- Na arquitectura intel x86, no atendimento de uma interrupção (em modo real) o CPU efectua as seguintes operações:
  - a) Salvaguardar na stack o registo flags e o endereço (seg e off) da rotina de serviço á interrupção e desactivar as interrupções.
  - b) Salvaguardar na stack os registos flags IP e CS e o endereço (seg e off ) da rotina de serviço á interrupção e desactivar as interrupções.
  - c) Salvaguardar na stack o registo flags e desactivar as interrupções, os restantes registos são automaticamente salvaguardados e é da responsabilidade do programador (...)
  - d) (..)

### Sem certezas c)

21 – O trecho de código em assembly x86 seguinte envia 20000 caracteres para um periférico.

```
Send: mov
             bx,
                   0x2800
             dx.
                   0x1000
      mov
                   20000
      mov
             CX,
s1:
      in
             al.
                   dx
      and
             al,
                   0x06
                   0x06
      cmp
             al,
      je
             s1
      mov
             al.
                   [bx]
             dx,
      out
                   al
      inc
             bx
      dec
             cx
      inz
             s1
      ret
```

Admitindo que o código é executado num processador de 20 MIPS (executa 2\*10????) (...) ciclo de polling é efectuado em media 5 vezes, a taxa de transferência (...) aproximadamente:

- a) 1,6KB/s
- b) 20MB/s
- c) 4MB/s
- d) 800KB/s

São 25 instruções porque as 3 primeiras não contam e como à polling 4\*5 + 5 E depois  $2*10^7/25=d$ )

Para as respostas á 4 questoes seguintes considere o trecho de código Assembly x86 e o valor dos registos internos que se apresentam de seguida:

```
DS= 0x12B0 AX= 0x1234 SS= 0xF000 Dx= 0x713A SP= 0x7F00 SI= 0x0000 ES= 0x3F50 BX= 0x150A CS= 0xA15C CX= 0x01F4 IP= 0x378A DI= 0xFFFF
```

# Endereço -----menemonica

A15C: 378<sup>a</sup> mov al,[bx] A15C: 378C push ax A15C: 378D call 0x5678 A15C: 3790 mov dx,0x5A63 A15C: 3793 out dx,al

1) A proxima instrução a ser executada é:

```
a) mov al,[bx]
b) push ax
c) call 0x5678
d) mov dx,0x5A63
```

pelo cs :ip a)

- 2) O endereço fisico de memoria e que esta referenciado pela instrução "MOV AL,[BX]" é:
  - a) 0xF150A
  - b) 0XA2AC0
  - c) 0X1400A
  - d) 0x40A0A
  - e)

Shift à esquerda DS porque é memoria (se fosse código era CS) e somas BX logo dá c)

3) O valor do registo SP apos a execução da instrução "Push AX" é:


a)....

### Fazer apenas SP-2

4) O conteúdo do topo da stack apos a instrução "call 0x5678" é:

Stack grava o endereço da instrução seguinte 0x3790

Outro grupo de questões:



- 1) Se a frequência de relógio do CPU for 40 MHz, a transferência de informação da memória para o CPU só é pressívet introduzindo wait states no ciclo de leitura. Determine o número de wait states necessário para que o sistema funcione correctamente. Justifique os seus cálculos.
- 2) O sistema inclui um controlador de DMA não dedicado que funciona com uma frequência de relógio de 20 M2fz e em que os ciclos de leitura e escrita são os apresentados ameriormente para o microprocessador. Determine a máxima taxa de transferência (bytes/seg) que é possível obter com este controlador, admitindo turn funcionamento em modo bloco (note que o barramento de dados é de 32 bits). Justifique os seus cálculos.
- 3) Suponha que a memória SRAM de 256Kx32 é um módalo construído a partir de circuitos integrados de 64Kx32. Apresente o diagrama lógico detalhado da organização desse módulo de memória, bem como o bloco lógico resultante e respectivos sinais de interface (utilize todos os sinais de interface necessários e indique claramente a dimensão e composição de todos os barramentos que utilizar).

Sem conseguires resolver a <u>pergunta 17</u> ou acrescentar algum dado em falta que ajude a elucidar este tipo de problema só para dar o exemplo, era óptimo:

time from RAS=50 ns; Access time from CAS=20 ns; RAS width=75 ns; Cycle time=100 ns; Precharge time=25 ns. Utilizando este ciclo de leitura, a taxa de transferência máxima que é possível obter é: a) 10 MB/s b) 20 MB/s c) 40 MB/s d) 13,3 MB/s 18) Na memória da questão anterior (64MxS), os parâmetros relativos a um ciclo de refrescamento são os seguintes: RAS width=75 ns; Cycle time=100 ns; Precharge time=25 ns. O tempo necessário para efectuar um refrescamento completo à memória é, aproximadamente: a) 1,6 348 b) 0,8 mg c) 6,4 µs d) 100 ns 19) Considere um processador com um espaço de 20) Considere uma cache com associatividade de endereçamento de 32 bets e uma memória cache de mapeamento directo com 1024 blocos de 64 bytes 2 de 64 bytes em que a dimensão de cada cada um A dimensão, em bits, dos campos "tog", bloco é de 4 bytes. Numa cache com estas características o bloco que contém o endereço group o how o de memória 0x8D (14110) pode ocupar a a) Tage 302 Cross 15: Byte: 6 posição: th True life Groups & Byze 10 ch The 16 Group: 10: Bute 6 d) Nenture des enteriores 0 (2

- 17) a parte que não se lê deve com quase toda a certeza dizer que lê um byte por ciclo por isso 1 byte / 100ns= 10MB (eu lembro-me do Azevedo falar desta resposta!)
- 18) tempo de refrescamento = RAS+ precharge time= 75 + 25 = 100ns

$$2^10blocos$$
  $2^32 / 2^6 = 2^26$ 

20) 😊 não sei!