

Fortior Tech

FU6831/11N
MCU Embedded and
Configurable 3-Phase
BLDC/PMSM
Motor Controller

Datasheet



目 录

目	录		2
1	系统介绍	B	3
	1.1	特性	3
	1.2	应用场景	4
	1.3	概述	4
	1.4	系统框图	5
	1.4.1	FU6831N 功能框图	5
	1.4.2	FU6811N 功能框图	6
2	引脚定义	ζ	7
	2.1	FU6831N 引脚列表	7
	2.2	FU6831N 封装-QFN32	10
	2.3	FU6811N 引脚列表	11
	2.4	FU6811N 封装-QFN32	14
3	封装信息	<u></u>	15
	3.1	QFN32_4X4	
4	订购信息	<u></u>	16



1 系统介绍

1.1 特性

- 电源电压: VCC: 5~24V
- 双核: 8051 内核和 ME
- 指令周期大多为 1T 或 2T
- 16Kx8bit Flash ROM、带 CRC 校验功能、支持程序自烧录和代码保护功能
- 256x8bit IRAM, 4Kx8bit XRAM
- ME:集成低通滤波器(LPF)、比例积分器(PI)、SVPWM/SPWM、FOC 模块
- 单周期 16*16 位乘法器, 32 / 32 位除法器(16 个时钟周期)
- 4级优先级中断、16个中断源
- GPIO 个数:

FU6831: 18 个 GPIO FU6811: 19 个 GPIO

- 定时器:
 - 4个通用带抓捕功能可编程定时器
 - 1个加强型高级定时器
 - 1个带 BLDC 电机专用定时器
- I2C/SPI/UART接口
- 模拟外设:

12 位 ADC,支持突发模式采样,可选择内部 VREF、外部 VREF、VDD5 作参考电压 ADC 通道数:

FU6831 QFN32 为 6 通道

FU6811 QFN32 为 7 通道

内置 VREF 参考, 可配置 3V、4V、4.5V、5V 输出

内置 1/2 VDD5 或 1/2 VREF 参考输出

内建1个独立运算放大器

内建4路模拟比较器,可配置迟滞电压

■ 驱动类型:

Gate Driver 输出(仅适用于 FU6811)

3P3N Predriver 输出(仅适用于 FU6831)

- 电机控制方式支持 BLDC 方波(120°、150°)、SVPWM/SPWM、FOC
- 支持 HALL (HALL IC)、BEMF 位置检测
- FOC 驱动支持单电阻电流采样
- 时钟:内置 24MHz±2%精准时钟用于系统时钟
- Watch-dog
- 两线制 FICE 协议提供在线仿真功能



1.2 应用场景

无感/有感的 BLDC/PMSM、三相/单相感应电机。

油烟机、室内机、吊扇、落地扇、吸尘器、电吹风、工业风机、水泵、压缩机、电动车、电动工具、航模等。

1.3 概述

FU6831/11 是一款集成 8051 内核和电机控制引擎(ME)的电机驱动专用芯片,8051 内核处理常规事务,ME 处理电机实时事务,双核协同工作实现各种高性能电机控制。其中 8051 内核大部分指令周期为 1T 或 2T,芯片内部集成有高速运算放大器、比较器、Pre-driver(FU6811 除外)、高速 ADC、高速乘/除法器、CRC、SPI、I2C、UART、多种 TIMER、PWM 等功能,内置高压 LDO,适用于BLDC/PMSM 电机的方波、SVPWM/SPWM、FOC 驱动控制。

预驱动类型为: FU6811 为 Gate Driver 输出; FU6831 为 3P3N Predriver 输出。

备注:

- 1. FU6831N 为 FU6831 的 QFN32 封装版本,除引脚及相应引脚的功能少外,其余功能与 FU6831 相同;
- 2. FU6811N 为 FU6811 的 QFN32 封装版本,除引脚及相应引脚的功能少外,其余功能与 FU6811 相同;
- 3. 本文档只介绍 FU68<u>31/11</u>N 的引脚和封装,其余特性请参考 《MCU-DS-007G FU68XX Datasheet》

REV_0.2 4 www.fortiortech.com



1.4 系统框图

1.4.1 FU6831N 功能框图




图 1-1 FU6831N 功能框图

REV_0.2 5 www.fortiortech.com



1.4.2 FU6811N 功能框图




图 1-2 FU6811N 功能框图



2 引脚定义

2.1 FU6831N 引脚列表

表 2-1FU6831N 引脚列表

衣 Z-IFU003 IN 分腳列衣											
PAD 名称	FU6831 QFN32	I0 类 型	功能描述								
P2. 6/	1	DB/ GPIO P2. 6, 可配置外部中断 1 输入									
CMP3M	1	ΑI	过流参考信号输入,比较器3的负输入端								
P2. 7/		DB/	GPIO P2.7, 可配置外部中断 1 输入								
AD4/	2	AI/	ADC 通道 4 输入,用于采集放大后的母线电流信号								
CMP3P/	Δ	AI/	比较器3的正输入端,接母线电流采样信号,用于检测过流								
AMP00		AO	运放0输出端,将母线电流放大后的电压输出								
P3. 0/	3	DB/	GPIO P3.0								
AMPOM	ა	ΑI	运放0负输入,用于放大母线电流信号								
P3. 1/	4	DB/	GPIO P3.1								
AMP0P	4	ΑI	运放0正输入,用于放大母线电流信号								
P3. 2/		DB/	GPIO P3.2								
AD5/	5	AI/	过温信号输入, ADC 通道 5 输入								
TIMO/	J	DO/	Advanced timer CH4 output								
VHALF		AO	1/2 VDD5 参考输出,外接 1uF 电容								
P3.4/		DB	GPIO P3.4								
AD7/	6	AI/	模拟速度控制输入, AD 通道 7 输入								
TXD2/	Ü	DO/	功能转移后 UART2 数据发送端								
IR_TXD2		DO	功能转移后红外数据发送端								
P3.5/	7	DB/	GPIO P3.5								
VREF	1	ΑI	ADC 外部参考电压输入或者内部 VREF 输出,外接 1uF 电容								
AVSS	8	P	模拟地								
AVDD5	9	Р	模拟电源输入, 在芯片外部与 VDD5 相连, 并接 1uF 电容到								
AVDDS	9	Г	模拟地								
P0.0/		DB/	GPIO PO.0, 可配置外部中断 0 输入								
SDA/	10	DB/	I2C SDA,集电极开路输出,可配置 4.7K 上拉电阻								
RD		DO	电机堵转指示输出,集电极开路输出								
P0. 1/		DB/	GPIO PO.1								
SCL/	11	DB/	I2C SCL 时钟,集电极开路输出,可配置 4.7K 上拉电阻								
FG/TIM4/	11	DB/	电机转速脉冲输出,可选择每转1个或3个脉冲,集电极开								
1'U/ 11W4/		שע/	路输出(Capture Timer4输入或输出)								
P1.4/		DB/	GPIO P1.4, 可配置外部中断 1 输入, 可配置 4.7K 上拉电阻,								
			可用于 Timer1 的开关型 hallO 输入								
CMPOP/	12	AI/	差分 hallo/BEMFO 正输入								
P2.4/		DB/	GPIO P2.4, 可配置外部中断 1 输入								
AD2		ΑI	ADC 通道 2 输入,母线电压信号输入								



P0. 5/		DB/	GPIO PO.5
MOSI/	13	DB/	SPI_MOSI, 主机模式输出或从机模式输入
TXD/	15	DO/	功能转移前 UART1 数据发送端
IR_TXD		DO	功能转移前红外数据发送端
P0. 6/		DB/	GPIO PO.6
MISO/	1.4	DB/	SPI_MISO, 主机模式输入或从机模式输出
RXD/	14	DI/	功能转移前 UART1 数据接收端
IR_RXD		DI	功能转移前红外数据接收端
P0. 7/		DB/	GPIO PO.7
SCLK/	1.5	DB/	SPI 接口时钟 CLK
TIM5/	15	DB/	Capture Timer5 输入或输出
CMPXO		DO	比较器输出测试引脚
P1. 1/	1.0	DB/	GPIO P1.1, 可配置外部中断 1 输入
TIM3	16	DB	Capture Timer3 输入或输出
II DII	1.77	4.0	3P3N 模式 Predriver 上半桥 U 相电压输出,内置 47K 上拉
H_PU	17	AO	电阻
	1.0	1.0	3P3N 模式 Predriver 上半桥 V 相电压输出,内置 47K 上拉
H_PV	18	AO	电阻
	1.0	AO	3P3N模式 Predriver 上半桥 W 相电压输出,内置 47K 上拉
H_PW	_PW 19		电阻
	00	D.0	3P3N 模式 Predriver 下半桥 U 相电压输出,内置 47K 下拉
L_U	20	DO	电阻
			3P3N模式 Predriver 下半桥 V 相电压输出,内置 47K 下拉
L_V	21	DO	电阻
		D.0	3P3N模式 Predriver 下半桥 W 相电压输出,内置 47K 下拉
L_W	22	DO	电阻
VBB	23	Р	10V LDO 输出,外接 1~4. 7uF 电容
			电源输入,电压范围由电源模式由 VCC_MODE 决定,外接 10uF
VCC	24	Р	或更大滤波电容。
			外部电源从 VCC 输入 5~24V, VDD5 由内部 LDO 产生
VSS	25	Р	数字地
VDD5	26	Р	内部 5V LDO 输出电源,外接 1~4.7uF 电容.
RSTN/		DI/	外部复位输入,内置上拉电阻,施密特输入
FICEK	27	DI	FICE 调试接口时钟端
VDD18	28	Р	1.8V LDO 输出电源,外接 1~4.7uF 电容
P1. 2/		DB/	GPIO P1. 2, 可配置外部中断 1 输入
FICED	29	DB	FICE 数据端口
P1. 3/		DB/	GPIO P1.3
HBIAS	30	DO	HALL 偏置电源,内部通过开关连接 VDD5
P1. 6/		DB/	GPIO P1. 6, 可配置外部中断 1 输入, 可配置 4. 7K 上拉电阻,
,		/	可用于 Timer1 的开关型 hall1 输入
CMP1P	31	AI/	差分 hall1/BEMF1 正输入
P2. 0/		DB/	GPIO P2.0, 可配置外部中断 1 输入
AD0		AI	ADC 通道 0 输入, 用于采集相电流 1 放大后的信号
1100	1	***	



P2. 1/		DB/	GPIO P2. 1, 可配置外部中断 1 输入, 可配置 4.7K 上拉电阻,
			可用于 Timer1 的开关型 hall2 输入
CMP2P/	32	AI/	差分 hall2/BEMF2 正输入
P2.3/		DB/	GPIO P2.3, 可配置外部中断 1 输入
AD1		ΑI	ADC 通道 1 输入, 用于采集相电流 2 放大后的信号

注:

IO 类型说明:

DI = 数字输入,

DO = 数字输出,

DB = 数字双向,

AI = 模拟输入,

AO = 模拟输出,

P = 电源



2.2 FU6831N 封装-QFN32




图 2-1 FU6831N 封装-QFN32



2.3 FU6811N 引脚列表

表 2-2 FU6811N 引脚列表

PAD 名称	FU6811 QFN32	I0 类 型	功能描述								
P2. 7/		DB/	GPIO P2.7, 可配置外部中断 1 输入								
AD4/		AI/	ADC 通道 4 输入,用于采集放大后的母线电流信号								
CMP3P/	1	AI/	比较器3的正输入端,接母线电流采样信号,用于检测过流								
AMP00		AO	运放 0 输出端,将母线电流放大后的电压输出								
P3. 0/		DB/	GPIO P3.0								
AMPOM	2	ΑI	运放0负输入,用于放大母线电流信号								
P3. 1/	0	DB/	GPIO P3.1								
AMP0P	3	ΑI	运放0正输入,用于放大母线电流信号								
P3. 2/		DB/	GPIO P3.2								
AD5/	4	AI/	过温信号输入, ADC 通道 5 输入								
TIMO/	4	DO/	Advanced timer CH4 output								
VHALF		AO	1/2 VDD5 参考输出,外接 1uF 电容								
P3. 3/		DB/	GPIO P3.3								
AD6/	5	AI/	ADC 通道 6 输入								
RXD2/	Э	DI/	功能转移后 UART2 数据接收端								
IR_RXD2		DI	功能转移后红外数据接收端								
P3. 4/		DB	GPIO P3.4								
AD7/	6	AI/	模拟速度控制输入, AD 通道 7 输入								
TXD2/	O	DO/	功能转移后 UART2 数据发送端								
IR_TXD2		DO	功能转移后红外数据发送端								
P3. 5/	7	DB/	GPIO P3.5								
VREF	1	ΑI	ADC 外部参考电压输入或者内部 VREF 输出,外接 1uF 电容								
AVSS	8	P	模拟地								
AVDD5	9	Р	模拟电源输入,在芯片外部与 VDD5 相连,并接 1uF 电容到								
DO 0 /		DD /	模拟地								
P0. 0/	10	DB/	GPIO PO. 0,可配置外部中断 0 输入								
SDA/	10	DB/	I2C SDA,集电极开路输出,可配置 4.7K 上拉电阻								
RD		DO	电机堵转指示输出,集电极开路输出								
P0. 1/		DB/	GPIO PO. 1								
SCL/	11	DB/	12C SCL 时钟,集电极开路输出,可配置 4.7K 上拉电阻								
FG/TIM4/			电机转速脉冲输出,可选择每转1个或3个脉冲,集电极开								
D1 4 /		DD /	路输出(Capture Timer4输入或输出)								
P1. 4/		DB/	GPIO P1. 4, 可配置外部中断 1 输入, 可配置 4. 7K 上拉电阻,								
CMDOD /	10	ΛТ/	可用于 Timer1 的开关型 hall0 输入								
CMPOP/	12	AI/	差分 hall0/BEMF0 正输入								
P2. 4/		DB/	GPIO P2.4,可配置外部中断 1 输入								
AD2		ΑI	ADC 通道 2 输入,母线电压信号输入								



P0.5/		DB/	GPIO PO.5							
MOSI/	1.0	DB/	SPI_MOSI, 主机模式输出或从机模式输入							
TXD/	13	DO/	功能转移前 UART1 数据发送端							
IR_TXD		DO	功能转移前红外数据发送端							
P0.6/		DB/	GPIO PO. 6							
MISO/	14	DB/	SPI_MISO, 主机模式输入或从机模式输出							
RXD/	14	DI/	功能转移前 UART1 数据接收端							
IR_RXD		DI	功能转移前红外数据接收端							
P0. 7/		DB/	GPIO PO. 7							
SCLK/	1.5	DB/	SPI 接口时钟 CLK							
TIM5/	15	DB/	Capture Timer5 输入或输出							
CMPXO		DO	比较器输出测试引脚							
P1. 1/	16	DB/	GPIO P1.1, 可配置外部中断 1 输入							
TIM3	10	DB	Capture Timer3输入或输出							
L_DU	17	DO	Gate Driver下半桥U相PWM输出							
L_DV	18	DO	Gate Driver下半桥 V 相 PWM 输出							
L_DW	19	DO	Gate Driver下半桥W相PWM输出							
H_DU	20	DO	Gate Driver上半桥U相PWM输出							
H_DV	21	DO	Gate Driver上半桥 V 相 PWM 输出							
H_DW	22	DO	Gate Driver 上半桥 W 相 PWM 输出							
			电源输入,电压范围由电源模式由 VCC_MODE 决定,外接 10uF							
VCC	23	Р	或更大滤波电容。							
			外部电源从 VCC 输入 5~24V, VDD5 由内部 LDO 产生							
VSS	24	Р	数字地							
VDD5	25	Р	内部 5V LDO 输出电源,外接 1~4.7uF 电容.							
RSTN/	0.0	DI/	外部复位输入,内置上拉电阻,施密特输入							
FICEK	26	DI	FICE 调试接口时钟端							
VDD18	27	Р	1.8V LDO 输出电源,外接 1~4.7uF 电容							
P1. 2/	00	DB/	GPIO P1.2, 可配置外部中断 1 输入							
FICED	28	DB	FICE 数据端口							
P1. 3/	00	DB/	GPIO P1.3							
HBIAS	29	DO	HALL 偏置电源,内部通过开关连接 VDD5							
P1.6/		DB/	GPIO P1. 6, 可配置外部中断 1 输入, 可配置 4.7K 上拉电阻,							
			可用于 Timer1 的开关型 hall1 输入							
CMP1P/	30	AI/	差分 hall1/BEMF1 正输入							
P2. 0/		DB/	GPIO P2.0, 可配置外部中断 1 输入							
ADO		ΑI	ADC 通道 0 输入, 用于采集相电流 1 放大后的信号							
DO 1/		DB/	GPIO P2. 1, 可配置外部中断 1 输入, 可配置 4.7K 上拉电阻,							
P2. 1/			可用于 Timer1 的开关型 hall2 输入							
CMDOD /	31	AI/	差分 hall2/BEMF2 正输入							
CMP2P/	31	AI/	运放2正输入端,接相电流2电压信号输入							
P2. 3/		DB/	GPIO P2.3, 可配置外部中断 1 输入							
AD1		ΑI	ADC 通道 1 输入, 用于采集相电流 2 放大后的信号							



P2.6/	29	DB/	GPIO P2.6, 可配置外部中断 1 输入
CMP3M	34	ΑI	过流参考信号输入,比较器 3 的负输入端

注:

IO 类型说明:

DI = 数字输入,

DO = 数字输出,

DB = 数字双向,

AI = 模拟输入,

AO = 模拟输出,

P = 电源



2.4 FU6811N 封装-QFN32





图 2-2 FU6811N 封装-QFN32



3 封装信息

3.1 QFN32_4X4



SYMBOL.	М	MILLIMETER							
STMBOL	MIN	NOM	MAX						
A	0.70	0.75	0.80						
Al	0	0.02	0.05						
ь	0.15	0.20	0. 25						
с	0.18	0.20	0.25						
D	3. 90	4.00	4. 10						
D2	2.60	2.65	2.70						
e	0. 40BSC								
Nd		2.80BSC							
Е	3. 90	4.00	4. 10						
E2	2.60	2.65	2.70						
Ne		2.80BSC							
K	0.20	-	-						
L	0.35	0.40	0.45						
L1	0.30	0.35	0.40						
L2	0.15	0.20	0.25						
h	0.30	0.35	0.40						
L/E栽体尺寸 (Vi1)	112*112								

图 34-1 QFN32 4mmX4mmX0.75mm 封装尺寸图



4 订购信息

表 4-1 产品型号选择

					时钟	电路		驱	动模	式	引	区动类	型	接	[口通	讯					模拟	外设				
型号	MIPS (Peak)	FLASH (KB)	XRAM (KB)	内部快时钟	外部快时钟	内部慢时钟	外部慢时钟	6N Predriver	3P3N Predriver	Gate Driver	方波	WMAAS	FOC	12C	IdS	UART	0149	定时器	个数	ADC 通道数	位数	VREF	运放	比较器	无铅	封装
FU6831N	24	16	4	√	_	√	_	_	√	_	√	√	√	\checkmark	√	√	18	6	1	6	12	√	1	4	√	QFN32
FU6811N	24	16	4	√		√		_		√	√	√	√	√	√	√	19	6	1	7	12	√	1	4	√	QFN32



Copyright Notice

Copyright by Fortior Technology (Shenzhen) Co., Ltd. All Rights Reserved.

Right to make changes —Fortior Technology (Shenzhen) Co., Ltd RSVs the right to make changes in the products - including circuits, standard cells, and/or software - described or contained herein in order to improve design and/or performance. The information contained in this manual is provided for the general use by our customers. Our customers should be aware that the personal computer field is the subject of many patents. Our customers should ensure that they take appropriate action so that their use of our products does not infringe upon any patents. It is the policy of Fortior Technology (Shenzhen) Co., Ltd. to respect the valid patent rights of third parties and not to infringe upon or assist others to infringe upon such rights.

This manual is copyrighted by Fortior Technology (Shenzhen) Co., Ltd. You may not reproduce, transmit, transcribe, store in a retrieval system, or translate into any language, in any form or by any means, electronic, mechanical, magnetic, optical, chemical, manual, or otherwise, any part of this publication without the expressly written permission from Fortior Technology (Shenzhen) Co., Ltd.

Fortior Technology(Shenzhen) Co.,Ltd.

Room203,2/F, Building No.11,Keji Central Road2, SoftwarePark, High-Tech Industrial Park, Shenzhen, P.R. China 518057

Tel: 0755-26867710 Fax: 0755-26867715

URL: http://www.fortiortech.com

Contained herein

Copyright by Fortior Technology (Shenzhen) Co.,Ltd all rights Reserved.