# МИНОБРНАУКИ РОССИИ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)

Кафедра Безопасности жизнедеятельности

#### ОТЧЕТ

## по лабораторной работе №3 по дисциплине «Проектирование проблемно ориентированных вычислительных устройств»

Тема: Модульное и иерархическое проектирование

Студенты гр. 1308		Лепов А. В.
		Мельник Д. А.
Преподаватель		Гречухин М. Н.
	Санкт-Петербург	

2024

#### Цель работы.

Разработать описание устройства в едином модуле с генератором тестового воздействия на базе синтаксиса языка VerilogHDL. Выполнить имплементацию проекта в целевую микросхему программируемой логики.

#### Задание на лабораторную работу

### Часть 1. Проверка устройства средствами, встроенными в файл описания

- 1. Подготовить в рабочем каталоге файлы compon.v, str\_l3.v, tb\_l3.v, cooтветствующие листингам 3.1, 3.2, 3.3, запустить систему моделирования.
- 2. Создать новый проект и включить в него указанные файлы. Используя окна редактирования, изучить структуру и реализуемые функции программ в предлагаемых файлах.
- 3. Скорректировать тексты файлов Str\_13.v и Tb\_13.v таким образом, чтобы воспроизводились три логические функции в соответствии с индивидуальным заданием. При этом желательно, чтобы в программе тестирования одна из введенных таблиц истинности в разделе параметров была искажена по сравнению с заданной для демонстрации правильности работы оператора tester.
  - 4. Выполнить компиляцию проектных файлов.
- 5. Запустить режим моделирования, назначив в качестве вершины проекта модуль test. Открыть окна Objects, Processes, List, Wave. Выполнить моделирование в течение 1 3 циклов изменения тестового воздействия в пошаговом режиме. Наблюдать и записать порядок инициализации процессов и последовательность изменений сигналов в окне List.
- 6. Выполнить моделирование узла в автоматическом режиме. Наблюдать временную диаграмму процесса. В случае обнаружения отклонения результатов от ожидаемых повторить пп. 3, 4 и 6.

#### Часть 2. Реализация проекта в ПЛИС

1. За основу берется программа, подготовленная по Части 1 практикума. Блок initial заменяется двоичным счетчиком, тактируемым внешним сигналом clock, а блок монитора удаляется. В качестве счетчика и дешифратора необходимо использовать модули из библиотеки параметризованных модулей САПР Quartus II, подключение которых выполняется следующим образом.

- 1.1. Создать в САПР Quartus II проект, вершиной которого является файл test.
- 1.2. Найти в библиотеке параметризованных модулей (LPM) необходимые функции, поддерживаемые программным обеспечением Quartus II. Обычно они расположены в каталоге ...\quartus\libraries\megafunctions.

Из соответствующего файла \*.tdf необходимо извлечь описание портов модуля из раздела subdesign lpm\_decode и определить дополнительные параметры настройки. Пример описания дешифратора:

```
( data[LPM\_WIDTH-1..0] : INPUT = GND;
```

enable : INPUT = VCC;

clock, aclr : INPUT = GND;

clken : INPUT = VCC;

eq[LPM\_DECODES-1..0] : OUTPUT;)

Параметры настройки экземпляра элемента определяются декларацией defparam. Для необязательных при подключении конкретного экземпляра портов можно оставить значения по умолчанию.

1.3. Описать схему, используя библиотечные компоненты Quartus II, применив оператор вхождения компонента, определив цепи, к которым подключаются порты конкретного экземпляра. В описании подключений рекомендуется использовать сопоставление по имени, при этом неиспользуемые порты примут значения «по умолчанию», указанные в описании.

```
lpm_decode decoder( .data (x_in[2:0]), .eq (y[7:0]));
  defparam decoder.lpm_width = 3;
  defparam decoder.lpm_decodes = 8;
```

2. Выполнить в САПР Quartus II компиляцию, назначить контакты в соответствии с используемой учебной платой (цоколевка ПЛИС для учебной платы Terasic DE0 приведена в Приложении 4).

3. Осуществить загрузку проекта в учебную плату, наблюдать результаты работы с помощью осциллографа. При настройке осциллографа в режиме работы с внешней синхронизацией рекомендуется вывести на внешние контакты старший разряд счетчика и использовать его в качестве синхросигнала.

#### Логические функции (Вариант 4)

Z<sub>0</sub>: 10011100

Z<sub>1</sub>: 00111010

Z<sub>2</sub>: 10000010

#### Выполнение работы

Часть 0. Проверка корректности работы модуля decoder.

Перед началом работы необходимо удостовериться в корректности описания предлагаемого в методических указаниях модуля *decoder*. Для этого необходимо импортировать в проект файл *decode.v*, написать модуль *lab3\_0.v*, который будет являться обёрткой для дешифратора: будет подавать на него входные воздействия и выводить его реакции.

Для тестирования составлен тестбенч  $lab3\_0\_tb.v$ . Ниже приведены листинги соответствующих модулей с комментариями.

#### decode.v:

#### *lab3* 0.v:

```
//`timescale 1 ns / 1 ns
module lab3_0( x_in, y_out);
input x_in; // входная шина номера выхода дешифратора
output y_out; // выходная шина для дешифратора
wire [3:0] x_in;
wire [7:0] y_out; // внутренние связи модуля

decode decode_inst ( // вставка дешифратора
    .x_in(x_in), // соединения
    .y_out(y_out)
    );

Endmodule
```

#### *lab3\_0\_tb.v:*

```
// `timescale 1 ns / 1 ns
module lab3_0_tb;
   //Ports
reg [3:0] x_in; // шина ввода в дешифратор
wire [7:0] y_out; // шина вывода дешифратора
reg [3:0] takt; // переменная счётчик для задания тестовых воздействий

lab3_0 lab3_0_inst ( // вставка модуля-обёртки
   .x_in(x_in),
   .y_out(y_out)
);

initial begin
   x_in = 3'bzzz; // инициализация входной шины дешифратора в нулевой момент
for (takt = 0; takt != 8; takt = takt+1) // перебор входных воздействий
   begin
   #5 x_in = takt; // присвоение входного значения с задержкой 5
   end
end
```

Ниже приведены результаты моделирования дешифратора:




Рисунок 1. Временная диаграмма моделирования дешифратора Как видно по временной диаграмме, представленный выше дешифратор функционирует корректно: наблюдается «лесенка» из сигналов выходной шины дешифратора при последовательном переборе значений входной шины 0т 0 до 7.

Часть 1. Реализация логической функции через модуль дешифратора (decode.v) и встроенного в Verilog модуля ИЛИ (or).

Далее приведено описание комплекса модулей, в которых реализуются три логические функции:

Z<sub>0</sub>: 10011100

Z<sub>1</sub>: 00111010

Z<sub>2</sub>: 10000010

На основе схемы с дешифратором, подобной приведённой ниже:




Рисунок 2. Пример реализации трёх логических функций из метод. указаний

Комплекс модулей состоит из ранее описанного модуля дешифратора, основного модуля с описанием логических функций  $lab3\_1.v$  и файл-тестер  $lab3\_1\_tb.v$  для проверки корректности описания модуля трёх лог. функций.

Рассмотрим функции, которые необходимо реализовать:

A10	$A_2\left(x_2x_1x_0\right)$	<b>Z</b> 0	<b>Z</b> 1	<b>Z</b> 2
0	000	1	0	1
1	001	0	0	0
2	010	0	1	0
3	011	1	1	0
4	100	1	1	0
5	101	1	0	0
6	110	0	1	1
7	111	0	0	0

Рассмотрев приведённую выше таблицу можно сделать вывод, при каких входных последовательностях функция истинна. Зная набор эти истинных последовательностей, можно выполнить их сборку по ИЛИ. Входные последовательности это и есть номера выходов дешифратора.

Листинг описания модуля lab3\_1.v:

#### Листинг описания модуля-тестера $lab3\_1\_tb.v$ :

```
module lab3 1 tb;
  parameter delay= 0;
  parameter tt4 = 8'b00111001;
  parameter tt6 = 8'b01011100;
  parameter tt1 = 8'b11111111; //некорректная функция
  reg [3:0] x_in; // переменная для входных воздействий
  wire [7:0] y_out; // внутренняя переменная для состояния дешифратора
  reg [3:0] takt; // перенная счётчик для перебора входных воздействий
  reg chech point; // точка контроля функции тестером
  reg error_0, error_1, error_2; // сигналы тестера об ошибках
  lab3 1 lab3 1 inst ( // вставка основного модуля
    .x_{in}(x_{in}),
   .z_0(z_0),
   .z_1(z_1),
    .z_2(z_2)
  );
  initial
  begin // формирование тестовых последовательностей
   chech point=0; // инициализация точки контроля
    for (takt = 0; takt <= 7; takt = takt + 1) // перебор входных воздействий
    begin #10;
      #3;
     chech_point=0; // сброс точки контроля
  assign vt_0 = tt4[x_in]; // присвоение образцовых значений функций
  assign vt_1 = tt6[x_in];
  assign vt_2 = tt1[x_in];
  always @ (posedge chech point) // на передний фронт точки контроля
  begin // проверки тестером
   error 0 = z 0 == vt 0 ? 0:1;
endmodule
```




Рисунок 3. Компиляция проекта

Ниже приведены результаты моделирования *lab3\_1.v*:




Рисунок 4. Работа тестера при задании корректных образцовых функций




Рисунок 5. Работа тестера при ошибке в образце функции z\_2

		-	/1-h2 1 +h/w in	/lah2 1 th/s 2
ns		a	/lab3_l_tb/x_in-	/lab3_1_tb/z_2-, /lab3_1_tb/vt_1-,/lab3_1_tb/error_0-, /lab3 1 tb/z 1-, /lab3 1 tb/vt 0-,
u	ETC	a-¥	ab3 1 tb/chech point-	/lab3 1 tb/z 0-/lab3 1 tb/error 2-
		-	abs_1_cb/chech_bolic-	/lab3_1_tb/vt_2/lab3_1_tb/error_1_
				/ Idb5_1_cb/ vc_2 \
	0	+0	4'hx 1'h0	1'hx 1'hx 1'hx 1'hx 1'hx 1'hx 1'hx 1'hx
	10	+0	4'h0 1'h0	1'hx 1'hx 1'hx 1'hx 1'hx 1'hx 1'hx 1'hx
	10	+1	4'h0 1'h0	l'hx l'hx l'hx l'hl l'h0 l'hl l'hx l'hx l'hx
1	10	+2	4'h0 1'h1	1'hx 1'hx 1'hx 1'h1 1'h0 1'h1 1'hx 1'hx 1'hx
	10	+3	4'h0 1'h1	1'h1 1'h0 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	13	+0	4'h0 1'h0	1'h1 1'h0 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	23	+0	4'hl 1'h0	1'h1 1'h0 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
1	23	+1	4'hl 1'h0	1'h1 1'h0 1'h1 1'h1 1'h0 1'h0 1'h0 1'h0
	23	+2	4'hl 1'hl	1'h1 1'h0 1'h1 1'h1 1'h0 1'h0 1'h0 1'h0
	23	+3	4'hl 1'hl	1'h0 1'h0 1'h0 1'h1 1'h0 1'h0 1'h1 1'h0 1'h0
4	26	+0	4'hl 1'h0	1'h0 1'h0 1'h0 1'h1 1'h0 1'h0 1'h1 1'h0 1'h0
-	36	+0	4'h2 1'h0	1'h0 1'h0 1'h0 1'h1 1'h0 1'h0 1'h1 1'h0 1'h0
	36	+1	4'h2 1'h0	1'h0 1'h0 1'h0 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	36	+2	4'h2 1'h1	1'h0 1'h0 1'h0 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	36	+3	4'h2 1'h1	1'h0 1'h1 1'h0 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	39	+0	4'h2 1'h0	1'h0 1'h1 1'h0 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	49	+0	4'h3 1'h0	1'h0 1'h1 1'h0 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	49	+1	4'h3 1'h0	1'h0 1'h1 1'h0 1'h1 1'h1 1'h1 1'h1 1'h0 1'h0
	49	+2	4'h3 1'h1	1'h0 1'h1 1'h0 1'h1 1'h1 1'h1 1'h1 1'h0 1'h0
	49	+3	4'h3 1'h1	1'h0 1'h1 1'h1 1'h1 1'h1 1'h1 1'h1 1'h0 1'h0
	52	+0	4'h3 1'h0	1'h0 1'h1 1'h1 1'h1 1'h1 1'h1 1'h1 1'h0 1'h0
	62	+0	4'h4 1'h0	1'h0 1'h1 1'h1 1'h1 1'h1 1'h1 1'h1 1'h0 1'h0
	62 62	+2	4'h4 1'h1	1'h0 1'h1 1'h1 1'h1 1'h1 1'h1 1'h1 1'h0 1'h0
	65	+0	4'h4 1'h1 4'h4 1'h0	1'h0 1'h1 1'h1 1'h1 1'h1 1'h1 1'h1 1'h0 1'h0
	75	+0	4'h5 1'h0	1'h0 1'h1 1'h1 1'h1 1'h1 1'h1 1'h1 1'h0 1'h0
	75	+1	4'h5 1'h0	1'h0 1'h1 1'h1 1'h1 1'h0 1'h1 1'h1 1'h0 1'h0
	75	+2	4'h5 1'h1	1'h0 1'h1 1'h1 1'h1 1'h0 1'h1 1'h1 1'h0 1'h0
	75	+3	4'h5 1'h1	1'h0 1'h0 1'h1 1'h1 1'h0 1'h1 1'h1 1'h0 1'h0
	78	+0	4'h5 1'h0	1'h0 1'h0 1'h1 1'h1 1'h0 1'h1 1'h1 1'h0 1'h0
	88	+0	4'h6 1'h0	1'h0 1'h0 1'h1 1'h1 1'h0 1'h1 1'h1 1'h0 1'h0
- 3	88	+1	4'h6 1'h0	1'h0 1'h0 1'h1 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	88	+2	4'h6 1'h1	1'h0 1'h0 1'h1 1'h1 1'h1 1'h0 1'h1 1'h0 1'h0
	88	+3	4'h6 1'h1	1'h1 1'h1 1'h0 1'h1 1'h1 1'h0 1'h0 1'h0
	91	+0	4'h6 1'h0	1'h1 1'h1 1'h0 1'h1 1'h1 1'h0 1'h0 1'h0
			and the condition of the state	

Рисунок 6. Окно list при пошаговом моделировании

#### Часть 2. Макетирование комплекса на ПЛИС

Для проведения макетирования необходимо внести изменения в код описания модуля  $lab3\_1.v$ : заменить самописный модуль дешифратора на библиотечный, ввести тактовый сигнал clock и уменьшить его частоту с помощью счётчика.

Для указанных выше изменений необходимо найти описание модулей lpm\_decode и lpm\_counter в библиотеке IP блоков САПР Quartus II (\quartus\libraries\megafunctions\???.tdf):

```
\triangleleft
       lpm_decode.tdf
       SUBDESIGN 1pm decode
  64
 65
 66
            data[LPM WIDTH-1..0]
                                                 : INPUT = GND;
            enable
                                                 : INPUT = VCC;
 67
            clock, aclr
                                                 : INPUT = GND;
 68
            clken
                                                 : INPUT = VCC;
 69
            eq[LPM DECODES-1..0]
                                                 : OUTPUT;
  70
       )
 71
  72
       VARIABLE
```

Рисунок 7. Описание блока lpm\_decode

```
lpm_counter.tdf
     OPITONS ALIEKA INTERNAL OPITON = Suppress da rute internat=atot; suppress da rute
      SUBDESIGN LPM COUNTER
          clock
                                        : INPUT;
                                        : INPUT = VCC; -- clock Enable
          clk en
                                       : INPUT = VCC; -- count Enable
: INPUT = VCC; -- VCC counts up, GND counts down
          cnt en
          updown
          aclr, aset, aconst, aload : INPUT = GND;
240
          sclr, sset, sconst, sload : INPUT = GND;
          data[LPM_WIDTH-1..0]
                                       : INPUT = GND; -- used by aload and/or sload
242
                                        : INPUT = VCC;
          cin
          q[LPM_WIDTH-1..0]
                                        : OUTPUT;
                                                        -- counter output
246
          cout
                                        : OUTPUT;
      -- LPM specification calls for the following, but MAX+PLUS II only implements
      -- 16 eq outputs:
         eq[2^LPM WIDTH-1..0]
                                       : OUTPUT;
          eq[15..0]
                                        : OUTPUT;
                                                        -- Counter decode output
```

Рисунок 8. Описание блока lpm\_counter

#### Листинг кода описания модуля lab3\_2.v для синтеза на ПЛИС:

```
module Lab3(clock, z_0, z_1, z_2);
    input wire clock; // высокочастотный тактовый сигнал
   wire [3:0] x_in; // \thetaходные воздействия на дешифратор
   wire [7:0] у; // связи с выходами дешифратора
   reg [24:0] clock2; // низкочастотный тактовый сигнал
   lpm counter clk1 (
       .cnt_en(1'b1), // включение счетчика
       .sclr(1'b0), // сброс счетчика (по умолчанию неактивен)
   defparam clk1.lpm width = 25; // установка ширины счётчика q в 25
   lpm counter clk2 (
        .clock(clock2[24]), // низкочастотный тактовый сигнал
       .cnt_en(1'b1), // включение счётчика
       .sclr(1'b0),
        .q(x_in)
    );
   defparam clk2.lpm width = 4; // ширина второго счётчика q в 4
   lpm_decode decoder ( // библиотечный дешифратор
        .data(x in),
        .eq(y)
    );
   defparam decoder.lpm_decodes = 8; // ширина выходной шины 8 (0-7)
   or or4(z_0, y[0], y[3], y[4], y[5]); // сборки по ИЛИ
   or or6(z_1, y[2], y[3], y[4], y[6]);
   or or1(z_2, y[0], y[6]);
endmodule
```




Рисунок 9. Удачная компиляция проекта Quartus II

#### Вывод

В ходе выполнения работы был изучен процесс разработки устройств на основе модульной архитектуры на языке Verilog. Был рассмотрен метод тестирования модулей средствами специально составленный модулей тестеров.

Были рассмотрен процесс интеграции в модуль библиотечных модулей интеллектуальной собственности САПР Quartus II при реализации макетирования модуля на ПЛИС.