

Universidad de Costa Rica

Facultad de Ingeniería

Escuela de Ingeniería Eléctrica

IE0311 Dispositivos Semiconductores

II ciclo 2024

Reporte del laboratorio #1: MOSFET

Daniela Ulloa Barboza B77748

Profesora: Ing. Karen Dayana Tovar Parra

15/09/2024

1. Resultados del Laboratorio

Para poder llevar a cabo el laboratorio, primeramente se completan todos los pasos descritos en el enunciado y manual del laboratorio, pero para el transistor NMOS, por lo que se comienza creando el modelo NMOS_IV_B77748 para poder insertar en la ventana de trabajo el transistor nMos (como se nombra el componente en Electric), se hacen los ajustes de tamaño, tipo de celda, cambio de nombre, también se ajustan las configuraciones generales de tecnología y escala a utilizar, para luego comenzar a agregar terminal de la compuerta (g_B77748), las difusiones-n nAct, con sus respectivas terminales (d_B77748 y s_B77748) usando pines de metal-1, y por último, se agrega un conector pWell con un ajuste de tamaño para que una el body (pozo-p) con un pin de metal-1 que se debería conectar a tierra o gnd (0V). El resultado del transistor NMOS, por lo tanto, se muestra en la figura 1.




Figura 1: Modelo de la celda layout del transistor NMOS.

Ya creado el modelo, se instancia en otra celda nueva que es específica para realizar simulaciones con la original. El layout se nombra NMOS_IV_B77748.sim y es necesario configurar Electric para que las simulaciones se ejecuten correctamente; luego, se deben agregar trozos de metal-1 donde se exportaron los pines del modelo original para poder ser nombrados (las nets, no los pines) Vg para la entrada del gate (g_B77748), Vd para la terminal bidireccional del drain (d_B77748), Vs para la terminal bidireccional del source (s_B77748) y por último, GND para la terminal del body (gnd). Cuando ya la celda está lista se ingresa el código en Spice, para poder realizar la simulación en LTspice. El resultado de esta segunda etapa se muestra en la figura 2.




Figura 2: Layout sin DRC del transistor NMOS con su código en Spice.

Al llegar a este punto, el transistor NMOS está completamente listo para simularse, es por esto que se guarda el código Spice (NMOS_IV_B77748.sim.spi) para poder ser simulado en el programa LTspice. El resultado de la simulación realizada para el NMOS la cual corresponde a la gráfica de I_d vs V_{ds} para diferentes V_{gs} (de 0V a 5V) se muestra en la figura 3.




Figura 3: Gráficas I_d vs V_{ds} del transistor NMOS.

En la gráfica se puede demostrar que los valores corresponden a lo esperado (la corriente eléctrica era de esperarse que fuese pequeña ya que al trabajar con una escala de 200 nm, los canales son realmente pequeños, lo que implican corrientes diminutas) ya que las tensiones poseen el mismo rango que el definido por el enunciado, y se muestra el comportamiento distinto en cada curva con su V_{gs} ; en la esquina superior izquierda se agrega el rotulado de cada una de ellas con su respectivo valor de tensión. Además, se representan las tres zonas de operación del transistor que son: Corte, Lineal y Saturación; existe un punto específico en cada curva que es el límite entre la zona de operación lineal y de saturación, las cuales son los dos comportamientos

de encendido del transistor, y sucede cuando $V_{ds} = V_{gs} - V_t$ (siendo V_t la tensión de umbral del transistor) ese es el punto frontera entre ambas zonas, y es distinta para cada curva ya que cada una posee un V_g distinto. Con todos los puntos mencionados para cada curva se desarrolla una línea imaginaria limítrofe que diferencia hacia la izquierda la zona lineal y hacia la derecha la zona de saturación, esto sí para todas las curvas, siempre y cuando V_{gs} sea mayor que V_t , sino entonces esa curva pertenece a la zona de corte que es cuando el transistor todavía no se enciende porque necesita superar ese umbral para poder comenzar a conducir la corriente eléctrica.

Con el NMOS concluido, se realiza exactamente el mismo proceso para el PMOS pero con algunas diferencias, el modelo ahora se llama PMOS_IV_B77748, se utiliza un transistor pMos (como se nombra el componente en Electric), la difusiones ya no son tipo n, sino que son difusiones-p pAct, las terminales se nombran igual que para el NMOS (g_B77748, d_B77748 y s_B77748) a excepción de la terminal del body ya que como el PMOS posee un pozo-n, se emplea una capa nWell como conectora al pin de metal-1 (todos los otros pines también son de metal-1) que a diferencia del NMOS, este deberá conectarse a VDD no GND, y es por esto que el pin se nombra vdd. Todas las demás configuraciones fueron iguales a las asignadas para el NMOS, por lo que el resultado del layout se muestra en la figura 4.




Figura 4: Modelo de la celda layout del transistor PMOS.

Como ya el modelo está listo, puede instanciarse a otra celda layout que será específica para la simulación de la original, este layout sin DRC se denomina PMOS_IV_B77748_sim y posee, como en el caso del NMOS, trozos de metal-1 (nets) que fueron renombradas a V_g , V_s , V_d y VDD, además, se agrega el código en Spice para poder realizar la simulación en LTspice, en este punto también se genera el archivo PMOS_IV_B77748_sim.spi. El resultado se muestra en la figura 5.




Figura 5: Layout sin DRC del transistor PMOS con su código en Spice.

Teniendo entonces los transistores creados correctamente sin errores de Hierchically en el modelo con DRC, y con su respectivos layouts de simulación, solo queda graficar I_d vs V_{ds} pero ahora para el PMOS y los resultados de la simulación se muestran en la figura 6.




Figura 6: Gráficas I_d vs V_{ds} del transistor PMOS.

Es de suma importancia destacar que la gráfica está en espejo ya que la tensión V_{ds} se va haciendo más negativa hacia la derecha cuando en realidad se suele representar hacia la izquierda, pero esto no es problema ya que el comportamiento de las curvas es correcta y contraria a el NMOS, la rotulación de las curvas se ubica en la esquina inferior izquierda con sus correspondiente valores de V_{gs} , y en cuanto a las zonas de operación, se pueden ver representadas en la gráfica de una forma muy similar al NMOS, la diferencia es que como ahora se trabajan con tensiones negativas es necesario incluir el valor absoluto para que afectar la definición de las zonas de operación que poseen las mismas características generales de trabajo que el NMOS.

2. Prueba Técnica

2.1. Describe cómo identificarías las regiones de operación (corte, lineal y saturación) en la curva I_{ds} vs V_{ds} de un MOSFET. ¿Por qué es importante entender estas regiones en el diseño de circuitos?

Las regiones de operación del transistor se pueden definir a partir de las tensiones entre sus terminales y su tensión de umbral, por ejemplo si se encuentra en corte, la tensión entre el gate y el source debe ser menor que la tensión de umbral y cuando se encuentra en corte se supone que la corriente no debe fluir ya que no se ha roto la barrera de la tensión mínima requerida para que el transistor comience a conducir. Para el caso de las zonas de encendido que son la lineal y la de saturación (esto quiere decir que para ambas la tensión V_{ds} debe ser mayor a V_t), se identifican por medio de un punto limítrofe que ocurre cuando la tensión V_{ds} es exactamente igual a $V_{gs} - V_t$, este punto diferencia si se trabaja en lineal o en saturación, si V_{ds} es menor que $V_{gs} - V_t$ entonces se está trabajando en lineal, y si V_{ds} es mayor que $V_{gs} - V_t$ entonces se está en saturación. Es sumamente importante entender las regiones ya que el transistor se comporta diferente en cualquiera de estas tres zonas y se pueden aprovechar las características de cada una para que el transistor se comporte como la aplicación lo requiera. [1]

2.2. En un proyecto de diseño, te enfrentas a múltiples violaciones de reglas de diseño (DRC) en tu layout. ¿Cómo procederías para resolver estas violaciones? Da un ejemplo concreto de una posible violación y cómo la corregirías.

Si me enfrentara a esta situación y no supiera qué es lo que está sucediendo, primeramente accedo en el menú Explorer, en la sección de Errors a visualizar qué es lo que está sucediendo, si todavía no comprendo lo que ocurre, accedo a la terminal de Electric a leer qué es lo que el compilador encontró erróneo y trato de solucionarlo según sus pistas, y si eso no es suficiente, empiezo a investigar por internet si existe algún caso similar de ese error que se me está generando e intento talvez devolverme algunos pasos atrás en mi diseño a ver si cometí algún error y persevero hasta encontrarlo y corregirlo, talvez pueda preguntarle a algún colega por ayuda en caso de que no encuentre por mi cuenta la solución. [2]

2.3. Al crear un layout para un transistor, ¿cómo optimizarías el área ocupada y al mismo tiempo asegurarías un buen rendimiento? ¿Qué técnicas utilizarías para lograr esto?

Primeramente intentaría pensar en un acceso común de la celda con respecto a las terminales, trataría de reducir el tamaño lo más que pudiera que asegurándome de que no ocurran cortocircuitos haciendo cada cierto tiempo la prueba de Hierarchically en el DRC y estudiaría los documentos que me puedan brindar mayor información acerca de los estándares, investigaría en internet por buenas prácticas, preguntaría por aplicaciones similares, haría simulaciones con registros donde pueda ir comparando resultados y así crear mejores versiones de mi diseño, entre otras posibles estrategias. [2]

2.4. ¿Podrías explicar por qué el proceso de annealing es crucial en la fabricación de MOSFETs y cómo afecta el rendimiento del dispositivo?

El proceso de annealing consiste en calentar el material semiconductor a altas temperaturas y luego enfriarlo de forma controlada, y es sumamente importante ya que con este proceso se puede controlar el dopaje, la cantidad de impurezas que se desea agregar, la activación de los dopantes, para controlar la capa de óxido, para reparaciones en caso de que ocurra algún inconveniente en la creación, para fijar todas las etapas de creación del mismo, en el seteo de la tensión de umbral, también afectará a la movilidad que tendrán los portadores en casos distintos de temperaturas, en fin, es un proceso primordial y sumamente importante. [3]

Referencias

- [1] V. García, “El transistor mosfet.” <https://www.diarioelectronicohoy.com/blog/el-transistor-mosfet/>, 2012.
- [2] L. S. Karen Tovar, Erick Carvajal, “Laboratorio#1:mosfet.” https://mv1.mediacionvirtual.ucr.ac.cr/pluginfile.php/3080719/mod_assign/introattachment/0/Laboratorio1_MOSFET.pdf?forcedownload=1, 2024.
- [3] Hitachi, “Cmos annealing.” https://www.hitachi.com/rd/glossary/c/cmos_annealing.html, NA.