

Universidad de Costa Rica

Facultad de Ingeniería

Escuela de Ingeniería Eléctrica

IE0311 Dispositivos Semiconductores

II ciclo 2024

Reporte del laboratorio #2: Inversor

Daniela Ulloa Barboza B77748

Profesora: Ing. Karen Dayana Tovar Parra

6/10/2024

1. Resultados del Laboratorio

Para poder llevar a cabo el laboratorio, se utiliza el mismo archivo de Electric generado en el laboratorio anterior donde se crearon los transistores NMOS y PMOS, en este se crea la librería llamada IE0311_B77748_II2022 como se solicita en el enunciado, solo que como posee el mismo nombre de la librería del laboratorio anterior, se genera el error mostrado en la figura 1, así que se trabaja dentro de la misma librería. Primeramente se genera el esquemático del inversor empleando un transistor PMOS y uno NMOS a los que su ancho se les cambió a 20λ para el PMOS y a 10λ para el NMOS; se agregan además, la alimentación, la tierra y las terminales Off-Page, una como entrada denominada A_B77748 y una como salida llamada Y_B77748, a las conexiones se les cambia el nombre como fue indicado, pero como además se debe exportar la entrada y la salida, también se nombran A_B77748 y Y_B77748, es por eso que en la figura 2 se pueden ver los nombres repetidos. [1]




Figura 1: Error en la creación de una nueva librería por nombres iguales.




Figura 2: Esquemático del Inversor.

Como ya se tiene el esquemático listo, se asegura de que no posea errores, por lo tanto, en la figura 3 se puede ver que no posee errores.

```

C:\Universidad\DispositivosSemiconductores\Lab2\IE0311_B77748_II2024.jelib written
=====11=====
Checking schematic cell 'INV_20_10_B77748{sch}'
No errors found
0 errors and 0 warnings found (took 0.003 secs)

```

Figura 3: Esquemático del Inversor sin errores.

Ahora que ya se tiene el esquemático listo y sin errores, se crea el ícono del inversor haciendo uso de la herramienta artwork, se dibuja el inversor para que ya no sea una celda genérica, sino que posea la forma del inversor estándar y conocida. El resultado del ícono se muestra en la figura 4




Figura 4: Ícono del Inversor.

De igual forma se corrobora de que no existan errores en el ícono del inversor y que de esta forma la celda tenga las características visuales de la representación de un inversor. En la figura 5 se muestra que el ícono tampoco posee errores, con lo que se procede con la creación del layout.

```

=====12=====
0 errors and 0 warnings found (took 0.0 secs)

```

Figura 5: Ícono del Inversor sin errores.

El layout con los tamaños solicitados se muestra en la figura 6, en esta se puede observar que efectivamente los centros de las terminales de alimentación se distancian exactamente 80λ y poseen un ancho de 8λ cada uno también y se sabe gracias al $dY=8$ que se muestra en la figura.




Figura 6: Layout del Inversor con mediciones.

Luego se terminaron de agregar los pines de entrada y salida, y se exportaron todos los pines, el de entrada, salida, alimentación (vdd) y tierra (gnd), además, se centra toda la celda. El resultado se muestra en la figura 7.




Figura 7: Layout final del Inversor.

Y para comprobar que el diseño es correcto, se realiza un prueba de DRC y se puede observar en la figura 8 que no existen errores.

```
C:\Universidad\DispositivosSemiconductores\Lab2\IE0311_B77748_II2024.jelib written
=====1301=====
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.001 secs)
Found 7 networks
Checking cell 'INV_20_10_B77748{lay}'
    No errors/warnings found
0 errors and 0 warnings found (took 0.018 secs)
```

Figura 8: Prueba DRC para el layout resultante del Inversor.

Por último, se revisa si hay inconsistencias de NCC y al aplicar la prueba no se despliega ninguna ventana como se menciona en el enunciado, por lo que se concluye que no hay errores de NCC. Esto se muestra en la figura 9

```
Hierarchical NCC every cell in the design: cell 'INV_20_10_B77748{sch}' cell 'INV_20_10_B77748{lay}'
Comparing: IE0311_B77748_II2024:INV_20_10_B77748{sch} with: IE0311_B77748_II2024:INV_20_10_B77748{lay}
    exports match, topologies match, sizes match in 0.038 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.049 seconds.
```

Figura 9: Prueba NCC del Inversor.

Referencias

- [1] L. S. Karen Tovar, Erick Carvajal, “Laboratorio #2: Inversor.” https://mv1.mediacionvirtual.ucr.ac.cr/pluginfile.php/3080719/mod_assign/introattachment/0/Laboratorio1_MOSFET.pdf?forcedownload=1, 2024.