

Proyecto: Compuertas de Paso, Multiplexores y Elementos Secuenciales

Juan Sebastián Pereira Cubillo, B45211
Daniela Ulloa Barboza, B77748

2 de diciembre del 2024

1. Compuerta de paso

A continuación se presentan los esquemáticos y diseños de layout para la compuerta de paso.

1.1. Esquemático

El esquemático de la compuerta de paso se muestra en la figura 1 en esta se pueden observar tanto los selectores `sel_B77748` y `sel_b_B77748`, como la entrada `A_B77748` y su salida `Y_B77748`, es de suma importancia mencionar que el selector `sel_b_B77748` es el inverso de `sel_B77748`, los transistores tienen un ancho de 10λ . Un dato importante es que el proyecto se realiza en pareja pero en los esquemáticos, íconos y layouts solo está el carnet B77748 porque la profesora solicita que solo se escoja uno de los dos carnets.




Figura 1: Esquemático compuerta de paso

1.2. Ícono




Figura 2: Ícono compuerta de paso

1.3. Layout




Figura 3: Layout compuerta de paso

1.4. Revisión DRC y NCC

```

=====1621=====
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 9 networks
0 errors and 0 warnings found (took 0.001 secs)
=====1622=====
Hierarchical NCC every cell in the design: cell 'CompuertaPaso_10_10_B77748_B45211{sch}' cell 'CompuertaPaso_10_10_B77748_B45211{lay}'
Comparing: IE0311_B77748_B45211_II2024:CompuertaPaso_10_10_B77748_B45211{sch} with: IE0311_B77748_B45211_II2024:CompuertaPaso_10_10_B77748_B45211{lay}
exports match, topologies match, sizes match in 0.002 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.002 seconds.

```

Figura 4: Captura de layout sin DRC ni NCC para la compuerta de paso

1.5. Simulación

Para la simulación, se definen señales cuadradas para SEL , VA (Vin). SEL y SEL_B se definen con un periodo de 20ns, una señal la opuesta de la otra; mientras que Vin se define con un periodo de 14ns, para que los cambios no coincidan y puedan observarse los 4 casos.

El código SPICE se observa a continuación:

```

1 .include C:\Users\vboxuser\Documents\spice.txt
2 * Definir la fuente de alimentacion
3 VDD VDD 0 DC 5
4 *Tierra
5 VGND GND DC 0
6 * Análisis transitorio para 50ns
7 .TRAN 0 50n
8 *Poner Vsel como una onda cuadrada de 10ns de periodo
9 VSEL sel 0 PULSE 0 5 2n 0.1n 0.1n 10n 20n
10 *sel_b es el opuesto de sel
11 VSELB sel_b 0 PULSE 5 0 2n 0.1n 0.1n 10n 20n
12 *La señal de entrada es una onda cuadrada de 14ns de periodo
13 VA Vin 0 PULSE 5 0 10n 0.1n 0.1n 7n 14n

```

Comp SEL y SEL_B son opuestas una de la otra, basta con observar el comportamiento de Vout respecto a SEL. Note en la figura 5, que la tensión Vout comienza en 2.5V, y sube a 5V en el momento que se activa SEL. Note también que cuando SEL=1, Vin=Vout.




Figura 5: Simulación compuerta de paso

Por otra parte, cuando $SEL=0$, V_{out} mantiene el valor de V_{in} al momento que SEL hizo la transición de alto a bajo.

2. Mux 2:1 con compuertas de paso

A continuación se presentan los esquemáticos y diseños de layout para un MUX 2:1 utilizando compuertas de paso.

2.1. Esquemático




Figura 6: Esquemático MUX 2:1 con compuertas de paso

2.2. Ícono




Figura 7: Ícono MUX 2:1 con compuertas de paso

2.3. Layout




Figura 8: Layout MUX 2:1 con compuertas de paso

2.4. Revisión DRC y NCC

```
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 14 networks
0 errors and 0 warnings found (took 0.002 secs)
=====1630=====
Hierarchical NCC every cell in the design: cell 'MUX_2_1_CompPaso_B77748_B45211{sch}' cell 'MUX_2_1_CompPaso_B77748_B45211{lay}'
Comparing: IE0311_B77748_B45211_II2024:MUX_2_1_CompPaso_B77748_B45211{sch} with: IE0311_B77748_B45211_II2024:MUX_2_1_CompPaso_B77748_B45211{lay}
exports match, topologies match, sizes match in 0.002 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.003 seconds.
```

Figura 9: Captura de layout sin DRC ni NCC para MUX 2:1 con compuertas de paso

3. Mux 2:1 con compuertas NAND2

A continuación se presentan los esquemáticos y diseños de layout para un MUX 2:1 utilizando compuertas NAND2.

3.1. Esquemático




Figura 10: Esquemático MUX 2:1 con compuertas NAND2

3.2. Ícono




Figura 11: Ícono MUX 2:1 con compuertas NAND2

3.3. Layout




Figura 12: Layout MUX 2:1 con compuertas NAND2

3.4. Revisión DRC y NCC

```

=====1638=====
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 27 networks
Checking cell 'MUX_2_1_NAND2_10_10_B77748_B45211{lay}'
No errors/warnings found
0 errors and 0 warnings found (took 0.162 secs)
=====1639=====
Hierarchical NCC every cell in the design: cell 'MUX_2_1_NAND2_10_10_B77748_B45211{sch}' cell 'MUX_2_1_NAND2_10_10_B77748_B45211{lay}'
Comparing: IE0311_B77748_B45211_II2024:MUX_2_1_NAND2_10_10_B77748_B45211{sch} with: IE0311_B77748_B45211_II2024:MUX_2_1_NAND2_10_10_B77748_B45211{lay}
exports match, topologies match, sizes match in 0.002 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.003 seconds.

```

Figura 13: Captura de layout sin DRC ni NCC para MUX 2:1 con compuertas NAND2

4. Comparación de muxes

El layout para el MUX 2:1 con NAND2 es más grande que el que utiliza compuertas de paso (comparar el tamaño de la figura 12 con el de la figura 8). Entonces las compuertas de paso cubren menos área que la NAND2.

Una compuerta de paso está conformada por 2 transistores CMOS. Un MUX 2:1 con compuertas de paso está conformado por 4 transistores CMOS ya que utiliza dos compuertas de paso.

Por otra parte, una compuerta NAND2 está conformada por 4 transistores, por lo que un MUX 2:1 con compuertas NAND2 posee 12 transistores ya que utiliza 3 NAND2. Como ambos diseños utilizan transistores PMOS y NMOS; la diferencia en área radica en la cantidad de transistores. Por lo tanto, el MUX 2:1 con NAND2 es el que utiliza más transistores, de modo que es el que tiene mayor área.

Ahora se busca comparar la diferencia entre los retardos de subida y bajada para ambos muxes. Para ello se realiza una simulación donde la señal de entrada Va es una onda cuadrada, y Vb pasa apagada la mitad del tiempo, para medir los retardos que provocan los cambios en Va. Se miden los retardos que produce la primera caída en Va (retardo de bajada), y la segunda subida en Va (retardo de subida).

Como ambos muxes poseen las mismas entradas, se utiliza el mismo código SPICE para ambas simulaciones:

```

1 .include C:\Users\vboxuser\Documents\spice.txt
2 * Definir la fuente de alimentacion
3 VDD VDD 0 DC 5
4 *Tierra
5 VGND GND DC 0
6 .tran 0 100n
7 VS sel 0 PULSE 0 5 2n 0.1n 0.1n 25n 50n
8 VA Va 0 PULSE 0 5 5n 0.1n 0.1n 10n 20n
9 * Para probar despues el funcionamiento
10 VB Vb 0 PULSE 0 5 40n 0.1n 0.1n 10n 20n
11 * Medicion del retardo de subida
12 .MEAS t_rise time TRIG V(Va)=2.5 RISE=2 TARG V(Vout)=2.5 RISE=2
13 .MEAS t_fall time TRIG V(Va)=2.5 FALL=1 TARG V(Vout)=2.5 FALL=1

```

Los retardos de subida y bajada para MUX 2:1 con compuertas de paso son de 49.68 ps y 52.13 ps respectivamente (ver figura 14).

SPICE Output Log: \\VBOXSVR\Electrica\MUX_2_1_CompPaso_sim.log

×

```

LTspice 24.0.12 for Windows
Circuit: *** SPICE deck for cell MUX_2_1_CompPaso_sim{lay} from library IE0311_B77748_B45211_II2024
Start Time: Sun Dec 1 14:18:01 2024
c3: both pins shorted together -- ignoring.
Ignoring BSIM parameter XL
Ignoring BSIM parameter XW
Ignoring BSIM parameter XL
Ignoring BSIM parameter XW
solver = Normal
Maximum thread count: 1
tnom = 27
temp = 27
method = modified trap
WARNING: Less than two connections to node dc. This node is used by vgnd.
Direct Newton iteration for .op point succeeded.


t_rise=4.96765e-11 FROM 2.505e-08 TO 2.50997e-08
t_fall=5.21252e-11 FROM 1.515e-08 TO 1.52021e-08

Total elapsed time: 0.196 seconds.

```

Figura 14: Cálculo de retardos para MUX 2:1 con compuertas de paso

La MUX 2:1 con compuertas NAND2 por su parte, tiene retardos de subida y bajada de 240.95 ps y 230 ps respectivamente (ver figura 15). Por lo tanto, el MUX 2:1 con compuertas de paso es más rápido (presenta menos retardo).



```

SPICE Output Log: \\VBOXSVR\Electrica\MUX_2_1_NAND2_10_10_sim.log
LTspice 24.0.12 for Windows
Circuit: *** SPICE deck for cell MUX_2_1_NAND2_10_10_sim{lay} from library IE0311_B77748_B45211_II2024
Start Time: Sun Dec 1 14:20:01 2024
c3: both pins shorted together -- ignoring.
Ignoring BSIM parameter XL
Ignoring BSIM parameter XW
Ignoring BSIM parameter XL
Ignoring BSIM parameter XW
solver = Normal
Maximum thread count: 1
tnom = 27
temp = 27
method = modified trap
WARNING: Less than two connections to node dc. This node is used by vgnnd.
Direct Newton iteration for .op point succeeded.

t_rise=2.40949e-10 FROM 2.505e-08 TO 2.52909e-08
t_fall=2.29998e-10 FROM 1.515e-08 TO 1.538e-08

Total elapsed time: 0.415 seconds.

```

Figura 15: Cálculo de retardos para MUX 2:1 con compuertas NAND2

Entonces una ventaja del MUX 2:1 con compuertas de paso es que este presenta menos retardo en la salida frente a un cambio en la entrada en comparación con el MUX 2:1 con compuertas NAND2. Adicionalmente, las compuertas de paso tienen menos área y utilizan menos transistores que las NAND2. Menos transistores resulta en menor capacitancia de entrada, menor carga; por lo tanto, conmutan más rápidamente [1].

Las compuertas de paso tampoco necesitan una fuente de alimentación constante para funcionar (VDD), por lo que se deberían consumir menos potencia estática que las NAND2 [1].

La ventaja que podría tener utilizar compuertas NAND2 es que estas son bloques fundamentales en la electrónica digital, por lo que se encuentran ampliamente disponibles en bibliotecas de celdas estándar. Esto facilita su incorporación en los diseños.

5. Latch D

A continuación se presentan los esquemáticos y diseños de layout para latch tipo D utilizando compuertas de paso.

5.1. Esquemático




Figura 16: Esquemático Latch D

5.2. Ícono




Figura 17: Ícono Latch D

5.3. Layout




Figura 18: Layout Latch D

5.4. Revisión DRC y NCC

```

=====3=====
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.005 secs)
Found 20 networks
0 errors and 0 warnings found (took 0.096 secs)
=====4=====
Hierarchical NCC every cell in the design: cell 'POS_LATCH_D_B77748_B45211{sch}' cell 'POS_LATCH_D_B77748_B45211{lay}'
Comparing: IE0311_B77748_B45211_II2024:POS_LATCH_D_B77748_B45211{sch} with: IE0311_B77748_B45211_II2024:POS_LATCH_D_B77748_B45211{lay}
  exports match, topologies match, sizes match in 0.031 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.04 seconds.

```

Figura 19: Captura de layout sin DRC ni NCC para un Latch D

5.5. Simulación

Para la simulación del latch D, se debe definir la señal de enable (clk), y su valor negado. También hay que definir la señal de entrada D de tal manera que haya cambios para dicha señal cuando clk se encuentra en el flanco positivo. El código de SPICE utilizado se muestra a continuación:

```

1 .include C:\Users\vboxuser\Documents\spice.txt
2 * Definir la fuente de alimentacion
3 VDD VDD 0 DC 5
4 *Tierra

```

```

5  VGND GND DC 0
6  .tran 0 100n
7  * Definir el enable y su negado
8  VCLK   clk   0 PULSE 0 5 2n 0.1n 0.1n 25n 50n
9  VCLKB  clk_b 0 PULSE 5 0 2n 0.1n 0.1n 25n 50n
10 *La señal D que transmite el latch
11 VD     D      0 PULSE 0 5 1n 0.1n 0.1n 16n 32n

```

Los latches son circuitos básicos de almacenamiento que puede mantener un estado binario (0 o 1) mientras esté alimentado. Para un latch D, la salida Q va a ser igual a D cuando la señal de enable se encuentra activada. En la figura 20 se observa el funcionamiento de dicho latch, el cual se corresponde con lo esperado.




Figura 20: Simulación de funcionamiento para el Latch D.

6. Flip-flop tipo D

A continuación se presentan los esquemáticos y diseños de layout para un flip-flop tipo D utilizando el latch diseñado previamente.

6.1. Esquemático




Figura 21: Esquemático flip-flop D

6.2. Ícono




Figura 22: Ícono flip-flop D

6.3. Layout




Figura 23: Layout flip-flop D

6.4. Revisión DRC y NCC

```

=====5=====
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 42 networks
0 errors and 0 warnings found (took 0.007 secs)
=====6=====
Hierarchical NCC every cell in the design: cell 'POS_FF_D_B77748_B45211{sch}' cell 'POS_FF_D_B77748_B45211{lay}'
Comparing: IE0311_B77748_B45211_II2024:POS_FF_D_B77748_B45211{sch} with: IE0311_B77748_B45211_II2024:POS_FF_D_B77748_B45211{lay}
  exports match, topologies match, sizes match in 0.012 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.018 seconds.

```

Figura 24: Captura de layout sin DRC ni NCC para el flip-flop D

6.5. Simulación

La simulación en estado transitorio para el flip-flop D es similar a la realizada para el latch D. Nada más se debe agregar una línea extra para calcular el tiempo de setup. El código SPICE se muestra a continuación:

```

1 .include C:\Users\vboxuser\Documents\spice.txt
2 * Definir la fuente de alimentacion
3 VDD VDD 0 DC 5
4 *Tierra
5 VGND GND DC 0
6 .tran 0 100n
7 * Definir el enable y su negado
8 VCLK clk 0 PULSE 0 5 3n 0.1n 0.1n 9n 18n
9 *La señal D que transmite el flip-flop
10 VD D 0 PULSE 5 0 1n 0.1n 0.1n 21n 42n
11 *Para medir el tiempo de set up
12 .MEAS t_setup time TRIG V(D)=2.5 FALL=1 TARG V(CLK)=2.5 RISE=1

```

La salida del flip-flop D toma el valor de D en el flanco positivo del reloj. Durante el resto del tiempo este valor se almacena hasta el siguiente flanco positivo del reloj. Este comportamiento se puede observar en la figura 25.




Figura 25: Simulación de funcionamiento para el Flip-Flop D.

Para observar el tiempo de setup del flip-flop, basta con cambiar parámetros puntuales de la simulación. La duración se reduce a 5 ns (.tran 0 5ns), y el retraso de la señal D se aumenta progresivamente hasta que el flip-flop falle (ver figura 26). Dicho fallo ocurre con un retraso de 2.69ns (note que del código que el retraso de clk es de 3 ns).




Figura 26: Flip-Flop D con tiempo de setup insuficiente.

Por lo tanto, un retraso de 2.68 ns en la señal D es el máximo que puede tener para que el flip-flop siga funcionando correctamente (ver figura 27). Para el flip-flop simulado, el tiempo de setup fue de 0.32 ns (ver figura 28).





Figura 27: Flip-Flop D con suficiente tiempo de setup.



```

SPICE Output Log: \\VBOXSVR\Electrica\POS_FF_D_sim.log
LTspice 24.0.12 for Windows
Circuit: *** SPICE deck for cell POS_FF_D_sim{lay} from library IE0311_B77748_B45211_II202
Start Time: Mon Dec 2 17:27:03 2024
c3: both pins shorted together -- ignoring.
Ignoring BSIM parameter XL
Ignoring BSIM parameter XW
Ignoring BSIM parameter XL
Ignoring BSIM parameter XW
solver = Normal
Maximum thread count: 1
tnom = 27
temp = 27
method = modified trap
WARNING: Less than two connections to node dc. This node is used by vgnl.
Direct Newton iteration for .op point succeeded.

t_setup=3.2e-10 FROM 1.73e-09 TO 2.05e-09

Total elapsed time: 0.212 seconds.

```

Figura 28: Tiempo de setup para el Flip-Flop D.

6.6. Link del vídeo explicativo

A continuación se encuentra el link del vídeo explicativo de ambos integrantes del grupo explicando tanto los diseños, simulaciones y retos o dificultades experimentadas:

- <https://drive.google.com/drive/folders/1vsUk4329kyItrmcZRavrsLc3-EkPcLEO?usp=sharing>

Referencias

- [1] N.H.E. Weste and D. Harris. *CMOS VLSI Design : A circuits and systems perspective*. Pearson India, 2015.