

Universidad de Costa Rica

Facultad de Ingeniería

Escuela de Ingeniería Eléctrica

IE0311 Dispositivos Semiconductores

II ciclo 2024

Reporte del laboratorio #3: Compuertas Lógicas

Daniela Ulloa Barboza B77748

Profesora: Ing. Karen Dayana Tovar Parra

4/11/2024

Resultados del Laboratorio

El presente trabajo escrito tiene como objetivo mostrar los resultados junto con sus respectivos análisis de los diseños creados de varias compuertas lógicas, el trabajo como se pudo ver en la portada fue llevado a cabo individualmente, por lo que se sigue la modalidad individual del enunciado. En este laboratorio se diseñan y se simulan tres compuertas, una NAND2, una NOR2 y una AOI21, donde la última corresponde a la sección de compuertas compuestas. Para poder explicar mejor se decide dividir el informe en dos etapas, la etapa de Diseño en Electric y la etapa de Simulación tanto en LTSpice como en Electric ya que se adjuntan las capturas de los códigos necesarios y de las instancias de los layouts del diseño, por lo que aunque la sección menciona solo a LTSpice porque es donde realmente se ejecuta la simulación, también habrán capturas de Electric.

1. Diseños de las compuertas lógicas en Electric

1.1. NAND2 10/10

Para poder armar el diseño completo de la NAND de dos entradas con tamaño de 10λ para los transistores PMOS y 10λ para los NMOS, es necesario crear el esquemático, luego el ícono para común reconocimiento y por último su layout, el esquemático junto con el ícono dibujado de la NAND2_10_10_B77748 se muestran en la figura 1.




Figura 1: Esquemático e ícono de la compuerta NAND2.

Teniendo listo el esquemático `NAND2_10_10_B77748{sch}`, con los pines exportados y los transistores con sus correctos tamaños, se editó el ícono en el `NAND2_10_10_B77748{ic}`, pero como se puede mostrar en la figura 1 se agrega automáticamente en la esquina superior derecha del esquemático, por lo que no se agrega captura del `NAND2_10_10_B77748{ic}` ya que es exactamente el mismo. Ahora, con estos prediseños listos, se procede a generar la celda layout con los transistores, difusores, polisilicios, metales y tipos de conectores; el resultado final del layout `NAND2_10_10_B77748{lay}` se muestra en la figura 2.




Figura 2: Layout de la compuerta NAND2.

Como se puede observar en la figura 2 anterior, los transistores tienen el mismo tamaño, los pines de entradas y salida fueron exportados con el carnet de estudiante como se solicita regularmente en los laboratorios, los transistores a la izquierda son los que tienen como entrada la señal B_B77748 y los de la derecha tienen como entrada la señal A_B77748. Los PMOS poseen tres pActs, uno para cada transistor y otro en común, por el común se conecta la fuente para que ambos tengan conexión a vdd como se muestra también en el esquemático; los otros pActs de los difusores independientes de los transistores son conectados por medio de nets de metal 1, estas conexiones hacen que ambos transistores PMOS estén en paralelo como se visualiza en la figura 1, y de esa misma unión de los pActs se agrega el conector de metal 1 a metal 2 para la salida que fue exportada como Y_B77748. Para el caso de los NMOS, nuevamente comparando la figura 1 con la 2, se puede observar que los transistores deben estar en serie y realmente sí se cumple en el layout, ya que los difusores centrales de ambos se conectan directamente, sin necesidad de un nAct, esta conexión explícitamente representa una conexión en serie del transistor de B_B77748 con el transistor de A_B77748. En cuanto a los difusores restantes, ellos sí necesitan de nActs porque se deben hacer conexiones por medio de metal 1; en el esquemático de la figura 1 vemos que el transistor más cercano a ground es el de gate con B_B77748, por lo tanto su nAct se conecta a tierra y el nAct restante del transistor con gate a A_B77748, se debe conectar a la net de la salida Y_B77748, los nWell y pWell se les ajusta el tamaño para que sean congruentes con sus bloques de PMOS y NMOS y así se concluye el layout de la NAND2, lo último que queda es asegurarse de la altura tanto de las nets de vdd y gnd, como de la distancia entre ellas, esto se muestra en la figura 3.




Figura 3: Layout de la compuerta NAND2 con mediciones de altura.

Se ordena por el enunciado que todas los layouts que se generen en el curso deben tener un dY de 80 entre el centro de la terminal vdd y el centro de la terminal gnd, y además, cada terminal debe tener una altura de 8, y como se puede ver en la figura 3, cada terminal tiene un dY=8 y la altura entre sus centros es dY=80, por lo tanto las especificaciones solicitadas se cumplen correctamente. Ahora lo último que queda para dar por terminado el diseño de la NAND2 es verificar si no existen errores de DRC y si el layout es equivalente al esquemático, lo cual correspondería de una prueba LVS o NCC como se llama en Electric. En la figura 4 se muestra en la misma imagen, como no hay errores DRC y como tampoco hay errores NCC, por lo que el diseño es correcto y congruente.

```
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 11 networks
Checking cell 'NAND2_10_10_B77748{lay}'
    No errors/warnings found
0 errors and 0 warnings found (took 0.01 secs)
=====922=====
C:\Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\IE0311_B77748_II2024.jelib written
=====923=====
Hierarchical NCC every cell in the design: cell 'NAND2_10_10_B77748{sch}' cell 'NAND2_10_10_B77748{lay}'
Comparing: IE0311_B77748_II2024:NAND2_10_10_B77748{sch} with: IE0311_B77748_II2024:NAND2_10_10_B77748{lay}
    exports match, topologies match, sizes match in 0.005 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.008 seconds.
```

Figura 4: Verificación DRC y NCC de la NAND2.

1.2. NOR2 20/5

Para la compuerta NOR2 se hace exactamente el mismo procedimiento que con la NAND2 10/10 para su diseño, solo que con los requerimientos que implica el crear una compuerta NOR2 20/5; por ejemplo, para esta compuerta ya sus transistores PMOS y NMOS no poseen el mismo tamaño, ahora los PMOS tienen el doble del tamaño (de 10λ a 20λ) y los NMOS tienen la mitad del tamaño (de 10λ a 5λ), entonces el esquemático NOR2_20_5_B77748{sch} necesario para formar una NOR2 con los tamaños actualizados se muestra en la figura 5, en esta también se agrega el ícono NOR2_20_5_B77748{ic} correspondiente para más facilidad, dentro de la misma imagen, este se trata de hacer lo más similar posible a la NOR conocida.




Figura 5: Esquemático e ícono de la compuerta NOR2.

Con el esquemático y el ícono definidos, se arma el layout NOR2_20_5_B77748{lay}, este layout que es el que se muestra en la figura 6 es muy similar al de la NAND2 pero con la diferencia de que los transistores cambiaron de tamaño y ahora los PMOS están en serie y los NMOS en paralelo, es por esto que los PMOS se ven mucho más grandes que los NMOS y además, los difusores internos de los PMOS están directamente conectados formando así una conexión en serie. También es muy importante que el transistor que esté más cerca de la fuente en el esquemático de la figura 5 sea el que tenga su pAct conectado a vdd, y como se evidencia, el transistor con su gate a A_B77748 es el que se conecta a vdd y por lo tanto el pAct del transistor de B_B77748 está conectado a la salida Y_B77748. De una forma muy similar a los PMOS de la NAND2, los NMOS comparten un nAct para su conexión común a tierra y sus restantes nActs se conectan hacia la salida, por lo tanto se forma la conexión en paralelo de los transistores, la diferencia es que ahora tanto los transistores como sus nActs son de ancho 5λ .




Figura 6: Layout de la compuerta NOR2.

Ahora que ya el layout está completo, es necesario corroborar sus medidas ya que se estableció, al igual que para la NAND2 o para todas las compuertas a realizar, que cada terminal de vdd y gnd sean de tamaño 8 y que entre sus centros haya una distancia de 80, como se puede apreciar en la figura 7 las terminales presentan un $dY=8$ ambas y la distancia entre sus centros es de $dY=80$, por lo que se cumple el estándar establecido. Como a este punto ya está concluido el diseño de la NOR2 20/5, quedan dos pasos sumamente importantes, la verificación de que el diseño no presente errores de DRC ni que hayan inconsistencias entre el esquemático y el layout, esta prueba como se mencionó anteriormente es la de LVS o NCC, y si no se generan errores significa que la lógica y funcionamiento son congruentes y equivalentes entre ambos. En la figura 8 por lo tanto, se puede ver cómo se hace el análisis específicamente para NOR2_20_5_B77748{lay} y no se detecta ningún error o warning, y en la figura 9 se muestra como el proceso de comparación entre NOR2_20_5_B77748{sch} y NOR2_20_5_B77748{lay} se completa correctamente y en todos sus puntos de comparación ocurre un match, por lo tanto, se concluye que el diseño de la NOR2 20/5 es correcto.




Figura 7: Layout de la compuerta NOR2 con mediciones de altura.

```
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 11 networks
Checking cell 'NOR2_20_5_B77748{lay}'
    No errors/warnings found
0 errors and 0 warnings found (took 0.073 secs)
```

Figura 8: Verificación DRC de la NOR2.

```
Hierarchical NCC every cell in the design: cell 'NOR2_20_5_B77748{sch}' cell 'NOR2_20_5_B77748{lay}'
Comparing: IE0311_B77748_II2024:NOR2_20_5_B77748{sch} with: IE0311_B77748_II2024:NOR2_20_5_B77748{lay}
    exports match, topologies match, sizes match in 0.004 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.005 seconds.
```

Figura 9: Verificación NCC de la NOR2.

1.3. AOI21

Para el caso de la compuerta AOI21, esta corresponde a una compuerta compuesta ya que si se analiza detalladamente el esquemático adjunto en el enunciado del presente laboratorio, se puede observar como en el lazo de los NMOS, un transistor están en paralelo con otros dos que están en serie entre sí, el primero corresponde al de la señal C_B77748 y los que están en serie son los de A_B77748 y B_B77748, según la interpretación de la autora de este reporte,

estas conexiones corresponderían a una NAND2 de las entradas A_B77748 y B_B77748 por estar en serie, donde la salida de esta NAND2 es una de las entradas a una NOR2, donde la entrada sería C_B77748, ya que el estar en paralelo formarían el mismo circuito equivalente que en la NOR2, si se tomaran los transistores A_B77748 y B_B77748 como un solo elemento, por lo tanto es una compuerta compuesta ya que es la unión de una NAND2 con una NOR2, es por esto que el ícono AOI21_B77748{ic} se decide representar por medio de una NAND2 con entradas A_B77748 y B_B77748 y una NOR2 con entradas C_B77748 y la salida de la NAND2, este ícono se puede ver en la figura 10 donde a su vez está el esquemático AOI21_B77748{sch}, como en los casos anteriores se agregan juntos para mayor facilidad ya que Electric agrega el ícono de forma automática en el esquemático.




Figura 10: Esquemático e ícono de la compuerta AOI21.

El layout de la compuerta compuesta AOI21_B77748{lay} se muestra en la figura 11, este se arma como también se pudo ver en el esquemático, con 3 transistores PMOS de tamaño 20λ , 2 transistores de 10λ de ancho y uno de 5λ , el de 5λ es el que está en paralelo con los de 10λ que están en serie, en el caso de los NMOS sí es muy claro ver la conexión en serie entre los transistores de A_B77748 y B_B77748 al tener sus difusiones conectadas directamente sin la necesidad de un nAct y luego se puede ver el resto de la conexión según el esquemático, ya que el B_B77748 y el C_B77748 tienen un nAct en común que corresponde al de la salida Y_B77748 y luego tanto el nAct del A_B77748 como el del C_B77748 restante, ambos son conectados a gnd, como ocurre en el esquemático de la figura 10, esto completa la conexión en serie y luego el paralelo. Pero en el caso de los PMOS no es tan notorio a simple vista, sino que es necesario ver que los transistores de A_B77748 y B_B77748 están en paralelo ya que el pAct interno lo comparten y es la conexión común a vdd, además sus salidas son unidas por medio de metal 1 y a su vez es necesario implementar un pAct para poder unir ese metal 1 con la entrada al transistor C_B77748 que está en serie del paralelo anterior y ese tercer pAct de izquierda a derecha es la unión tanto de las difusiones como del metal 1 para también tomar la

salida del primer transistor, por lo tanto el cuarto pAct es la salida del circuito de los PMOS, ambas salidas se unen para formar Y_B77748 y así generar el circuito completo CMOS de las compuertas compuestas; también fue necesario cambiar el tamaño del nWell y pWell ya que el tamaño horizontal de la celda aumentó.




Figura 11: Layout de la compuerta AOI21.

Al igual que para la NAND2 y la NOR2, es necesario que la celda cumpla con las dimensiones establecidas, y se puede observar en la figura 12 que para las terminales de vdd y gnd sus alturas son de $dY=8$ y la altura entre sus centros es de $dY=80$, por lo tanto sí se cumplen las dimensiones y se cumple el estándar de las celdas para esta AOI21.




Figura 12: Layout de la compuerta AOI21 con mediciones de altura.

Por último, para asegurarse de que el layout no posee errores y realmente el esquemático brindado por el enunciado y el layout diseñado son equivalentes, se llevan a cabo las pruebas DRC y NCC, como también se realizó para la NAND2 y la NOR2. En la figura 13 se muestra como si se aplica la prueba DRC específicamente a AOI21_B77748{lay} no se presentan errores; y si se comparan AOI21_B77748{lay} con AOI21_B77748{sch} implementando la prueba NCC, se muestra en la figura 14 que son equivalentes, por lo que de esta forma se asegura que el diseño del layout es equivalente al esquemático solicitado en el enunciado.

```
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 15 networks
Checking cell 'AOI21_B77748{lay}'
    No errors/warnings found
0 errors and 0 warnings found (took 0.015 secs)
```

Figura 13: Verificación DRC de la AOI21.

```
Hierarchical NCC every cell in the design: cell 'AOI21_B77748{sch}' cell 'AOI21_B77748{lay}'
Comparing: IE0311_B77748_II2024:AOI21_B77748{sch} with: IE0311_B77748_II2024:AOI21_B77748{lay}
    exports match, topologies match, sizes match in 0.013 seconds.
Summary for all cells: exports match, topologies match, sizes match
NCC command completed in: 0.013 seconds.
```

Figura 14: Verificación NCC de la AOI21.

2. Simulación de las compuertas lógicas en LTSpice

2.1. Curvas características de transición

2.1.1. NAND2 10/10

Como se menciona en el enunciado, para poder obtener la curva característica de la NAND2 es necesario cubrir tres casos, uno en el que $V_B = 5V$ y se obtiene la gráfica de V_A vs V_Y (V_{out}), otra donde $V_A = 5V$ y se obtiene la gráfica de V_B vs V_Y y por último donde $V_A = V_B = V_{in}$ y se grafica V_{in} vs V_Y . Para poder realizar las simulaciones se decide generar un archivo *.spi por cada gráfica a obtener, por lo tanto se escriben tres códigos Spice distintos donde en cada turno de deben comentar los otros dos, solo que esto se hace en un solo layout de simulación llamado NAND2_10_10.B77748.sim{lay}, para mayor concentración de la información en la librería de Electric ya que se está usando esta misma para todos los laboratorios. El código Spice utilizado para las tres simulaciones se muestra en la figura 15, las celdas de simulación (instancias del layout) sin vista interna se muestran en la figura 16, y por último, las celdas de simulación con vista interna se muestran en la figura 17.

```
*.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
*Vgnd1 GND1 0 DC 0
*Vdd1 VDD1 0 DC 5
*VA1 A1 0 DC 0
*VB1 B1 0 DC 5
*.DC VA1 0 5 1m
*.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
*Vgnd2 GND2 0 DC 0
*Vdd2 VDD2 0 DC 5
*VA2 A2 0 DC 5
*VB2 B2 0 DC 0
*.DC VB2 0 5 1m
.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
Vgnd3 GND3 0 DC 0
Vdd3 VDD3 0 DC 5
Vin VAB 0 DC 0
.DC Vin 0 5 1m
```

Figura 15: Código Spice de las simulaciones para obtener curvas características de la NAND2.




Figura 16: Celdas de simulación NAND2 para curvas características.




Figura 17: Celdas de simulación NAND2 para curvas características con vista interna.

Teniendo las celdas y el código Spice listo para la simulación se realiza una prueba DRC para verificar que no hayan errores en los layouts de simulación, por lo tanto, en la figura 18 se muestra como NAND2_10_10_B77748_sim{lay} no presenta errores.

```
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 15 networks
Checking cell 'NAND2_10_10_B77748_sim{lay}'
    No errors/warnings found
0 errors and 0 warnings found (took 0.007 secs)
```

Figura 18: Verificación DRC para layouts de simulación de la NAND2.


Para poder generar las tres gráficas se crean los siguientes tres archivos:

- NAND2_10_10_B77748_sim_caso1.spi (VB1 = 5V y VA1 vs VY1).
- NAND2_10_10_B77748_sim_caso2.spi (VA2 = 5V y VB2 vs VY2).
- NAND2_10_10_B77748_sim_caso3.spi (VA3 = VB3 = Vin y Vin vs VY3).


Los resultados de simulación se evidencian en las gráficas de la figura 19.

Análisis de resultados


Para poder analizar correctamente las gráficas es necesario primeramente comprender la tabla de verdad de la NAND2, esta se corresponde a la tabla 1, en ella podemos ver que en la salida siempre hay un uno excepto cuando ambas entradas son 1, por lo que en todas la gráficas debería poder representarse ese comportamiento, ahora, analizando cada caso, se nos pide que primero VB sea un 1 (5V), que como vemos en la gráfica (a) de la figura 19 VB está en 5V y VA va creciendo, si vemos los casos en el que VB está en 1, cuando VA es 0, VY es 1 al igual que sucede en la tabla de verdad, y cuando VA se va acercando a 1, la salida va tendiendo a



(a) Gráfica V_A vs V_{out} con $V_B = 5V$.



(b) Gráfica V_B vs V_{out} con $V_A = 5V$.



(c) Gráfica V_{in} vs V_{out} con $V_A = V_B = V_{in}$.

Figura 19: Curvas características de transición de la NAND2.

0, por lo tanto sí se logra el comportamiento, al igual sucede con la gráfica (b) pero ahora con VA en 1, el cambio en VB hace que la salida conmute correctamente según la tabla de verdad y por lo tanto si se unen las entradas como en el caso (c) el comportamiento de las entradas es inverso al de la salida, por lo tanto estas son las curvas características de la NAND2 ya que sí definen las transiciones correctamente, también se agregan las tensiones en que ocurre el switch como dato interesante.

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

Tabla 1: Tabla de verdad de la NAND2

2.1.2. NOR2 20/5

Al igual que con la NAND2 para obtener la curva característica de transición correctamente, se deben analizar tres casos, esto por la compuerta poseer dos entradas, la diferencia es que ahora los casos son cuando $V_B = 0V$ se obtiene V_A vs V_{out} , el segundo cuando $V_A = 0V$ se obtiene V_B vs V_{out} y por último cuando $V_A = V_B = V_{in}$ (se opta por unir físicamente los conectores del layout y formar una sola net V_{in} - V_{AB}) y con esta configuración se obtiene V_{in} vs V_{out} . La razón por la que se cambia el valor a $0V$ en lugar de $5V$, se explica más adelante en los análisis de los resultados. Dentro del NOR2_20_5_B77748_sim{lay} se encuentran tanto las 3 instancias del layout de la NOR2 con las conexiones extra y los códigos Spice necesarios para poder desarrollar las simulaciones; de igual manera a como sucedió para la NAND2, se ejecutaron tres simulaciones independientes y para cada una de ellas se genera un archivo distinto *.spi con cada caso, por lo tanto, en la figura 20 se muestran los tres códigos Spice.

```
*.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
*Vgnd1 GND1 0 DC 0
*Vdd1 VDD1 0 DC 5
*VA1 A1 0 DC 0
*VB1 B1 0 DC 0
*.DC VA1 0 5 1m

*.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
*Vgnd2 GND2 0 DC 0
*Vdd2 VDD2 0 DC 5
*VA2 A2 0 DC 0
*VB2 B2 0 DC 0
*.DC VB2 0 5 1m

.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
Vgnd3 GND3 0 DC 0
Vdd3 VDD3 0 DC 5
Vin VAB 0 DC 0
.DC Vin 0 5 1m
```

Figura 20: Código Spice de las simulaciones para obtener curvas características de la NOR2.

También se agregan las celdas de simulación (instancias del layout de la NOR2) con sus nets en la figura 21 y en la figura 22 se muestran pero con vista interna de la celda.




Figura 21: Celdas de simulación NOR2 para curvas características.




Figura 22: Celdas de simulación NOR2 para curvas características con vista interna.

Teniendo las celdas y el código Spice listo para la simulación se realiza una prueba DRC para verificar que no hayan errores en los layouts de simulación, por lo tanto, en la figura 23 se muestra como NOR2_20_5_B77748_sim{lay} no presenta errores.

```
Running DRC with area bit on, extension bit on, Mosis bit
Checking again hierarchy .... (0.0 secs)
Found 15 networks
Checking cell 'NOR2_20_5_B77748_sim{lay}'
    No errors/warnings found
0 errors and 0 warnings found (took 0.007 secs)
```

Figura 23: Verificación DRC para layouts de simulación de la NOR2.


Para poder generar las tres gráficas se crean los siguientes tres archivos:

- NOR2_20_50_B77748_sim_caso1.spi (VB1 = 0V y VA1 vs VY1).
- NOR2_20_50_B77748_sim_caso2.spi (VA2 = 0V y VB2 vs VY2).
- NOR2_20_50_B77748_sim_caso3.spi (VA3 = VB3 = Vin y Vin vs VY3).


Los resultados de simulación se evidencian en las gráficas de la figura 24.

Análisis de resultados


Como se mencionó anteriormente para el caso de la NOR2 no se mantiene una entrada en 1 mientras que la otra va en aumento, porque el mantener una entrada en 1 según la tabla de verdad de la nor, no genera que se conmute la salida, si se analiza la tabla 2, se puede ver que si se fija una entrada a 0, la otra entrada hace que se conmute la salida, por lo que se puede ver que si una entrada está en cero y la otra también en cero la salida es un 1 como sucede en la tabla de verdad y conforme alguna salida se va acercando a un 1 la salida va tendiendo a cero, el comportamiento es el deseado tanto en el caso de las gráficas (a), (b) y (c), por lo que se concluye que son las curvas características de la NOR2.



(a) Gráfica V_A vs V_{out} con $V_B = 0V$.



(b) Gráfica V_B vs V_{out} con $V_A = 0V$.



(c) Gráfica V_{in} vs V_{out} con $V_A = V_B = V_{in}$.

Figura 24: Curvas características de transición de la NOR2.

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

Tabla 2: Tabla de verdad de la NOR2

2.2. Retardos

2.2.1. NAND2 10/10

Para poder obtener los resultados de simulación con respecto a los retardos y según su Fan-Out (FO), se deben generar las celdas de simulación, como se indica en el enunciado, se debe hacer la simulación para la NAND2 con FO0, FO4 y FO16, esto quiere decir que a la compuerta a simular se le deben conectar en la salida 0, 4 y 16 inversores que fueron realizados en el laboratorio 2. En la figura 25 se muestra la celda de simulación sin carga de Fan-Out y además se agrega el código de Spice para la simulación, en la figura 26 con FO4 y en la figura 27 con FO16, todas estas celdas se muestran sin vista interna ya que en figuras anteriores se muestran a más detalle.




Figura 25: Celdas de simulación y código de Spice para la NAND2 con FO0.




Figura 26: Celdas de simulación para la NAND2 con FO4.




Figura 27: Celdas de simulación para la NAND2 con FO16.

Ahora los dos códigos restantes de Spice:

```

.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
Vgnd GND 0 DC 0
Vdd VDD 0 DC 5
VB B 0 DC 5
VA A 0 PULSE 0 5 10n 0.1n 0.1n 7.54n 15.48n
.tran 0 100n
.MEAS t_rise_nand_fo4 time TRIG V(A)=2.5 FALL=1 TARG V(Y)=2.5 RISE=1
.MEAS t_fall_nand_fo4 time TRIG V(A)=2.5 RISE=1 TARG V(Y)=2.5 FALL=1
.END

```

Figura 28: Código de Spice para la NAND2 con FO4.

```

.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
Vgnd GND 0 DC 0
Vdd VDD 0 DC 5
VB B 0 DC 5
VA A 0 PULSE 0 5 10n 0.1n 0.1n 7.54n 15.48n
.tran 0 100n
.MEAS t_rise_nand_fo16 time TRIG V(A)=2.5 FALL=1 TARG V(Y)=2.5 RISE=1
.MEAS t_fall_nand_fo16 time TRIG V(A)=2.5 RISE=1 TARG V(Y)=2.5 FALL=1
.END

```

Figura 29: Código de Spice para la NAND2 con FO16.

Ahora las capturas de las mediciones de los tiempos de subida y de bajada:

```

Direct Newton iteration for .op point succeeded.

t_rise_nand_fo0=9.26842e-11 FROM 1.769e-08 TO 1.77827e-08
t_fall_nand_fo0=9.25737e-11 FROM 1.005e-08 TO 1.01426e-08

Total elapsed time: 0.203 seconds.

```

Figura 30: Tiempos de subida y de bajada para la NAND2 con FO0.

```

Direct Newton iteration for .op point succeeded.

t_rise_nand_fo4=2.89039e-10 FROM 1.769e-08 TO 1.7979e-08
t_fall_nand_fo4=2.96142e-10 FROM 1.005e-08 TO 1.03461e-08

Total elapsed time: 0.227 seconds.

```

Figura 31: Tiempos de subida y de bajada para la NAND2 con FO4.

```

t_rise_nand_fo16=9.31502e-10 FROM 1.769e-08 TO 1.86215e-08
t_fall_nand_fo16=9.62019e-10 FROM 1.005e-08 TO 1.1012e-08

Total elapsed time: 0.388 seconds.

```

Figura 32: Tiempos de subida y de bajada para la NAND2 con FO16.

Y las gráficas serían las siguientes:




Figura 33: Gráfica de la NAND2 con FO0.




Figura 34: Gráfica de la NAND2 con FO4.




Figura 35: Gráfica de la NAND2 con FO16.

Se puede notar como de una forma muy interesante entre más carga se presente en la salida de la NAND2, más tiempo tarda en ajustarse la señal de salida se puede ver que con FO es caso justo y ya para el caso de FO16 casi ni le da tiempo suficiente para acoplarse correctamente a la

tensión de la entrada y correctamente F4 está en un punto intermedio, además se puede notar que el tiempo de bajada es mayor al de subida.

2.2.2. NOR2 20/5

Primeramente las celdas de simulación:




Figura 36: Celdas de simulación y código de Spice para la NOR2 con FO0.




Figura 37: Celdas de simulación para la NOR2 con FO4.




Figura 38: Celdas de simulación para la NOR2 con FO16.

Ahora los dos códigos restantes de Spice:

```
.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
Vgnd GND 0 DC 0
Vdd VDD 0 DC 5
VB B 0 DC 0
VA A 0 PULSE 0 5 10n 0.1n 0.1n 7.54n 15.48n
.tran 0 100n
.MEAS t_rise_nor_fo4 time TRIG V(A)=2.5 FALL=1 TARG V(Y)=2.5 RISE=1
.MEAS t_fall_nor_fo4 time TRIG V(A)=2.5 RISE=1 TARG V(Y)=2.5 FALL=1
.END
```

Figura 39: Código de Spice para la NOR2 con FO4.

```
.include \Universidad\DispositivosSemiconductores\Lab3_B77748_IE0311\spice.txt
Vgnd GND 0 DC 0
Vdd VDD 0 DC 5
VB B 0 DC 0
VA A 0 PULSE 0 5 10n 0.1n 0.1n 7.54n 15.48n
.tran 0 100n
.MEAS t_rise_nor_fo16 time TRIG V(A)=2.5 FALL=1 TARG V(Y)=2.5 RISE=1
.MEAS t_fall_nor_fo16 time TRIG V(A)=2.5 RISE=1 TARG V(Y)=2.5 FALL=1
.END
```

Figura 40: Código de Spice para la NOR2 con FO16.

Ahora las capturas de las mediciones de los tiempos de subida y de bajada:

Direct Newton iteration for .op point succeeded.

t_rise_nor_fo0=8.03652e-11 FROM 1.769e-08 TO 1.77704e-08
t_fall_nor_fo0=3.00493e-10 FROM 1.005e-08 TO 1.03505e-08

Total elapsed time: 0.227 seconds.

Figura 41: Tiempos de subida y de bajada para la NOR2 con FO0.

Direct Newton iteration for .op point succeeded.

t_rise_nor_fo4=2.32544e-10 FROM 1.769e-08 TO 1.79225e-08
t_fall_nor_fo4=7.89457e-10 FROM 1.005e-08 TO 1.08395e-08

Total elapsed time: 0.240 seconds.

Figura 42: Tiempos de subida y de bajada para la NOR2 con FO4.

t_rise_nor_fo16=6.99317e-10 FROM 1.769e-08 TO 1.83893e-08
t_fall_nor_fo16=2.40896e-09 FROM 1.005e-08 TO 1.2459e-08

Total elapsed time: 0.363 seconds.

Figura 43: Tiempos de subida y de bajada para la NOR2 con FO16.

Y las gráficas serían las siguientes:




Figura 44: Gráfica de la NOR2 con FO0.




Figura 45: Gráfica de la NOR2 con FO4.




Figura 46: Gráfica de la NOR2 con FO16.

Se puede notar como de una forma muy interesante entre más carga se presente en la salida de la NOR2, más tiempo tarda en ajustarse la señal de salida se puede ver que con FO es caso justo y ya para el caso de FO16 casi ni le da tiempo suficiente para acoplarse correctamente a la tensión de la entrada y correctamente FO4 está en un punto intermedio, al igual como sucedió con la NAND2, además se puede notar que el tiempo de bajada es mayor al de subida.

2.2.3. AOI21

La celda sería:




Figura 47: Celdas de simulación para la AOI21 con FO4.

```
.include \\Universidad\\DispositivosSemiconductores\\Lab3_B77748_IE0311\\spice.txt
Vgnd GND 0 DC 0
Vdd VDD 0 DC 5
VB B 0 DC 5
VC C 0 DC 0
VA A 0 PULSE 0 5 10n 0.1n 0.1n 7.54n 15.48n
.tran 0 100n
.MEAS t_rise_aoi21_fo4_A time TRIG V(A)=2.5 FALL=1 TARG V(Y)=2.5 RISE=1
.MEAS t_fall_aoi21_fo4_A time TRIG V(A)=2.5 RISE=1 TARG V(Y)=2.5 FALL=1
.END
```

Figura 48: Código de Spice para la AOI21 con FO4.