Министерство образования Республики Беларусь Учреждение Образования БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Кафедра электронных вычислительных средств

Лабораторная работа № 3 «ДЕМОДУЛЯТОР FSK-МОДЕМА» Вариант 3

Проверил: Шемаров А.И. Выполнили: ст. гр. 850701 Филипцов Д. А.

1 Цель работы

Разработка алгоритма и программы демодулятора FSK-модема на ассемблере процессора TMS320VC5402.

2 Задание

Разработать алгоритм и программу демодулятора FSK-модема сигнала с заданными параметрами частоты дискретизации (f_d) , скорости передачи сигнала (V), несущей частоты (f_c) и частоты отклонения (0)» и (1)» (Δf) .

3 Ход работы

Assembler-код:

```
FD
                .set 39200; частота дискретизации
     V
                 .set 700; скорость передачи данных
     N
                .set FD/V; число отсчётов на один бит сигнала
     SIZE
                 .set N*21; общее количество отсчётов в посылке
           .mmregs
           .def _c_int00
           .text
_c_int00:
           RSBX OVM
           stm #phaseShift, AR2
           stm #demod, AR1
           stm #Length, BRC
           RPTB end
           ld a0_0, T
                                       ; T = a0
                                 ; A = a0*x(n)
           MPY xn, A
           ld a1_0, T
                                 ; T = a1
                                       ; A += a1*x(n-1)
           MAC xn1, A
           ld a2 0, T
                             ; T = a2
```

```
MAC xn2, A
                          ; A += a2*x(n-2)
ld b1_0_half, T ; T = b1
MAS yn1, A
                          ; A -= b1*y(n-1)
MAS yn1, A
                          ; A -= b1*y(n-1)
ld b2_0, T
                   T = b2
MAS yn2, A
                         ; A -= b2*y(n-2)
SFTA A, -15
delay xn1
                  ; xn2 = xn1
delay xn
                    ; xn1 = xn
delay yn1
                    ; yn2 = yn1
stl A, yn1
                    ; yn1 = yn
stl A, *AR1+
                    ; *AR1 = yn, *AR1 += 1
1d *AR2+, A
stl A, xn
nop
nop
nop
nop
stm #0, xn
stm #0, xn1
stm #0, xn2
stm #0, yn1
stm #0, yn2
ld #0, B
stm #outMessage, AR3
stm #demod, AR2
stm #demod2, AR1
stm #Length, BRC
RPTB end2
ld a0_1, T
                          T = a0
```

end:

```
MPY xn, A
                    ; A = a0*x(n)
ld a1 1, T
                    ; T = a1
MAC xn1, A
                          ; A += a1*x(n-1)
ld a2 1, T
                    ; T = a2
MAC xn2, A
                    ; A += a2*x(n-2)
ld b1_1_half, T ; T = b1
MAS yn1, A
                         ; A -= b1*y(n-1)
MAS yn1, A
                          ; A -= b1*y(n-1)
ld b2_1, T
               ; T = b2
MAS yn2, A
                         ; A -= b2*y(n-2)
SFTA A, -15
delay xn1
             ; xn2 = xn1
delay xn
                    ; xn1 = xn
delay yn1
                    ; yn2 = yn1
stl A, yn1
                    ; yn1 = yn
stl A, *AR1+
                    ; *AR1 = yn, *AR1 += 1
1d *AR2+, A
stl A, xn
1d *AR2+, A
BC bit0, AGEQ
BC bit1, ALT
;ld N_tmp, A
;sub #1, A
;stl A, N_tmp
;BC record1, AEQ
1d *AR2+, A
BC bit0, AGEQ
BC bit1, ALT
ld cnt, A
sub #1, A
stl A, cnt
```

bit0:

BC record0, AEQ B skip bit1: ld cnt, A add #1, A stl A, cnt BC record0, AEQ B skip record0: SFTA B, 1 stm N, N_tmp B skip record1: SFTA B, 1 add #1, B stm N, N_tmp skip: nop end2: nop stl B, outMessage nop nop .data a0_0 .word 0x7FFF a1_0 .word 0x9E5F a2_0 .word 0x7FFF b1_0_half .word 0x894A b2_0 .word 0x6E73 a0_1 .word 0x7FFF

.word 0x861B

.word 0x7FFF

.word 0x7968

b1 1 half .word 0x8453

a1_1

a2_1

b2_1

xn .word 0 xn1 .word 0 xn2 .word 0 yn1 .word 0 yn2 .word 0 phaseShift .space Length*16 .space Length*16 demod .space Length*16 demod2 outMessage .word 0

Выполнение:




Рисунок 3.1 – Входной сигнал




Рисунок 3.2 – Выходной сигнал после второго каскада фильтра

Декодированное сообщение: $00FF_{16}$.

4 Вывод

В ходе лабораторной работы были разработаны алгоритм и программа демодулятора FSK-модема на ассемблере процессора TMS320VC5402.