

BioDiff-CMOS: Projeto e Validacao de um Bloco Diferencial em IHP SG13G2

1. Introducao

Este trabalho implementa uma cadeia analogica para condicionamento de biopotenciais de baixa frequencia usando o bloco `biodiff_top`.

Objetivo tecnico: - validar o fluxo completo de design custom analogico (pre-layout, layout, PEX, pos-layout, DRC e LVS); - manter desempenho eletrico apos insercao de parasitas; - fechar verificacoes fisicas com DRC `clean` e LVS `match uniquely`.

Especificacoes de referencia do cenario: - VDD: 1.8 V - Ibias tail: 20 uA - f3dB alvo do LPF: ~186 Hz - ganho diferencial do core em 1 kHz: ~0.907 V/V - potencia media: ~36 uW

2. Metodologia

Fluxo adotado: 1. Definicao do circuito e parametros de operacao. 2. Esquematico analogico e dimensoes W/L. 3. Simulacao pre-layout (golden). 4. Layout custom em IHP SG13G2. 5. Extracao de parasitas (PEX). 6. Simulacao pos-layout. 7. Verificacoes fisicas DRC e LVS.

Ferramentas: - Magic (layout + DRC) - Netgen (LVS) - Ngspice (simulacoes AC/transiente) - Pandoc (geracao do PDF)

3. Resultados

3.1 Esquematico e dimensionamento

Arquivos de evidencia: - entrega/schematic/biopotential_chain.sch - entrega/schematic/sizing_table.md

3.2 Simulacao pre-layout

Metricas (pre-layout): - $A_{v_CORE_1kHz} = 0.906963$ V/V - $f_{3dB_LPF} = 186.08$ Hz - $Potencia_media = 3.60116E-05$ W

3.3 Layout final

3.4 Simulacao pos-layout

Comparacao pre x pos (entrega/pex_post/pre_vs_post_table.md): - $A_{v_CORE_1kHz}$: 0.906963 (pre) vs 0.906963 (pos) - f_{3dB_LPF} : 186.08 Hz (pre) vs 186.08 Hz (pos) - $Potencia_media$: 3.60116E-05 W (pre) vs 3.60116E-05 W (pos)



Figure 1: Esquemático completo

3.5 DRC e LVS

Resultados dos logs: - DRC (entrega/verification/drc_report.txt): Total DRC errors found: 0 - LVS (entrega/verification/lvs_report.txt): Final result: Circuits match uniquely.

4. Análise crítica

- O maior risco técnico esteve no fechamento de layout (regras de overhang, spacing e contato), que exigiu iterações até chegar em DRC zero.
- O LVS fechou sem ambiguidade de conectividade, indicando consistência entre topologia esquemática e layout extraído.
- No cenário atual de excitação e extração, as métricas pre e pos ficaram numericamente iguais.
- Essa ausência de degradação mensurável indica que os parasitas extraídos, para este bloco e condição de teste, não deslocaram ganho, banda ou potência de forma relevante.
- Para aumentar robustez de validação, o próximo passo natural é rodar corners (PVT) e variação de mismatch.

5. Conclusão

O desafio foi fechado com o fluxo completo exigido: circuito definido, simulações pre/pos, layout, PEX, DRC e LVS aprovados, e consolidação em technical paper.




Figure 2: Pre-layout AC




Figure 3: Pre-layout transiente




Figure 4: Layout completo

Referencias

- Documentacao do PDK IHP SG13G2.
- Manual do Ngspice.
- Documentacao do Magic e Netgen.




Figure 5: Layout zoom entradas




Figure 6: Post-layout AC




Figure 7: Post-layout transiente


```

Magic 8.3 revision 613 - Compiled on Tue Mar 17 09:34:20 PM CET 2026.
Starting magic under Tcl interpreter
Using the terminal as the console.
Using NULL graphics device.
Processing system .magicrc file
Switching to WEIRING tool.
Switching to NETLIST tool.
Switching to PICK tool.
Switching to BOX tool.
Sourcing design .magicrc for technology 1hp-sg13g2 ...
2 Magic internal units = 1 Lambda
Input style sg13g2(): scaleFactor=2, multiplier=2
The following types are not handled by extraction and will be treated as non-electrical types:
    pblock sealcont difffill nomitter hvnomitter hvnsodiffres sealvia1 sealvia2 sealvia3 sealvia4 sealvia5 sealvia6 pillar solder seal glass thruvia inductor
Scaled tech values by 2 / 1 to match internal grid scaling
Loading 1hp-sg13g2 Device Generator Menu ...
Loading /home/designer/shared/scripts/entrega/run_drc_detailed.tcl" from command line.
Call biodiff_top read from path /home/designer/shared/projetos
Scaled magic input cell biodiff_top geometry by factor of 2
Loading DRC CIF style.
Total DRC errors found: 0
No errors found.
DRC detailed report: /home/designer/shared/projetos/simulations/drc_report_detailed.txt
DRC summary TSV: /home/designer/shared/projetos/simulations/drc_summary_by_rule.tsv
DRC raw listall: /home/designer/shared/projetos/simulations/drc_listall_raw.txt

```

Figure 8: DRC resultado

@./tmp/lvs_short.txt

Figure 9: LVS resultado