Projekt Indywidualny, Systemy Cyfrowe i Komputerowe

Projekt wykonawczy modułu **sync_arith_unit_12** operującej na liczbach w kodzie **ZM**

Wykonująca: Anna Dzieżyk Opiekun: Bartosz Dec

Semestr zima 2023/2024

Spis treści

1	Cel i opis projektu	1
2	Realizowane przez układ operacje	2
3	Porty układu	3
4	Sprawozdanie z syntezy i realizacji jednostki sync_arith_unit_12	

1 Cel i opis projektu

Celem projektu jest implementacja synchronicznej jednostki arytmetycznologicznej **sync_arith_unit_12** realizującej operacje arytmetyczne, logiczne i inne zapisane na liczbach całkowitych zapisanych w kodzie **ZM**.

W skład realizacji projektu wchodzi:

- Model układu cyfrowego opisany za pomocą języka opisu sprzętu SystemVerilog
- Synteza układu przy użyciu narzędzia open-source yosys
- Realizacja modułu (-ów) testowych testbench w celu weryfikacji poprawności działania zaimplementowanego modelu wraz z zamiejszczonymi w niej raportami zawierającymi wyniki działania przed i po syntezie, jak również dane statystyczne dotyczące syntezy (dostarczone przez program yosys).

2 Realizowane przez układ operacje

Implementowany model ma zostać zaprojektowany tak, aby realizował poniżej zapisane operacje na dwóch m-bitowych wektorch wejściowych \mathbf{A} i \mathbf{B} :

• A >> ~ B

Przesunięcie wektora A o $^{\sim}B$ bitów w prawo. Jeżeli $^{\sim}B$ jest mniejsze od zera, układ ma zgłosiś błąd, a wartość wyjściowa ma zostać nieokreślona.

• *A* > ~ *B*

Sprawdzenie, czy zaprzecona liczba \mathbf{B} jest mniejsza od liczby \mathbf{A} . Gdy warunek jest spełniony, układ ma wystawić na wyjściu liczbę dodatnią, w przeciwnym wypadku ma to być liczba równa 0.

 $\bullet \sim A[B] = 1$

Wynikiem operacji jest ustawienie bitu w liczbie ${}^{\sim}A$ o index B (licząc od bitu najmniej znaczącego) ustawionym na wartość 1. Jeżeli liczba B jest mniejsza od 0 lub większa od szerokości wektora A, układ ma zgłaszać błąd.

• ZM(A) => U2(A)

Zmiana liczby **A** zapisanej w kodzie ZM na zapis w kodzie U2. Jeżeli nie można dokonać poprawnej konwersji należy zgłosić błąd, a wyjście układu ma pozostać nieokreślone.

3 Porty układu

Układ ma mieć określone porty wejściowe i wyjściowe.

- i op n-bitowe wejście określające kod operacji
- i arg A m-bitowe wejście argumentu A
- i arg B m-bitowe wejście argumentu B
- i clk wejście zegarowe układu
- i reset wejście resetu synchronicznego wyzwalanego stanem niskim
- ullet o ${f result}$ wyjście synchroniczne z układu

Dodatkowo, jednostka arytmetyczna posiada 4-bitowe wyjście synchroniczne **o_status** informujące określonymi bitami o statusie powiązanym z wynikiem operacji:

- bit ERROR sygnalizacja o tym, iż wynik operacji został określony niepoprawnie.
- bit NOT_EVEN_0 sygnalizuje nieparzystą liczbę zer w wyniku. Bit ten ma być ustawiany na 0 zawsze, gdy jest sygnalizowany błąd operacji.
- **bit ZEROS** sygnalizuje, że wszystkie bity wyniku ustawione są na 0. Bit ten ma być ustawiony na 0 zawsze, gdy sygnalizowany jest błąd operacji.
- bit OVERFLOW bit ten sygnalizuje, że nastąpiło przepełnienie i wynik operacji wykracza poza szerokość wektora wyjściowego.
- 4 Sprawozdanie z syntezy i realizacji jednostki sync_arith_unit_12

4.1