Práctica de Laboratorio N.º 2

"Dispositivos Lógico Programables"

Alumno:

Dante Agustín Cecchetti

Asignatura:

• Técnicas y Dispositivos Digitales 2

Departamento de Ingeniería Electrónica y Computación

Área Digitales

Facultad de Ingeniería

Universidad Nacional de Mar del Plata

Fecha de realización: 18/11/2022

Fecha de entrega: 25/11/2022

1)Identifique qué elementos constituyen los LEs de la FPGA Cyclone III a emplear en el laboratorio y qué estructura tienen las LABs.

Logic Elements (LEs):

Los LEs están constituidos por:

- Lookup table (LUT) de 4 entradas.
- Registro programable.
- Conexiones IN/OUT de carry en cadena.
- Conexión a 'cadena de registros' (permite que todas las LEs de una LAB operen en cascada, y el uso de los registros como shift register).
- Multiplexores.
- Conexiones:
 - Locales.
 - En columna.
 - En fila.
 - Directas.

Logic Array Block (LABs):

Las LABs están compuestas por:

- 16 LEs interconectadas localmente.
- Bloque MK9 de SRAM (256x36) que puede ser configurado como
 - True dual port.
 - Dual port
 - Single port
 - 8192x1
 - 4096x1
 - 2000x4
 - 1024x9
 - 512x18
 - 256x36.

la SRAM puede ser usada como ROM, shift register, FIFO

Multiplicadores embebidos.

Las LABs generan conexiones entre ellas a través de una matriz de interconexión.

2) ¿De qué se trata el Nios® II?

El Nios® II es un procesador programado con los elementos de la FPGA (Flip flops, RAM, ROM, ALUs), con una estructura tipo RISC (reduced instruction set) de 32 bits. Al ser programado se lo denomina como un procesador softcore, una ventaja de que sea programado es la posibilidad de generar "custom cores".

3) ¿Qué diferencia existe entre IP Cores y los bloques embebidos (ej multiplicador embebido) disponibles en la FPGA?

Los IPcore son bloques pre armados, preprogramados, que permiten su utilización en diseños más grandes, estos bloques son parametrizados para adaptarse al diseño que se quiere implementar.

Un ejemplo de IPcore es la función FFT de la parte de DSP IPcores, este bloque ya está preprogramado, no hay una sección de la FPGA que se encarga exclusivamente de hacer FFT, este IPcore genera las conexiones necesarias para que la FFT se calcule. En resumen, un IPcore es un "Plano" o instrucción de cómo construir un bloque lógico. Por otro lado los bloques embebidos están implementados y optimizados para hacer una tarea específica , pueden ser "programados", pero con limitaciones, por ejemplo un multiplicador de 8 entradas puede ser concatenado con otro para hacer uno de 16 entradas programando las conexiones, pero va a seguir siendo un multiplicador, no se puede programar para hacer otras operaciones, estos bloques ya están implementados en el silicio, al estar ya implementados en el silicio mejoran la eficiencia y velocidad de operación.

- 4) ¿Qué tipo de celda de programación posee el dispositivo FPGA Cyclone III? La FPGA Cyclone III utiliza celdas SRAM como celdas de programación.
- 5) Realice la descripción en VHDL de un Flip Flop JK.

```
library ieee;
     use ieee.std_logic_1164.all;
3
    ⊟entity FFJK is
   port ( J,K,CLOCK : in std_logic ;
     end FFJK;
6
            Q_O : out std_logic);
8
9  architecture behavioral of FFJK is
10
     signal Q :std_logic ;
11
   ⊟begin
13
   □process(CLOCK)
14
     begin
   if rising_edge (CLOCK) then
15
     Q <= (j and not Q) or (not K and Q);
end if;
16
17
18
     end process FFJK ;
20
     Q_0 <= Q;
21
22
23
      end behavioral:
```

6) Realice la descripción en VHDL de un restador completo de un bit.

```
library ieee;
     use ieee.std logic 1164.all;
 3
 4
    entity restadorcompleto is
    □port ( A,B,Cin : in std logic ;
 5
     end restadorcompleto;
         Cout, Y: out std_logic);
 6
 7
 8
 9
    □architecture behavioral of restadorcompleto is
10
    ⊟begin
11
12
      Y <= ((A xor B) xor Cin);
     Cout <= (not A and Cin) or (B and Cin) or (not A and B);
13
14
15 end behavioral;
```

Realice la descripción en VHDL del test bench del restador completo de un bit.

```
1
    library ieee;
     use ieee.std logic 1164.all;
 2
 3
 4
    ⊟entity test rest is
     end test_rest;
 5
 6
 7


    architecture behavioral of test_rest is
 8
9
    Component restadorcompleto
10
    □port ( A,B,Cin : in std logic ;
11
       Cout, Y: out std_logic);
12
      end component;
13
14
     signal A : std logic:='0';
15
     signal Cout: std logic:='0';
16
     signal B : std_logic:='0';
17
     signal Cin : std_logic:='0';
     signal Y: std_logic:='0';
18
19
20
      begin
21
22
    23
24
      A=>A,
25
     B=>B,
26
     Cin=>Cin,
27
      Cout=>Cout,
28
     Y=>Y);
29
    F
⊟process
30
31
      begin
        A <= '0'; B <= '0'; Cin <= '0'; wait for 30ns;
32
        A <= '0'; B <= '0'; Cin <= '1'; wait for 30ns;
33
        A <= '0'; B <= '1'; Cin <= '0'; wait for 30ns;
34
        A <= '0'; B <= '1'; Cin <= '1'; wait for 30ns;
35
        A <= '1'; B <= '0'; Cin <= '0'; wait for 30ns;
36
        A \le '1'; B \le '0'; Cin \le '1'; wait for 30ns;
37
         A <= '1'; B <= '1'; Cin <= '0'; wait for 30ns;
38
         A <= 'l' ; B <= 'l' ; Cin <= 'l' ; wait for 30ns;
39
40
     end process;
41
42 end behavioral;
```

PARTE A: Implementación de un circuito combinacional en FPGA


1) En un archivo VHDL describa el circuito combinacional mostrado:




2) Asigne los pines de entrada y salida del diseño




3) Verifique el circuito implementado mediante el visor de RTL



4) Verifique el circuito implementado luego del mapeo en el dispositivo.




Map Viewer-Post Mapping




Map Viewer-Post fittiing


5) Verifique la implementación en el chip



6) Realice la simulación funcional y temporal del circuito mediante el simulador de Quartus.




Simulación con Run Functional Simulation.




Simulación con Run Timing Simulation.

7) Realice la simulación del circuito mediante la simulación de Modelsim.




Simulación con RTL Simulation.



Simulación con Gate Level Simulation.

8) Genere un archivo esquemático



PARTE B: Implementación de un sumador completo con salidas registradas en VHDL


1) Genere un archivo VHDL en el cual describa un Flip Flop D

```
library ieee;
1
2
    use ieee.std_logic_l164.all;
3
    use ieee.std_logic_arith.all;
    use ieee.std_logic_unsigned.all;
 5
   entity FFD is
 6
7
   port ( D,CLOCK : in std_logic ;
    end FFD;
8
          Q : out std logic);
9
10
    ⊟architecture behavioral of FFD is
11
12
13
   ⊟begin
14
   □process(CLOCK)
15
   begin
   if (CLOCK = '1' and CLOCK'EVENT) then
16
    Q <= D ;
17
18
     end if;
19
    end process;
20
21
22
     end behavioral;
```


2) Genere un archivo VHDL en el cual describa el circuito sumador completo

```
library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
2
3
    ⊟entity sumador_FFD is
   port ( in_a : in STD_LOGIC ;
5
              in_b : in STD_LOGIC ;
6
               in_cin : in STD_LOGIC ;
              clk : in STD_LOGIC ;
8
              o_f : out STD_LOGIC ;
9
              o_cout : out STD_LOGIC
10
11
    end sumador_FFD;
12
13
14
    Harchitecture Behavioral of sumador FFD is
15
16
   component FFD
    port (D,CLOCK : in std_logic;
17
          Q : out std_logic
);
18
19
20
          end component;
21
22
           signal a,b,cin,cout,f : std logic;
23
     begin
24
25
     f <= a xor b xor cin;
26
     cout <= (a and b) or (cin and (a xor b) );
27
     D1 : FFD port map (in_a, clk, a) ;
28
29
     D2 : FFD port map (in_b, clk, b) ;
30
     D3 : FFD port map (in cin, clk, cin) ;
     D4 : FFD port map (cout, clk, o_cout);
31
     D5 : FFD port map (f, clk, o_f);
32
33
34 end Behavioral;
```


3) Asigne los pines de entrada y salida del diseño




4) Verifique el circuito implementado mediante el visor de RTL



5) Verifique el circuito implementado luego del mapeo en el dispositivo




Map Viewer-Post Mapping




Map Viewer-Post fittiing


6) Verifique la implementación en el chip



7) Verifique el funcionamiento funcional y temporal del circuito mediante la simulación de Quartus




Simulación con Run Functional Simulation.




Simulación con Run Timing Simulation.

8) Verifique el funcionamiento del circuito mediante la simulación de Modelsim




Simulación con RTL Simulation.




Simulación con Gate Level Simulation.

PARTE C: Implementación de un sumador/restador de 4 bits mediante un sumador completo y los bits C, V, N y Z, empleando el entorno esquemático.


1) Genere un archivo esquemático




2) Verifique el circuito implementado mediante el visor de RTL.



3) Verifique el circuito implementado luego del mapeo en el dispositivo




Map Viewer-Post mapping




Map Viewer-Post fittiing

4) Verifique la implementación en el chip




Asignación de pines




Visualización de la implementación física en el chip

5) Verifique el funcionamiento funcional y temporal del circuito mediante la simulación de Quartus




Simulación con Run Functional Simulation.




Simulación con Run Timing Simulation.

6) Verifique el funcionamiento del circuito mediante la simulación de Modelsim




Simulación con RTL Simulation



Simulación con Gate Level Simulation.

PARTE D: Implementación de una máquina de estado.

1) Implemente un diagrama de estados




2) Genere el código VHDL


```
LIBRARY ieee;
    USE ieee.std logic 1164.all;
19
20
21
    ENTITY maquina de estados IS
22 PORT (
             reset : IN STD_LOGIC := '0';
23
24
             clock : IN STD LOGIC;
             x : IN STD LOGIC := '0';
25
26
              Z : OUT STD LOGIC VECTOR (3 DOWNTO 0)
27
         );
     END maquina_de_estados;
28
29
30
    ARCHITECTURE BEHAVIOR OF maquina de estados IS
31
         TYPE type fstate IS (a,b,c,d,e,f,g);
32
          SIGNAL fstate : type_fstate;
          SIGNAL reg_fstate : type_fstate;
33
34
    ■BEGIN
35
    PROCESS (clock, reg_fstate)
36
          BEGIN
37
    \dot{\Box}
             IF (clock='1' AND clock'event) THEN
                  fstate <= reg_fstate;
38
39
              END IF;
          END PROCESS;
40
41
          PROCESS (fstate, reset, x)
42
    43
          BEGIN
44
    IF (reset='1') THEN
45
                 reg fstate <= a;
                  Z <= "00000";
46
47
    ELSE
                  Z <= "00000";
48
49
    CASE fstate IS
50
    WHEN a =>
                          IF ((x = '0')) THEN
51
52
                             reg fstate <= b;
                          ELSIF ((x = '1')) THEN
    53
54
                             reg fstate <= e;
                          -- Inserting 'else' block to prevent latch inference
55
56
    57
                              reg_fstate <= a;
58
                          END IF:
59
60
                         Z <= "00000";
61
                      WHEN b =>
62
                         reg fstate <= c;
63
64
                          Z <= "0110";
65
                      WHEN c =>
                          IF ((x = '0')) THEN
66
    67
                             reg fstate <= d;
                          ELSIF ((x = '1')) THEN
68
    reg_fstate <= g;
69
                          -- Inserting 'else' block to prevent latch inference
70
71
    \dot{\Box}
72
                             reg_fstate <= c;
73
                          END IF:
74
75
                          Z <= "11111";
                      WHEN d =>
76
77
                         reg fstate <= a;
78
79
                          Z <= "1001";
80
                      WHEN e =>
81
                         reg fstate <= f;
82
                         Z <= "1000";
83
84
                      WHEN f =>
```

```
85
                           reg_fstate <= g;
86
                           Z <= "1100";
87
                       WHEN g =>
88
89
                           reg_fstate <= a;
90
91
                           Z <= "1110";
                       WHEN OTHERS =>
92
93
                           Z <= "XXXX";
94
                           report "Reach undefined state";
95
                   END CASE;
96
              END IF:
97
          END PROCESS;
     LEND BEHAVIOR;
98
99
```


3) Vea la máquina implementada




4) Cambie el estilo de procesamiento de la máquina de estado, para que el compilador asigne otra codificación. Compile nuevamente y vea el circuito implementado



5) Realice las simulaciones para verificar el correcto funcionamiento.



Simulación con Run Functional Simulation.



Simulación con Run Timing Simulation


PARTE D (Segunda parte): Implementación mediante Template de máquina de estado

1) Seleccione la máquina de estados que desee, Moore o Mealy, note que el template es genérico de 4 estados, Ud. deberá incluir o quitar estados según la máquina que desee implementar, además de modificar la cantidad de bits de las entradas y salidas.


```
library ieee;
     use ieee.std_logic_1164.all;
3
    entity ParteDb is
 4
5
6
         port (
          clk
            clk : in std_logic;
entrada : in std_logic;
8
           reset : in std_logic;
salida : out std_logic_vector(3 downto 0)
 9
10
11
12
13
    end entity;
14
    □architecture rtl of ParteDb is
15
         type state_type is (s0, s1, s2, s3, s4, s5, s6);
16
17
18
         signal state
                       : state type;
19
    □begin
20
21
        process (clk, reset)
22
         begin
          if reset = 'l' then
23
    F
24
               state <= s0;
           elsif (rising_edge(clk)) then case state is
25
26
    0-0-10
                  when s0=>
                     if entrada = 'l' then
28
29
                         state <= s4;
30
                     else
31
                         state <= sl:
                     end if:
32
33
                  when sl=>
                     if entrada = '1' then
    P
34
35
                         state <= s2;
36
                     else
37
                         state <= s2;
38
                     end if;
39
                  when s2=>
    白上白
40
                    if entrada = 'l' then
41
                         state <= s6;
42
                     else
43
                         state <= s3;
                     end if;
44
45
                  when s3 =>
    自上自
                     if entrada = '1' then
46
                         state <= s0;
47
48
                     else
49
                         state <= s0;
50
                      end if:
51
                  when s4 =>
    白上
                     if entrada = 'l' then
52
53
                         state <= s5;
54
55
                         state <= s5;
56
                      end if;
57
                  when s5 =>
    自上自
                     if entrada = 'l' then
58
59
                         state <= s2:
60
                     else
61
                         state <= s2;
62
                     end if:
63
                  when s6 =>
                     if entrada = 'l' then
64
65
                         state <= s0;
66
                         state <= s0;
67
                      end if;
68
               end case;
69
```

```
70
             end if;
71
         end process;
72
73
74
    process (state)
75
         begin
76
    case state is
77
                when s0 =>
78
                   salida <= "00000";
79
                when s1 =>
                   salida <= "0110";
80
                when s2 =>
81
                   salida <= "11111";
82
83
                when s3 =>
                   salida <= "1001";
84
85
                when s4 =>
86
                   salida <= "1000";
87
                when s5 =>
                   salida <= "1100";
88
                when s6 =>
89
90
                   salida <= "1110";
91
92
             end case;
93
         end process;
94
95
     Lend rtl;
96
```


2) Vea la máquina implementada




3) Cambie la codificación usada para cada estado. Compile nuevamente y vea el circuito implementado.



4) Simule para verificar el correcto funcionamiento



Simulación con Run Functional Simulation.



Simulación con Run Timing Simulation