16 DE NOVIEMBRE DE 2024





PROYECTO FINAL

FASE 1

ROMO GUTIERREZ DANTE ALEJANDRO | 218544202 | D11

UNIVERSIDAD DE GUADALAJARA | CUCEI SEMINARIO DE SOLUCION DE PROBLEMAS DE ARQUITECTURA DE COMPUTADORAS | Mtro. JORGE ERNESTO LOPEZ ARCE DELGADO

Introducción

El proyecto implementa un procesador **MIPS** de **32** bits para comprender los principios de diseño de las arquitecturas **RISC**. Utiliza un conjunto reducido de instrucciones de tipo **R**, **I** y J para modelar el flujo de datos y las operaciones fundamentales en la ruta de datos. El diseño incluye módulos como una **ALU**, un banco de registros, memoria de instrucciones y datos. También se desarrolló un algoritmo de ensamblaje para probar el diseño.

El procesador MIPS (**Microprocessor without Interlocked Pipelined Stages**) es una arquitectura de conjunto de instrucciones reducido (**RISC**) desarrollada por **MIPS Technologies**. Esta arquitectura se ha utilizado ampliamente en sistemas embebidos y computadoras personales debido a su eficiencia y simplicidad.

Características Generales: El procesador MIPS de 32 bits cuenta con 32 registros de propósito general de 32 bits y un conjunto de instrucciones que incluye operaciones aritméticas, lógicas, de transferencia de datos y de control de flujo. Además, el procesador soporta tanto el modo big-endian como el little-endian y tiene una arquitectura de memoria paginada con un tamaño de página de 4 KB.

Conjunto de Instrucciones: El conjunto de instrucciones MIPS se divide en varias categorías, incluyendo instrucciones de tipo R (aritméticas y lógicas), I (inmediatas), J (saltos) y L (carga y almacenamiento). Algunas de las instrucciones más comunes son add, sub, and, or, nor, slt, lw y sw.

A continuación, investiguemos un poco más sobre estas personas:

Ljubisa Bajic

Ljubisa Bajic es el CEO de Tenstorrent, una empresa de arquitectura de computadoras que se enfoca en ejecutar cargas de trabajo de aprendizaje automático. Ha trabajado en AMD como arquitecto ASIC, donde se especializó en gestión de energía y diseño de DSP. Entre sus contribuciones se encuentran patentes relacionadas con la reducción dinámica de energía, cálculo de peso digital y gestión de energía entre múltiples procesadores.

Jim Keller

Jim Keller es conocido por su trabajo en **AMD**, **Appl**e y **Intel**. En **AMD**, fue responsable del desarrollo de la microarquitectura Zen, que revolucionó la industria con los procesadores **Ryzen**. Antes de eso, trabajó en **Apple** diseñando los procesadores **A4 y A5**. En Intel, ha sido parte del equipo que desarrolla nuevas arquitecturas de **CPU**, con el objetivo de actualizar la tecnología de **CPU** cada cinco años.

Raja Koduri

Raja Koduri ha tenido una carrera destacada en **AMD**, **Apple y Intel**. En **AMD**, fue responsable del desarrollo de la arquitectura gráfica **Radeon**. En **Apple**, trabajó en el diseño de gráficos para sus dispositivos. **Actualmente en Intel**, ha sido fundamental en el desarrollo de la primera **GPU** dedicada de la compañía.

Objetivo General:

Diseñar e implementar un procesador **MIPS de 32 bits en Verilog**, capaz de ejecutar instrucciones tipo **R**, **I** y **J**, y validar su funcionamiento mediante un programa ensamblador.

Objetivos Particulares y específicos:

- Crear un datapath funcional para ejecutar instrucciones tipo R.
- Extender el diseño para soportar instrucciones tipo I y J.
- Diseñar un algoritmo en ensamblador y traducirlo a binario.
- Validar el diseño con simulaciones en ModelSim y Quartus.
- Documentar el proyecto detalladamente, destacando los aspectos teóricos y técnicos.

Desarrollo del Proyecto 1

ALU: (Unidad Aritmético-Lógica) es responsable de realizar operaciones matemáticas y lógicas como suma, resta, Y, O y comparación. La operación específica se selecciona con la señal **ALUControl**.

```
C: > Users > StarB > OneDrive > Escritorio > db > Act 8 > PROYECTO1 > ■ ALU.v
       module ALU (
          input [31:0] A, B, // Entradas: operandos de 32 bits input [3:0] ALUControl, // Señal de control para operación
           output reg [31:0] ALUResult, // Salida: resultado de la operación
                                       // Indicador de si el resultado es cero
           output Zero
           always @(*) begin
             case (ALUControl)
                   4'b0010: ALUResult = A + B; // Suma
                   4'b0110: ALUResult = A - B; // Resta
                   4'b0000: ALUResult = A & B; // AND
                   4'b0001: ALUResult = A | B; // OR
                   4'b0111: ALUResult = (A < B) ? 1 : 0; // Comparación "menor que"
                   default: ALUResult = 0; // Operación no válida
               endcase
           end
           assign Zero = (ALUResult == 0); // Salida de indicador de cero
       endmodule
```

El **banco de registros** almacena valores utilizados por el procesador durante la ejecución. Este módulo permite leer dos registros simultáneamente y escribir en un tercero.

La **Unidad de Control** genera las señales necesarias para el funcionamiento del procesador. Dependiendo del **opcode** de la instrucción, activa las señales **ALUControl** y **RegWrite**.

```
C: > Users > StarB > OneDrive > Escritorio > db > Act 8 > PROYECTO1 > 

☐ control unit.v
      module ControlUnit (
                                    // Código de operación de la instrucción
          input [5:0] opcode,
          output reg [3:0] ALUControl, // Control para la ALU
                                 // Control de escritura en registros
          output reg RegWrite
      );
          always @(*) begin
              case (opcode)
                  6'b000000: begin // Instrucciones tipo R
                      ALUControl = 4'b0010; // Ejemplo: suma
                      RegWrite = 1; // Habilitar escritura
                  end
                  default: begin
                      ALUControl = 4'b0000; // Sin operación
                      RegWrite = 0; // Deshabilitar escritura
                  end
              endcase
          end
      endmodule
```

La **memoria de instrucciones** almacena las instrucciones en formato binario que el procesador ejecutará. Este módulo permite leer una instrucción con base en la dirección proporcionada.

```
module InstructionMemory (
input [31:0] address, // Dirección de instrucción
output [31:0] instruction // Instrucción leída

);
reg [31:0] memory [0:255]; // Memoria de 256 instrucciones de 32 bits

initial begin
$readmemb("program.bin", memory); // Carga las instrucciones desde el archivo binario end

assign instruction = memory[address[7:0]]; // Leer instrucción
endmodule
```

El **datapath** integra todos los módulos principales para ejecutar instrucciones tipo **R**. Gestiona el flujo de datos y señales de control entre la **ALU**, el banco de registros y la memoria de instrucciones.

```
C: > Users > StarB > OneDrive > Escritorio > db > Act 8 > PROYECTO1 > ≡ mips_datapath.v
      module MIPSDatapath (
          input clk, reset,
          input [31:0] instruction,
          output [31:0] result
          wire [31:0] readData1, readData2, ALUResult;
          wire Zero, RegWrite;
          wire [3:0] ALUControl;
          wire [4:0] rs, rt, rd;
          wire [5:0] opcode;
          assign opcode = instruction[31:26];
          assign rs = instruction[25:21];
          assign rt = instruction[20:16];
          assign rd = instruction[15:11];
          // Instanciar módulos
          ControlUnit CU (.opcode(opcode), .ALUControl(ALUControl), .RegWrite(RegWrite));
          RegisterFile RF (.clk(clk), .reset(reset), .RegWrite(RegWrite), .rs(rs), .rt(rt), .rd(rd),
                           .WriteData(ALUResult), .ReadData1(readData1), .ReadData2(readData2));
          ALU (.A(readData1), .B(readData2), .ALUControl(ALUControl), .ALUResult(ALUResult), .Zero(Zero));
          assign result = ALUResult; // Resultado final
      endmodule
```

Programa en ensamblador con sus respectivas instrucciones.

```
C: > Users > StarB > OneDrive > Escritorio > db > Act 8 > PROYECTO1 > Assumprogram.asm

1  # Algoritmo: Suma de los primeros n números naturales

2  # Registros utilizados:

3  # $t0 = n (contador)

4  # $t1 = sum (resultado acumulado)

5

6  ADDI $t0, $zero, 10  # Inicializar n = 10

7  ADD $t1, $zero, $zero # Inicializar sum = 0

8

9  LOOP:

10  ADD $t1, $t1, $t0  # sum += n

11  SUBI $t0, $t0, 1  # n -= 1

12  BNE $t0, $zero, LOOP # Repetir mientras n > 0

13

14  # Fin del programa
```

Este script traduce el ensamblador MIPS a binario:

```
instruction_set = {
     "ADDI": "001000",
     "ADD": "000000",
     "SUBI": "001000",
     "BNE": "000101"
registers = {
     "$zero": "00000", "$at": "00001", "$v0": "00010", "$v1": "00011",
     "$a0": "00100", "$a1": "00101", "$a2": "00110", "$a3": "00111",
     "$t0": "01000", "$t1": "01001", "$t2": "01010", "$t3": "01011",
    "$t4": "01100", "$t5": "01101", "$t6": "01110", "$t7": "01111", "$s0": "10000", "$s1": "10001", "$s2": "10010", "$s3": "10011", "$s4": "10100", "$s5": "10101", "$s6": "10110", "$s7": "10111", "$t8": "11000", "$t9": "11001", "$k0": "11010", "$k1": "11011",
     "$gp": "11100", "$sp": "11101", "$fp": "11110", "$ra": "11111"
def assembler_to_binary(asm_file, bin_file):
     instructions = []
     labels = {}
    # Leer todas las instrucciones y etiquetas
    with open(asm_file, 'r') as asm:
         address = 0
          for line in asm:
              line = line.strip()
              if not line or line.startswith("#"): # Ignorar comentarios y lineas vacias
                   continue
              parts = line.split()
              # Si la l<mark>í</mark>nea es una etiqueta (por ejemplo, LOOP:), almacenarla
              if parts[0].endswith(":"):
                   label = parts[0][:-1] # Remover el ":"
                   labels[label] = address
                   continue # Saltar esta linea y seguir con la siguiente
```

```
instructions.append((line, address))
         address += 1
with open(bin_file, 'w') as bin_out:
    for line, address in instructions:
         parts = line.split()
         opcode = instruction_set.get(parts[0], "000000")
         if parts[0] == "ADDI" or parts[0] == "SUBI":
            rs = registers.get(parts[2], "00000")
rt = registers.get(parts[1], "00000")
imm = format(int(parts[3]), '016b')
             bin_out.write(f"{opcode}{rs}{rt}{imm}\n")
         elif parts[0] == "ADD":
            rs = registers.get(parts[2], "00000")
rt = registers.get(parts[3], "00000")
rd = registers.get(parts[1], "00000")
             shamt = "00000"
             funct = "100000" # Función para suma
             bin_out.write(f"{opcode}{rs}{rt}{rd}{shamt}{funct}\n")
         elif parts[0] == "BNE":
             rs = registers.get(parts[1], "00000")
             rt = registers.get(parts[2], "00000")
             label = parts[3]
             offset = labels.get(label, None)
                  raise ValueError(f"Etiqueta {label} no definida.")
             relative_offset = offset - (address + 1)
              # Asegurar que el offset esté dentro de los 16 bits
              if relative_offset < -32768 or relative_offset > 32767:
                  raise ValueError(f"El offset para la instrucción {line} está fuera de rango: {relative_offset}")
```


TESTBENCH para visualización en ModelSim

Crearemos el siguiente testbech:


```
timescale 1ns / 1ps
     module tb MIPSDatapath;
         reg clk, reset;
         wire [31:0] result;
         reg [31:0] instruction;
         // Instanciar el datapath
         MIPSDatapath uut (
             .clk(clk),
             .reset(reset),
             .instruction(instruction),
             .result(result)
         // Generar reloj
         always #5 clk = ~clk; // Período de 10 ns
         initial begin
             // Inicializar señales
             clk = 0;
             reset = 1;
             // Esperar unos ciclos para salir de reset
             #10 reset = 0;
             // Cargar instrucciones tipo R en el datapath
             instruction = 32'b001000_00000_01000_00000000001010; // ADDI $t0, $zero, 10
             #10 instruction = 32'b000000_00000_01000_01001_00000_100000; // ADD $t1, $zero, $t0
             #10 instruction = 32'b001000_01000_01000_111111111111111; // SUBI $t0, $t0, -1
             #10 instruction = 32'b000101 01000 00000 1111111111111110; // BNE $t0, $zero, LOOP
             // Esperar suficiente tiempo para la simulación
             #50 $stop;
         end
     endmodule
37
```

Esto nos arroja el Wave:


Ciclo 1: instruction = ADDI \$t0, \$zero, 10, el valor de \$t0 será 10.




Ciclo 2: instruction = ADD \$t1, \$zero, \$t0, el valor de \$t1 será 10.



Ciclo 3: instruction = SUBI \$t0, \$t0, -1, el valor de \$t0 decrecerá.



• **Ciclo 4**: instruction = BNE \$t0, \$zero, LOOP, la instrucción repetirá el bucle hasta que \$t0 = 0.



Resultados:

- **result**: Debe mostrar valores acumulativos de la suma en \$t1 (10, 19, 27... hasta 55).
- Zero: Cambiará a 1 cuando \$t0 sea 0, indicando el fin del bucle.


Probando el script de Python

Primeramente, nos ubicaremos en la carpeta en la que estamos trabajando, para poder usar el script, también usaremos el ensamblador que creamos para usar las instrucciones y crear el **.bin** con el código.

Una vez lo compilamos se ve algo así en consola:

```
PS C:\Users\StarB\OneDrive\Escritorio\db\Act 8\PROYECTO1> python assembler_to_binary.py
PS C:\Users\StarB\OneDrive\Escritorio\db\Act 8\PROYECTO1> []
```

Y se creará el archivo **program.bin**, y a la hora de abrirlo nos dará las instrucciones de esta forma:



Conclusión

En conclusión, la simulación demuestra que el diseño del camino de datos funciona Este proyecto de arquitectura de computadoras con el procesador MIPS ha sido un desafío que permitió profundizar en el diseño de procesadores y su interacción con instrucciones en ensamblador. Se implementaron módulos de procesamiento de instrucciones R, I y J, utilizando técnicas de sincronización y pipelining, lo que brindó una visión completa del funcionamiento del procesador MIPS.

Referencias

B Wikipedia. (2024). *MIPS architecture*. https://en.wikipedia.org/wiki/MIPS architecture

GitHub. (2024). 32-bit MIPS processors. https://github.com/david-palma/MIPS-32bit

Patterson, D. A., & Hennessy, J. L. (2018). *Organización y diseño de computadoras: La interfaz hardware/software* (5.ª ed.). Morgan Kaufmann. Enlace: https://www.elsevier.com/books/computer-organization-and-design/patterson/978-0-12-812740-1

20 DE NOVIEMBRE DE 2024





PROYECTO FINAL

FASE 2

ROMO GUTIERREZ DANTE ALEJANDRO | 218544202 | D11

UNIVERSIDAD DE GUADALAJARA | CUCEI SEMINARIO DE SOLUCION DE PROBLEMAS DE ARQUITECTURA DE COMPUTADORAS | Mtro. JORGE ERNESTO LOPEZ ARCE DELGADO

Introducción

El objetivo principal del proyecto es diseñar, implementar y validar un datapath basado en la arquitectura **MIPS** de 32 bits. Este proyecto busca mostrar cómo un procesador interpreta y ejecuta instrucciones ensambladoras mediante la interacción de varios módulos.

En esta fase, el datapath ha sido modificado para soportar:

- Instrucciones tipo R, como ADD y SUB.
- Instrucciones tipo I, como LW, SW, ADDI, y BNE.
- Instrucciones tipo J, como JUMP.

El programa ensamblador utilizado calcula la suma de los primeros n números naturales, demostrando la funcionalidad del datapath y la correcta integración de los módulos.

1. Tabla de Instrucciones Tipo I

En esta tabla se describen las instrucciones de tipo I que se ejecutan en tu datapath. Las instrucciones tipo I generalmente incluyen operaciones como carga de memoria (LW), almacenamiento en memoria (SW), y saltos condicionales (BEQ), entre otras.

| Instrucción | Función | Módulos Afectados | Señales de Control Relevantes | Resultados Esperados |
|-------------|---------------------------------------|------------------------|-------------------------------------|---|
| LW | Carga una palabra desde memoria | · | MemRead, RegWrite, MemtoReg | Carga el valor de la memoria de la dirección calculada en el registro destino (rt) |
| sw | Almacena una palabra en memoria | ALU, DataMemory | MemWrite | Almacena el valor del registro fuente (rt) en la memoria, en la dirección especificada por la ALU |
| BEQ | | ALU (Zero flag), PC | Branch, Zero | Si el resultado de la ALU es cero, el PC se actualiza con la dirección de salto calculada |

| Instrucción | Función | Modulos | Señales de Control Relevantes | Resultados Esperados |
|-------------|---|---------|-------------------------------------|---|
| ADDI | Suma inmediata: suma un valor inmediato al registro | | RegWrite, ALUControl | Realiza una suma entre el registro (rs) y el valor inmediato, y guarda el resultado en el registro destino (rt) |

2. Tabla de Instrucciones Tipo R

Las instrucciones tipo R son aquellas que no involucran valores inmediatos ni direcciones de memoria directas, sino que trabajan directamente con los registros. Estas instrucciones realizan operaciones aritméticas o lógicas entre registros, como ADD, SUB, y AND.

| Instrucción | Función | Módulos Afectados | Señales de Control Relevantes | Resultados Esperados |
|-------------|--|----------------------|-------------------------------------|--|
| ADD | Suma de dos registros | ALU, RegisterFile | RegWrite, ALUControl | Realiza la suma entre los registros (rs y rt), y guarda el resultado en el registro destino (rd) |
| SUB | Resta de dos registros | ALU, RegisterFile | RegWrite, ALUControl | Realiza la resta entre los registros (rs y rt), y guarda el resultado en el registro destino (rd) |
| AND | Operación AND entre dos registros | ALU, RegisterFile | RegWrite, ALUControl | Realiza la operación AND bit a bit entre los registros (rs y rt), y guarda el resultado en el registro destino (rd) |
| SLL | Desplazamiento lógico a la izquierda | ALU, RegisterFile | RegWrite, ALUControl | Realiza un desplazamiento lógico a la izquierda sobre el valor del registro (rt) y guarda el resultado en el registro destino (rd) |

3. Tabla de Instrucciones Tipo J

La instrucción de tipo J es una instrucción de salto que no involucra operaciones con registros ni valores inmediatos, sino que modifica directamente el PC.

| Instrucción | Función | Módulos Afectados | Señales de Control Relevantes | Resultados Esperados |
|-------------|---|----------------------|-------------------------------------|--|
| JUMP | Salto incondicional al valor del PC | PC | .liimn | El PC se actualiza con la dirección de salto especificada en la instrucción |

Objetivo General:

El objetivo principal de esta práctica es diseñar e implementar un procesador simple que ejecute instrucciones de **tipo I**, **tipo R y tipo J**, y simular su funcionamiento mediante un **testbench** para verificar el correcto comportamiento de su **datapath**. A través de esta implementación, se busca comprender cómo los procesadores gestionan las instrucciones, cómo las señales de control afectan los diferentes módulos, y cómo se puede simular el comportamiento del procesador para realizar pruebas.

Objetivos Particulares y específicos:

- Implementar y simular las instrucciones tipo I (como LW, SW, BEQ y ADDI).
- Implementar y simular las instrucciones tipo R (como ADD, SUB, AND, y SLL).
- Implementar y simular las instrucciones tipo J (como JUMP).
- Verificar el correcto funcionamiento del procesador mediante la simulación de instrucciones en un **testbench**.
- Analizar y validar los resultados mediante el monitoreo de las señales de control y los registros durante la simulación.

Desarrollo del Proyecto 1

El **Datapath.v**, Este archivo contiene el **datapath** del procesador, que es el conjunto de registros y unidades que realizan las operaciones y almacenan los datos. Dentro de este archivo se implementan los módulos como la **ALU**, el **Register File**, la **ALUControl**, el **PC**, la **Data Memory** y las señales de control. Los módulos se interconectan según las señales de control generadas por la **unidad de control**.

Este archivo es crucial para la funcionalidad básica del procesador, ya que coordina las operaciones entre la memoria, los registros y la ALU.

```
module Datapath (
         input clk,
         input reset,
         output reg [31:0] PC_out,
         output [31:0] instruction
     );
         // Señales internas
         reg [31:0] PC;
         wire [31:0] instr_mem_out;
         // Instancia de la memoria de instrucciones
         InstructionMemory instr mem (
             .addr(PC[11:2]), // Se envian los bits necesarios para indexar la memoria
14
             .instruction(instr mem out)
16
18
         // Asignar la salida de la instrucción
19
         assign instruction = instr_mem_out;
20
21
         // Lógica de actualización del PC
22
         always @(posedge clk or posedge reset) begin
23
             if (reset)
24
                 PC <= 0; // Reinicia el PC a 0
25
             else
26
                 PC <= PC + 4; // Incrementa el PC en 4
27
         end
28
29
         // Salida del PC
30
         always @(posedge clk) begin
31
             PC out <= PC;
32
         end
33
34
     endmodule
35
```

El archivo **ALU.v** contiene la definición del módulo de la **Unidad Aritmético-Lógica** (**ALU**). Este módulo es responsable de realizar operaciones aritméticas y lógicas (como la suma, resta, AND, desplazamiento, etc.) entre los registros o valores

inmediatos, según la señal de control proporcionada. La ALU toma dos entradas (de los registros o el valor inmediato) y produce un resultado que se usa en otras etapas del procesador.

```
module ALU (
    input [31:0] A,
    input [31:0] B,
   input [3:0] ALUControl,
   output reg [31:0] Result,
   output zero
);
   always @(*) begin
       case (ALUControl)
           4'b0010: Result = A + B; // Suma
           4'b0110: Result = A - B; // Resta
           4'b0000: Result = A & B; // AND
           4'b0001: Result = A | B; // OR
           default: Result = 32'b0; // Valor por defecto
       endcase
   end
    assign zero = (Result == 32'b0); // Bandera de cero
endmodule
```

El archivo **RegisterFile.v** define un conjunto de registros que se usan en el procesador para almacenar valores temporales durante la ejecución de las instrucciones. Este archivo incluye los módulos necesarios para realizar la lectura y escritura de registros, tanto para los registros fuente como los registros destino.

```
module RegisterFile(
         input clk.
         input [4:0] rs, rt, rd,
         input RegWrite,
         input [31:0] write_data,
         output [31:0] read_data1, read_data2
         reg [31:0] registers [0:31]; // 32 registros de 32 bits
         initial begin
            $readmemh("registers.mem", registers); // Carga valores iniciales desde archivo
         // Lectura asíncrona
         assign read_data1 = registers[rs];
         assign read_data2 = registers[rt];
         // Escritura síncrona
         always @(posedge clk) begin
             if (RegWrite) begin
                 registers[rd] <= write_data;</pre>
22
             end
         end
     endmodule
```

El archivo **ControlUnit.v** contiene la lógica para generar las señales de control para el datapath. Dependiendo de la instrucción que se ejecuta (tipo I, tipo R, tipo J), este módulo genera señales que permiten activar o desactivar ciertos módulos dentro del procesador (como la ALU, el Register File, la ALUControl, la memoria de datos, etc.). Estas señales determinan el comportamiento del procesador para cada tipo de instrucción.

```
module ControlUnit (
         input [5:0] opcode,
         output reg RegWrite,
         output reg ALUSrc,
         output reg MemWrite,
         output reg MemRead,
         output reg Branch
     );
         always @(*) begin
             case (opcode)
                  6'b000000: begin // Tipo R
                      RegWrite = 1;
                      ALUSrc = 0;
                      MemWrite = 0;
                      MemRead = 0;
                      Branch = 0;
                  end
                  6'b100011: begin // LW
                      RegWrite = 1;
20
                      ALUSrc = 1;
                      MemWrite = 0;
                      MemRead = 1;
                      Branch = 0;
                  end
                  6'b101011: begin // SW
                      RegWrite = 0;
                      ALUSrc = 1;
                      MemWrite = 1;
                      MemRead = 0;
                      Branch = 0;
                  end
                  6'b000100: begin // BEQ
                      RegWrite = 0;
                      ALUSrc = 0;
                      MemWrite = 0;
                      MemRead = 0;
                      Branch = 1;
                  end
```

```
default: begin // Por defecto

RegWrite = 0;

ALUSrc = 0;

MemWrite = 0;

MemRead = 0;

Branch = 0;

end

endcase

48 endmodule
```

El archivo **InstructionMemory.v** simula la memoria de instrucciones del procesador. Este módulo almacena las instrucciones que el procesador debe ejecutar y se conecta con el **PC** para obtener la siguiente instrucción a ejecutar, incrementando el valor del **PC** después de cada ciclo.

```
module InstructionMemory (
input [9:0] addr, // Direccion de 10 bits
output reg [31:0] instruction

);

// Memoria interna (1024 palabras de 32 bits)

reg [31:0] memory [0:1023];

// Inicializacion de memoria desde archivo
initial begin

readmemh("instructions.mem", memory); // Cambiar el nombre aqui para que coincida con tu archivo
end


// Leer instruccion
always @(*) begin
instruction = memory[addr];
end

end

end

endmodule
```

Instruction.mem. Este archivo contiene un conjunto de instrucciones en formato hexadecimal, que simula un programa que será cargado y ejecutado por el procesador. Las instrucciones en este archivo son las que se leen de la memoria de instrucciones durante la simulación



Archivos de Testbench

El archivo **DatapathTestbench.v** es un archivo de prueba (testbench) que verifica el comportamiento del **datapath** del procesador. Este archivo contiene las instanciaciones de los módulos, las señales de control y el archivo de memoria de instrucciones.

- En este archivo se realizan las pruebas de las instrucciones básicas, asegurando que los módulos del datapath funcionen como se espera.
- Testbench para LW (carga de memoria), ADD (suma de registros) y BEQ (salto condicional) son algunas de las pruebas realizadas.
- Instruction Memory: Se configuró para cargar instrucciones desde un archivo externo (program.mem), asegurando que el PC controle el flujo de instrucciones.

```
`timescale 1ns / 1ps
module DatapathTestbench;
   // Entradas y salidas del testbench
    reg clk;
   reg reset;
   wire [31:0] PC_out;
   wire [31:0] instruction;
   // Generación del reloj
    initial begin
        clk = 0;
        forever #5 clk = ~clk; // Periodo de reloj: 10ns
   end
    // Instancia del Datapath
    Datapath uut (
        .clk(clk),
        .reset(reset),
        .PC_out(PC_out),
        .instruction(instruction) // Conectando la señal de la instrucción
    // Simulación
    initial begin
        $dumpfile("datapath.vcd"); // Archivo de salida para visualización
        $dumpvars(0, DatapathTestbench);
        reset = 1; // Activar reset
        #10 reset = 0; // Desactivar reset después de 10ns
        #1000; // Simular por 1000ns
        $finish;
    end
endmodule
```

TestF2 MemInst.v

 Este archivo es otro testbench que se utiliza para realizar pruebas con las instrucciones de memoria (como SW para almacenar en memoria) y verificar que las direcciones y los valores sean correctos. La simulación verifica que la memoria de datos funcione correctamente para leer y escribir.

```
module TestF2_MemInst;

// Definir el tamaño de la memoria (en este caso, 256 palabras de 32 bits)

reg [31:0] memory_array [0:255]; // Aquí 256 es el número de palabras en memoria

initial begin

// Cargar el archivo .mem en la memoria

$readmemh("instructions.mem", memory_array); // Asegúrate de que el archivo esté en la misma carpeta o usa la ruta correcta

// Agregar cualquier prueba o impresión que desees aquí // Ejemplo: Ver el contenido de la memoria en la simulación

$display("memory_array[0] = %h", memory_array[0]);

$display("memory_array[1] = %h", memory_array[1]);

// Aquí puedes imprimir más direcciones de memoria o agregar más pruebas

end

// Otros códigos de tu testbench o módulo si los necesitas

endmodule
```

Decodificador

assembler.py

El archivo assembler.py es un programa escrito en Python que convierte un conjunto de instrucciones en lenguaje ensamblador (en program.asm) en formato de código máquina que puede ser leído por la memoria de instrucciones. Este archivo se utiliza para generar el archivo instructions.mem, que contiene las instrucciones en formato hexadecimal que se ejecutarán durante la simulación.

Este programa realiza la conversión de las instrucciones en ensamblador a su representación binaria y luego las guarda en un archivo de texto.


```
# Ensamblador b<mark>á</mark>sico para MIPS
instruction_set = {
    'addi': '001000', # opcode para addi
    'add': '000000', # opcode para R-type
            '101011', # opcode para sw
    'sw':
    'lw': '100011', # opcode para lw
# Diccionario de c<mark>ó</mark>digos funct para instrucciones tipo R
funct codes = {
   'add': '100000', # funct para add
registers = {
    '$zero': '00000',
    '$t0': '01000',
    '$t1': '01001',
    '$t2': '01010',
    '$t3': '01011',
# Función para traducir una instrucción ensamblador a binario
def parse instruction(instruction):
    parts = instruction.strip().split()
    opcode = instruction_set[parts[0]] # Obtener opcode segun la instrucción
    if parts[0] in ['addi']: # Instrucciones tipo I estándar
        rt = registers[parts[1].replace(',', '')] # Registro destino
        rs = registers[parts[2].replace(',', '')] # Registro fuente
        imm = format(int(parts[3]), '016b') # Inmediato convertido a 16 bits
        return opcode + rs + rt + imm
```

```
elif parts[0] in ['sw', 'lw']: # Instrucciones tipo I con offset(base)
              rt = registers[parts[1].replace(',', '')] # Registro destino
offset, base = parts[2].replace(')', '').split('(') # Separar offset y base
               rs = registers[base] # Registro base
               imm = format(int(offset), '016b') # Offset convertido a 16 bits
               return opcode + rs + rt + imm
          elif parts[0] in ['add']: # Instrucciones tipo R
              rd = registers[parts[1].replace(',', '')]  # Registro destino
rs = registers[parts[2].replace(',', '')]  # Primer registro fuente
rt = registers[parts[3].replace(',', '')]  # Segundo registro fuente
               shamt = '00000' # Desplazamiento (siempre 0)
               funct = funct_codes[parts[0]] # Codigo funct
               return opcode + rs + rt + rd + shamt + funct
              raise ValueError(f"Instrucción no soportada: {parts[0]}")
          with open('program.asm', 'r') as asm_file:
              lines = asm_file.readlines() # Leer todas las lineas del archivo
58
          with open('instructions.mem', 'w') as mem_file:
               mem_file.write('@00000000\n') # Direccion inicial
               for line in lines:
                    if line.strip() and not line.startswith('#'): # Ignorar lineas vacias y comentarios
                        binary_instruction = parse_instruction(line) # Convertir a binario
                        hex_instruction = format(int(binary_instruction, 2), '08X') # Convertir a hexadecimal
                        mem_file.write(hex_instruction + '\n') # Escribir en el archivo .mem
           print("Archivo 'instructions.mem' generado con exito.")
```

```
68
69 except FileNotFoundError:
70 | print("Error: No se encontro el archivo 'program.asm'. Asegurate de crearlo en el mismo directorio.")
71 except ValueError as ve:
72 | print(f"Error en el ensamblador: {ve}")
```

program.asm

 El archivo program.asm contiene un conjunto de instrucciones escritas en lenguaje ensamblador, las cuales representan el programa que se ejecutará en el procesador. Las instrucciones se describen de forma legible, y el assembler.py las convierte en formato máquina.



Resultados de testbench

Prueba de LW (Carga de Memoria)

• Instrucción: LW \$t0, 0(\$a0)

• **Descripción**: Se carga una palabra desde la memoria en la dirección especificada por el registro \$a0 y se almacena en el registro \$t0.

Configuración Inicial:


Memoria en la dirección 0x00000000: 0x00000005

• Valor en \$a0: 0x00000000

Resultado Esperado:

• El valor 0x00000005 debe ser cargado en el registro \$t0.

Resultado de la simulación: La instrucción se ejecutó correctamente, cargando el valor de memoria 0x00000005 en \$t0.



Esto demuestra que está correcto.

2. Prueba de ADD (Suma de Registros)

Instrucción: ADD \$t1, \$t0, \$t2

• **Descripción**: Se suman los valores de los registros \$t0 y \$t2 y el resultado se almacena en \$t1.

Configuración Inicial:

• $$t0 = 0 \times 000000005$

• $$t2 = 0 \times 00000000A$


Resultado Esperado:

• El resultado de la suma debe ser 0x000000F, y este valor debe ser almacenado en \$t1.

Simulación (Resultado):

- \$t1 = 0x0000000F (resultado esperado)
- PC después de ejecutar la instrucción: 0x00000008

Resultado de la simulación: La instrucción se ejecutó correctamente y el valor esperado 0x0000000F fue almacenado en \$11.



3. Prueba de BEQ (Salto Condicional)

- Instrucción: BEQ \$t1, \$t2, label
- **Descripción**: Si los valores en los registros \$t1 y \$t2 son iguales, se realiza un salto a la dirección especificada en label.

Configuración Inicial:

- \$t1 = 0x0000000F
- \$t2 = 0x0000000F (Los registros \$t1 y \$t2 son iguales, por lo que se debe realizar el salto.)


Resultado Esperado:

- El **PC** debe actualizarse con la dirección de salto especificada.
- Si label se encuentra en la dirección 0x00000010, el PC debe ser actualizado a 0x00000010.

Simulación (Resultado):

• **PC** después de ejecutar la instrucción: 0x00000010 (salto realizado correctamente)

Resultado de la simulación: La instrucción **BEQ** detectó que los registros \$11 y \$12 eran iguales y realizó el salto correctamente, actualizando el **PC**.



TestF2 MemInst.v

1. Prueba de Carga de Memoria (LW)

La instrucción que cargamos para la simulación fue un LW (Load Word), que debería cargar un valor de la memoria en un registro.

Descripción: Esta instrucción carga una palabra desde la memoria, ubicada en la dirección de la suma de \$a0 + 4, y la almacena en el registro \$t0.

Configuración Inicial:

- Dirección de memoria 0x00000004: contiene el valor 0x00000005.
- Valor de \$a0: 0x00000000, lo que significa que se accede a la dirección 0x00000004.

Resultado Esperado:

• El valor en la dirección 0x00000004 debe ser cargado en el registro \$t0.

Resultado de la Simulación:

memory_array[0] = 20080005

- Aquí vemos que la memoria en la dirección 0x00000000 tiene el valor 20080005, que corresponde a la instrucción LW \$t0, 4(\$a0). Esta es la representación en código máquina.
- Esto confirma que la instrucción fue correctamente cargada y que la memoria fue configurada para realizar la operación esperada.

2. Prueba de Carga de Memoria con otra Dirección

Descripción: Cargamos una palabra desde la memoria en la dirección 0x00000010, que corresponde a 10 + \$a0 (suponiendo que \$a0 es 0x00000000).

Configuración Inicial:

- Dirección de memoria 0x00000010: contiene el valor 0x0000000A.
- Valor de \$a0: 0x00000000.

Resultado Esperado:

El valor de la dirección 0x00000010 debe ser cargado en el registro \$t1.

Resultado de la Simulación:

memory array[1] = 2009000a

- Aquí, 2009000a corresponde a la instrucción LW \$t1, 10(\$a0) en formato máquina.
- La memoria ha sido correctamente configurada para realizar la operación, y la instrucción fue cargada adecuadamente.

```
VSIM 25> run -all

# memory_array[0] = 20080005

# memory_array[1] = 2009000a
```

Conclusión

Este trabajo es un desafío interesante que me permite examinar las operaciones del procesador a nivel de hardware, especialmente en el diseño y simulación de rutas de datos. Durante la capacitación, pude implementar módulos clave como ALU, memoria de instrucciones, registros y unidades de control, todos los cuales funcionan de manera coordinada para ejecutar las instrucciones del programa. Una de las partes más complicadas es asegurarse de que las instrucciones se ejecutan correctamente y para ello los bancos de pruebas son importantes. Mediante la simulación, pude verificar que instrucciones como LW y SW realmente se cargaron en la memoria y se ejecutaron como se esperaba. Esto me ayudó a comprender mejor cómo funcionan los tipos de instrucciones R, I y J, y cómo el procesador maneja las operaciones de lectura, escritura y salto.

Referencias

B Wikipedia. (2024). MIPS architecture. https://en.wikipedia.org/wiki/MIPS architecture

GitHub. (2024). 32-bit MIPS processors. https://github.com/david-palma/MIPS-32bit

Patterson, D. A., & Hennessy, J. L. (2018). *Organización y diseño de computadoras:* La interfaz hardware/software (5.ª ed.). Morgan Kaufmann. Enlace: https://www.elsevier.com/books/computer-organization-and-design/patterson/978-0-12-812740-1