

Curs 3


Proiectarea cu Microprocesoare

2.2. Microprocesorul 80386

- Este primul microprocesor pe 32 biți, atât la nivelul magistralei de date cât și la nivelul registrelor interne;
- Conține un mecanism de gestiune a memoriei performant care preia de la microprocesorul anterior al familiei conceptul și soluția segmentării memoriei și îi adaugă conceptul și soluția paginării memoriei; toate microprocesoarele din familie care i-au urmat au preluat acest mecanism de gestiune a memoriei;
- Viteza a crescut nu numai prin creșterea frecvenței tactului dar și prin îmbunătățiri structurale, ca de exemplu: creșterea numărului blocurilor interne care lucrează independent și ciclurile mașină cu generarea în avans a adreselor;
- Include facilități de depanare și autotestare;
- Creșterea capacității de memorie gestionabilă: 64 To/ task memorie virtuală ce poate fi mapată în 4 Go memorie fizică.

Proiectarea cu Microprocesoare

■ Structura internă




Proiectarea cu Microprocesoare

- **Unitatea de interfațare la magistrală** asigură legătura microprocesorului cu exteriorul; este solicitată de toate celelalte unități;
- **Unitatea de aducere în avans a instrucțiunilor** implementează o facilitare existentă și la microprocesorul 8086: atunci când nu se execută vreun acces la magistrală, unitatea aduce în avans instrucțiuni și le depune într-un șir de instrucțiuni, de 16 octeți, economisindu-se astfel timpul de aducere a codului instrucțiunii;
- **Unitatea de decodificare a codului instrucțiunii** extrage codurile de instrucțiune din unitatea de aducere în avans a instrucțiunilor și le decodifică; necesită o perioadă de tact pentru a decodifica un octet de cod;
- **Unitatea de execuție** cuprinde unitatea aritmetică și logică, setul de registre și dispozitivul de comandă și control care conduce întreaga activitate a microprocesorului;
- **Unitatea de segmentare** translatează adresa logică în adresă liniară și realizează protecția;
- **Unitatea de paginare** preia, dacă este activată, adresa liniară furnizată de unitatea de segmentare și o transformă în adresă fizică; dacă nu este activată, adresa liniară devine adresă fizică; cuprinde o memorie cache pentru paginare, în scopul creșterii vitezei.

Proiectarea cu Microprocesoare

- Setul de registre:
 - registre de segment,
 - registre generale și
 - registre sistem.
- Registrele de segment



Proiectarea cu Microprocesoare

■ Registrele generale


	31	16	15	8	7	0	
EAX					AH	AL	AX
EBX					BH	BL	BX
ECX					CH	CL	CX
EDX					DH	DL	DX
ESI					SI		
EDI					DI		
EBP					BP		
ESP					SP		

	31	16	15	0
EIP				IP

	31	171615															0	
EFLAGS		V	R		N		O	D	I	I	T	S	Z		A		P	C
		M	F	0	T	IOPL	F	F	F	F	F	F	0	F	0	F	1	F

Proiectarea cu Microprocesoare

■ Registrele sistem




Proiectarea cu Microprocesoare

- Ciclurile mașină
 - tipuri de cicluri

M//IO	D//C	W//R	Tip de ciclu
0	0	0	Acceptare a cererii de întrerupere
0	0	1	Nu apare
0	1	0	Citire de la porturi
0	1	1	Scriere la porturi
1	0	0	Aducere cod de instrucțiune
1	0	1	Halt sau Shutdown
1	1	0	Citire date din memorie
1	1	1	Scriere date in memorie


Proiectarea cu Microprocesoare

- Cicluri normale și cu generare în avans a adreselor
 - succesiune de cicluri normale



Proiectarea cu Microprocesoare

- succesiune de cicluri cu generare în avans a adreselor



Proiectarea cu Microprocesoare

■ Organizarea și gestionarea memoriei

□ Modul real:


- emulează microprocesorul 8086, ca urmare va avea aceeași arhitectură de bază dar va permite și accesul la registre pe 32 biți;

□ Modul protejat:

- oferă performanțe deosebite și suport hardware complet și rapid pentru implementarea sistemelor multitasking;
- asigură comutarea rapidă a taskurilor, separarea și protecția zonelor de memorie proprii taskurilor, între ele precum și separarea și protecția zonelor de memorie proprii sistemului de operare;
- oferă un mecanism de privilegii, pe 4 nivele, care ordonează zonele de memorie și împiedică accesele neautorizate la memorie;
- orice acces la memorie este posibil doar respectând un set de reguli bine determinat care include controale de tip de acces, controale de drepturi de acces și controale de nivel de privilegiu;
- permite ca fiecărui task să îi fie alocați 64 To memorie virtuală și această memorie virtuală va putea fi mapată în doar 4 Go memorie fizică.


Proiectarea cu Microprocesoare

- În modul protejat microprocesorul are 3 spații de adrese:
 - logice, date de programator,
 - liniare, obținute din mecanismul de segmentare și
 - fizice, obținute din mecanismul de paginare.



Proiectarea cu Microprocesoare

- Mecanismul de segmentare




Proiectarea cu Microprocesoare

- Adresa logică = Deplasament + Registru selector;
- Deplasament: 32 biți, furnizat de instrucțiune;
- Registru selector = Registru de segment;
- Conținutul registrului selector: index în Tabela;
- O intrare în Tabel = grup de 8 octeți numit descriptor;
- 3 tipuri de tabele cu descriptori:
 - Tabela Descriptorilor Globali (GDT) – comună tuturor taskurilor;
 - Tabela Descriptorilor Locali (LDT) – proprie unui task;
 - Tabela Descriptorilor de Întreruperi (IDT) – comună tuturor taskurilor;

Proiectarea cu Microprocesoare

- GDTR (Global Descriptor Table Registers) indică adresa de bază și limita GDT;
- IDTR (Interrupt Descriptor Table Registers) indică adresa de bază și limita IDT;
- LDTR (Local Descriptor Table Registers): microprocesorul vede LDT – urile ca segmente de sine stătătoare;



Proiectarea cu Microprocesoare

- Structura unui selector de segment:



- INDEX = 13 biți → GDT sau LDT are $2^{13} = 8192$ intrări a câte 8 octeți → o tabelă are 8 – 65536 octeți;

- Un task poate accesa maxim:

8192 segmente comune + 8192 segmente proprii = 16384 segmente.

■ **Descriptor:**

- | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|-------------------|--|--|--|--|--|---|-------------|---|-------------|------------------|-----|---|-----|-----|---|-----|---|---|------------|------------|--|--|--|--|--|--|--|---|
| 31 | | | | | | | | | | | | | | 0 | | | | | | | | | | | | | | 14
Descriptor
pentru
segmente de
cod și date
0 |
| BAZĂ 31-24 | | | | | | G | D
/
B | 0 | A
V
L | Limită
19-16 | | | P | DPL | S | TIP | | | A | BAZĂ 23-16 | | | | | | | | |
| BAZĂ 15-0 | | | | | | | | | | LIMITĂ 15-0 | | | | | | | | | | | | | | | | | | |
| 31 | | | | | | | | | | | | | | 0 | | | | | | | | | | | | | | 14
Descriptor
pt.
segmente
sistem
0 |
| BAZĂ 31-24 | | | | | | G | 0 | 0 | 0 | Limită
19-16 | | | P | DPL | 0 | TIP | | | BAZĂ 23-16 | | | | | | | | | |
| BAZĂ 15-0 | | | | | | | | | | LIMITĂ 15-0 | | | | | | | | | | | | | | | | | | |
| 31 | | | | | | | | | | | | | | 0 | | | | | | | | | | | | | | 14
Descriptor
de tip
poartă
0 |
| DEPLASAMENT 31-16 | | | | | | | | | | P | DPL | 0 | TIP | | | 0 | 0 | 0 | NUMĂR | | | | | | | | | |
| SELECTOR | | | | | | | | | | DEPLASAMENT 15-0 | | | | | | | | | | | | | | | | | | |

Proiectarea cu Microprocesoare

- ❑ P ("Present"): bitul de prezență; 1 înseamnă ca segmentul este în memoria fizică iar 0 înseamnă ca segmentul nu se găsește în memoria fizică deci o încercare de acces la el va provoca o excepție;
- ❑ DPL ("Descriptor Privilege Level"): este nivelul de privilegiu al segmentului;
- ❑ S ("Segment Descriptor"): indică tipul descriptorului; 1 pentru segmente de cod și date și 0 pentru segmente sistem;
- ❑ G ("Granularity"): unitatea de măsură este octetul sau pagina de 4 Ko;
- ❑ TIP: se interpretează diferit funcție de tipul segmentului;
- ❑ A ("Accessed"): segmentul a mai fost, 1, sau nu a mai fost, 0, accesat; este folosit de mecanismul de memorie virtuală pentru a selecta segmentul care va fi eliminat din memoria fizică; sistemul de operare va șterge acest rang după fiecare accesare a segmentului, contorizând simultan numărul de accesări ale segmentului; în acest fel sistemul de operare poate afla numărul de accesări ale fiecărui segment într-o perioadă de timp determinată; dacă segmentul care se elimină din memoria fizică este ales după criteriul "cel mai puțin folosit" într-o anumită perioadă, atunci contorizările realizate de sistemul de operare indică rapid segmentul ce va fi eliminat.

Proiectarea cu Microprocesoare

- Descriptorii pentru segmente de cod și date: câmpul TIP:
 - E = 1 - descriptor pentru segment de cod:
 - C ("Conforming"): bit de conformitate, oferă posibilitatea ca un segment de cod să fie accesat din segmente de cod mai puțin privilegiate; dacă C = 1 atunci segmentul se numește conform și poate fi accesat din segmente de cod mai puțin privilegiate;
 - R ("Readable"): 0 înseamnă că segmentul nu poate fi citit ci doar executat iar 1 înseamnă că segmentul poate fi și citit și executat; un segment de cod ce poate fi și citit trebuie folosit atunci când conține și constante și instrucțiuni; acest rang poate fi folosit și la protecție contra furturilor de cod;
 - E = 0 - descriptor pentru segment de date sau stivă:
 - ED ("Expansion Direction"): specifică dacă segmentul este expandabil spre adrese mai mici (cazul segmentelor de stivă), 1 sau spre adrese mai mari (cazul segmentelor de date), 0; prin acest mecanism se stabilește până unde se poate întinde un segment de date/ stivă;
 - W ("Writeable"): specifică dacă segmentul respectiv este protejat, 0, sau nu, 1, la scriere.

Proiectarea cu Microprocesoare


- Dezavantaj al mecanismului de segmentare:
 - citirea unui descriptor adică 2 cicluri suplimentare; soluția: registre cache pentru descriptori.
- Avantaje ale mecanismului de segmentare:
 - facilitează implementarea sistemelor multitasking prin asignarea segmentelor de cod și date proprii,
 - facilitățile de protecție oferite de microprocesor asigură separarea segmentelor corespunzătoare unui task de cele corespunzătoare altui task și de cele corespunzătoare sistemului de operare; în acest fel pot rula concurrent mai multe taskuri, izolate unul de celălalt, fiecare având acces doar la propriile resurse și izolate de resursele sistemului de operare,
 - un program oarecare nu poate modifica resursele sistemului de operare și o eroare dintr-un program nu poate afecta decât propriile resurse,
 - în cazul existenței unei erori într-un program care duce la abandonarea sa, alte programe pot rula pentru a diagnostica și, eventual corecta, eroarea;
 - verificările care asigură protecția sunt realizate de microprocesor înainte de fiecare acces la memorie, în timpul translatării adresei, deci nu necesită timp suplimentar; verificări:
 - de tip: verificarea restricțiilor impuse de octetul de attribute din descriptor,
 - de limită: împiedică un acces în afara segmentului,
 - de puncte de intrare în segmentul destinație,
 - de nivele de privilegiu:
 - 4 nivele de privilegiu: 0 (cel mai privilegiat) – 3 (cel mai puțin privilegiat),
 - nivelul 0 se alocă nucleului sistemului de operare iar nivelul 3 programelor aplicative.

Proiectarea cu Microprocesoare

- Transferul controlului în alt segment de cod (intersegment) se realizează prin încărcarea registrului CS utilizând o instrucțiune de tip JMP sau CALL intersegment și în cazul comutării taskurilor;
- Comutarea taskurilor înseamnă transferul controlului într-un alt segment de cod, împreună cu salvarea stării curente a microprocesorului și încărcarea noii stări a microprocesorului;
- Fiecărui task îi corespunde un segment special, Segment Stare Task, TSS, care conține toate informațiile necesare actualizării stării microprocesorului și revenirii în taskul de unde s-a făcut comutarea:
 - indicatorii de stivă și valorile selectorilor pentru stivele corespunzătoare nivelelor de privilegiu 0, 1 și 2,
 - conținuturile registrelor generale, inclusiv ale registrelor EIP și EFLAGS; registrul EIP conține punctul de intrare în taskul corespunzător,
 - selectorul pentru LDT al taskului respectiv,
 - legătura cu taskul apelant,
 - harta de intrare/ ieșire,
 - câmp pentru informații suplimentare la dispoziția sistemului de operare sau a programelor aplicative.

Proiectarea cu Microprocesoare

■ Structura unui TSS:



Proiectarea cu Microprocesoare

- Fiecărui task îi corespund segmente de date proprii ale căror descriptori se găsesc într-o LDT proprie; aceasta asigură o izolare a datelor corespunzătoare taskurilor; selectorul care va fi încărcat în LDTR, partea vizibilă, va fi preluat din TSS;
- Câmpul HARTĂ I/E completează protecția la operațiile de I/E:
 - verificările menționate,
 - verificarea de nivel de privilegiu,
 - biții din HARTĂ I/E.
- Adresa de început și limita unui TSS se obțin dintr-un descriptor pentru un TSS, prezent în GDT;
- Accesul la descriptor se face printr-un selector conținut în registrul de task, TR, în partea vizibilă a sa;
- În partea invizibilă a sa se încarcă, din descriptor, adresa de bază și limita Segmentului Stare Task, realizându-se accesul la acesta.

Proiectarea cu Microprocesoare

- Operațiile executate de microprocesor la comutarea taskurilor sunt următoarele:
 - se memorează valorile curente pentru registrele generale, EAX, EBX, ECX, EDX, ESP, EBP, ESI, EDI, CS, SS, DS, ES, FS, GS, EIP și EFLAGS în TSS activ și acesta este trecut în stare de liber;
 - se încarcă registrul de task, TR, partea vizibilă, cu valoarea corespunzătoare noului task și se trece noul task în starea activ;
 - se încarcă registrele și LDTR, partea vizibilă cu valorile din noul TSS; se încarcă și partea invizibilă a LDTR;
 - se intră în noul task în punctul CS:EIP.


Proiectarea cu Microprocesoare

■ Mecanismul de paginare:

- a apărut ca urmare a dimensiunilor mari ale segmentelor (până la 4 Go), în scopul gestionării mai eficiente a lor; privește segmentul ca fiind alcătuit din pagini fixe de 4 Ko și oferă facilități suplimentare de protecție;
- activarea / dezactivarea mecanismului de paginare se face prin setarea / resetarea rangului PG, cel mai semnificativ, din registrul CR0;
- mecanismul de paginare preia adresa generată de cel de segmentare, adresa liniară, și o transformă în adresă fizică;
- dacă mecanismul de paginare nu este activat, atunci adresa liniară devine adresă fizică;

Proiectarea cu Microprocesoare

- Structura mecanismului de paginare:



Proiectarea cu Microprocesoare

■ Avantaje:


- se pot gestiona $1024 \times 1024 = 1 \text{ M}$ pagini a câte 4 Ko;
- tabelele sunt ele însele pagini de câte 4 Ko;
- cere zone de memorie compacte de dimensiuni mici: 4 Ko față de un mecanism pe un singur nivel, cu pagini de 4 Ko, pentru care ar fi fost necesară o tabelă cu 1 M intrări și considerând 4 octeți/ intrare ar fi fost necesară o zonă de memorie compactă de 4 Mo.

■ Dezavantaje:

- necesitatea execuției a două accese suplimentare la memorie pentru fiecare acces dorit, ceea ce înseamnă timp suplimentar;
- soluția: prevederea în microprocesor a unei memorii cache pentru paginare, cunoscută sub denumirea de TLB;
- conține adresele celor mai recent folosite 32 pagini;
- tabela are 32 intrări și poate acoperi 128 Ko de memorie.

Proiectarea cu Microprocesoare

■ Adresarea memoriei la microprocesorul 80386:



Proiectarea cu Microprocesoare

■ Sistemul de întreruperi:

- întreruperi: provocate de evenimente externe și instrucțiuni INT nn;
- excepții: provocate de evenimente interne;
- 3 grupe:
 - erori ("faults"): o eroare este o excepție detectată înaintea execuției instrucțiunii care a provocat-o; exemple sunt: violare de privilegii, segment sau pagină lipsă din memoria fizică etc.; adresa de revenire din rutina de tratare este adresa instrucțiunii în timpul căreia s-a detectat excepția deci are loc o restartare a instrucțiunii;
 - traps: este un tip de excepție luată în considerare la sfârșitul execuției instrucțiunii care a provocat-o; exemple sunt: eroare la divizare, ieșire din domeniu; adresa de revenire din rutina de tratare este adresa instrucțiunii următoare instrucțiunii în timpul căreia s-a detectat excepția;
 - abandonuri: apare ca urmare a unor situații deosebite, catastrofale, de exemplu o eroare hardware; nu se cunoaște instrucțiunea care a determinat abandonul și nu se poate asigura nici continuarea execuției programului;
- tratare în mod real și în mod protejat;
- Tabela vectorilor: în mod protejat conține descriptori speciali, numiți porți, de tip întrerupere sau trap și este IDT.

Proiectarea cu Microprocesoare

- Accesul la rutina de tratare a unei întreruperi sau excepții printr-o poartă de tip întrerupere sau trap:

