

PROPOSAL PESERTA HACKATHON CHIP 2026

Kategori: IC Chip Design & FPGA Implementation

Topik 03 – AI / Edge Accelerator, dengan *Security Design* sebagai fondasi

Identitas Tim

Judul Ide Desain Chip: LMM-16 – *Secure, Low-Power Tiled INT16 Matrix Engine* untuk inferensi keputusan Laya secara lokal pada DE10-Nano

Nama Tim: [. . .]

Anggota Tim (2–4 orang):

- **Ketua:** [Nama Ketua] – [Institusi/Universitas] – [Email/HP]
- **Anggota 1:** [Nama Anggota] – [Institusi/Universitas] – [Email/HP]
- **Anggota 2:** [Nama Anggota] – [Institusi/Universitas] – [Email/HP]

Dosen Pembimbing: [Nama Dosen & Gelar] – [Institusi]

Label angka: **[U]** hasil ukur/simulasi di repositori ini · **[S]** spesifikasi/sumber resmi · **[E]** estimasi · **[A]** asumsi. Kode, testbench, dan data mentah: `v2/script/` (RTL v2) dan `fpga/` (v1, tidak diubah).

1. Ringkasan Ide (Executive Summary)

Masalah yang Diangkat:

Organisasi yang melayani publik (perbankan, layanan pemerintah, pencetakan dokumen sekuriti) setiap hari harus *memutuskan* sesuatu dari teks bebas: tiket keluhan ini masuk ke *billing* atau *technical*? Dokumen ini perlu verifikasi manual atau tidak? Hari ini keputusan semacam ini umumnya dijalankan model AI di GPU, baik di *cloud* maupun server *on-premise*. Untuk titik layanan di tepi jaringan (kantor cabang, kios, loket), pola itu bermasalah dari sisi bisnis:

1. **Data keluar lokasi.** Teks pelanggan adalah data pribadi. Mengirimnya ke GPU *cloud* di luar negeri tunduk pada syarat transfer lintas batas UU No. 27/2022 Pasal 56^[S] [10].
2. **Biaya berulang.** Satu GPU T4 *cloud on-demand* US\$0,35/jam^[S] [11], sekitar US\$3.066 per tahun per lokasi bila selalu siaga, sedangkan beban per lokasi hanya ratusan keputusan per hari.
3. **Daya dan bentuk fisik.** GPU inferensi kelas data center (T4/L4) memiliki amplop daya 70–72 W *hanya untuk kartunya*^[S] [12,13], ditambah server induk. Di tepi, beban berbentuk *batch-1* dengan *duty cycle* rendah, sehingga sebagian besar daya itu terbuang untuk siaga.

Model yang kami percepat adalah **Laya multilingual** (321.908.995 parameter^[U]), mesin keputusan *typed-decision*: teks bebas + daftar pilihan → probabilitas tiap pilihan, tanpa API eksternal. Profiling menunjukkan satu bentuk kernel, $Y[L, 2304] = X[L, 768] \cdot W[768, 2304]$ (44 pemanggilan per keputusan: 22 `attn.Wqkv` + 22 `mlp.Wi`), memakan **35–49% waktu operator CPU**^[U].

Solusi yang Ditawarkan:

IP **LMM-16**: mesin GEMM ter-*tile* 128 MAC/siklus berbasis DSP Cyclone V yang mengambil tile X/W dari DDR, menghitung dengan kontrak integer **W16A16** yang bit-exact, lalu menulis hasil INT32 kembali ke DDR. Host (ARM) tetap menjalankan tokenizer, operator lain, dan keputusan akhir. Bobot tetap berupa *data* di DDR, bukan logika, sehingga model dapat diperbarui tanpa sintesis ulang. Keamanan dibangun di RTL sejak awal: jendela DMA terkunci, validasi *fail-closed* sebelum transaksi bus pertama, *guard* di setiap burst, dan *scrub* seluruh buffer setelah setiap request.

Implementasi pada DE10-Nano:

Kontrol melalui *lightweight* HPS-to-FPGA bridge (CSR 32-bit). Data melalui dua port FPGA-to-SDRAM (F2S) 64-bit: satu *read-only* untuk X/W, satu untuk menulis Y. *Completion* melalui IRQ `f2h_irq0`. Satu domain clock 100 MHz^[A]; CDC ditangani bridge hard HPS^[S]. Estimasi pemakaian: 64 blok DSP untuk PE, 254 M10K, $\approx 12k$ LUT^[E].

Kebaruan & Keunggulan:

1. **Presisi dipilih dari gate keputusan, bukan kebiasaan.** INT8 membalik 2 dari 12 keputusan Laya; W16A16 mempertahankan 12/12 dengan biaya DSP **sama** karena multiplier native Cyclone V adalah $18 \times 18^{[U]}$.
2. **Bit-exact dan dapat diaudit.** RTL identik bit demi bit dengan reference integer pada 72 tensor Laya nyata dan pada inferensi penuh dengan RTL di dalam loop (12/12 keputusan sama)^[U]. Input yang sama selalu menghasilkan keputusan yang sama di perangkat mana pun, sifat yang penting bagi sektor teregulasi.
3. **Keamanan di hardware:** 32/32 uji negatif lolos; permintaan ilegal ditolak dengan 0 transaksi bus^[U]. v2 menutup residu data di register output RAM yang ditemukan saat audit (Bagian 3.1.6).
4. **Hemat daya & area.** v2 melipat pembulatan ke akumulator dan memecah dot4 menjadi dua pasangan *sum-of-2* DSP: -13% LUT ($13,8k \rightarrow 12,0k$) tanpa mengubah satu bit pun keluaran^{[U][E]}.

Target Pengguna & Dampak:

Kantor cabang bank, loket layanan publik, kios mandiri, dan lini produksi dokumen sekuriti yang perlu keputusan AI tanpa mengirim data keluar lokasi. Dampaknya: kepatuhan UU PDP lebih sederhana, biaya per lokasi berubah dari langganan menjadi investasi sekali ($\approx US\$230$ untuk DE10-Nano^[S] [14]), dan amplop daya papan $\approx 7,5 W^{[S]}$ [1], sekitar sepersepuluh daya kartu GPU inferensi saja. RTL ditulis dalam Verilog-2001 tanpa primitif vendor, sehingga dapat dibawa ke SoC/ASIC nasional.

2. Latar Belakang & Rumusan Masalah (Problem Statement)

Latar Belakang:

2.1 Sudut pandang bisnis: mengapa bukan “semua di GPU”?

GPU adalah pilihan tepat untuk pelatihan dan untuk inferensi terpusat dengan *batch* besar. Namun keputusan di tepi jaringan berpola **batch-1, sporadis, dan sensitif privasi**. Pada pola itu, yang dibayar bisnis bukan FLOPS puncak, melainkan biaya siaga, daya, dan risiko data. Tabel 1 merangkum opsi penempatan untuk satu lokasi yang beroperasi 24/7 selama 3 tahun (26.280 jam).

Opsi penempatan	Daya	Biaya perangkat / sewa	Biaya energi 3 th	Catatan bisnis
GPU <i>cloud</i> (T4)	70 W kartu ^[S]	US\$0,35/jam $\rightarrow$ US\$9.198 / 3 th (komitmen 3 th: US\$4.205) ^[S]	termasuk sewa	teks pelanggan keluar lokasi (UU PDP Ps. 56); butuh koneksi; latensi jaringan
Server <i>on-prem</i> + L4	72 W kartu ^[S] + host	kartu + server	$\geq$ Rp2,73 jt (kartu saja) ^[E]	data tetap lokal; daya dan biaya terlalu besar untuk satu cabang
Jetson Orin Nano 8GB	7–15 W ^[S]	US\$440–780 (modul) ^[S]	Rp0,28–0,57 jt ^[E]	lebih cepat dari LMM-16; GPU tertutup, hasil float tidak bit-exact lintas perangkat
DE10-Nano + LMM-16	3,7–7,5 W papan^[S] [1]	US\$230^[S]	Rp0,28 jt^[E]	data lokal, RTL terbuka & dapat diaudit, keputusan bit-exact, keamanan DMA di hardware, jalur ke ASIC

Tabel 1: Opsi penempatan untuk satu titik layanan. Daya GPU adalah TDP kartu, belum termasuk server induk. Energi = daya maksimum $\times$ 26.280 jam $\times$ tarif PLN B-2 2026^[S] [15].

Benchmark terukur (CPU vs GPU, batch-1). Untuk menguji argumen “GPU kurang termanfaatkan pada batch-1”, kami mengukur kernel yang sama dan satu keputusan Laya penuh pada CPU dan GPU terintegrasi Apple M1 (7 core GPU, puncak $\approx 2,3$ TFLOPS FP32^[S] [16]), dengan bobot sudah berada di perangkat dan X/Y disalin per panggilan:

L	Kernel CPU, ms ^[U]	Kernel GPU, ms ^[U]	Utilisasi GPU vs puncak	Keputusan penuh CPU, ms ^[U]	Keputusan penuh GPU, ms ^[U]	GPU vs CPU
109	0,54	1,42	12%	99	58	1,70 $\times$
173	0,74	2,04	13%	129	97	1,33 $\times$
301	1,24	2,75	17%	222	147	1,51 $\times$
557	2,62	2,77	31%	460	286	1,61 $\times$

Tabel 2: Median; kernel 50 ulangan, keputusan penuh 20 ulangan; FP32, 4 thread; keputusan GPU = CPU di semua kasus (v2/script/results/bench_platforms.json). Mesin laptop pendingin pasif; ulangi setelah cooldown karena throttling menggeser angka CPU.

Pada batch-1, GPU hanya memakai 12–31% kemampuan puncaknya, kernel dominan Laya di GPU justru *lebih lambat* daripada di CPU (unit matriks CPU M1), dan keputusan Laya penuh hanya $1,3\text{--}1,7\times$ lebih cepat daripada CPU. Bottleneck-nya adalah peluncuran kernel, salinan data, dan operator kecil, bukan FLOPS. Inilah celah yang diisi akselerator kecil berdaya rendah: **pekerjaan keputusan di tepi tidak butuh 70 W, melainkan kernel dominan yang efisien, aman, dan dekat dengan data.**

Batas yang kami nyatakan terbuka. DE10-Nano adalah *wahana prototipe*. Operator selain kernel tetap berjalan di Cortex-A9 800 MHz, sehingga latensi keputusan penuh di papan ini berorde detik dan belum cocok untuk dialog interaktif. Use case awalnya adalah keputusan asinkron (routing tiket/email, triase formulir dan dokumen, antrean offline). Nilai jangka panjangnya adalah IP LMM-16 dan arsitektur keamanannya, yang dapat dipasang di SoC edge dengan CPU modern atau di chip nasional.

2.2 Sudut pandang teknis: kernel mana yang dipercepat

Profiling CPU (Apple M1, FP32, 4 thread, 12 pesan $\times$ panjang state 64/128/256/512 token; panjang gabungan $L = 109/173/301/557$):

L	Kernel 768→2304, ms/inferensi ^[U]	% aten self-CPU ^[U]	aten::mm total ^[U]	Median e2e, 360 run acak ^[U]	MAC per pemanggilan
109	29,4	41,3%	59,6%	66 ms	192.872.448
173	35,5	40,5%	58,5%	88 ms	306.118.656
301	55,1	38,7%	55,7%	136 ms	532.611.072
557	95,0	35,2%	50,6%	256 ms	985.595.904

Tabel 3: Kasus *billing* per panjang. Di 12 kasus, porsi kernel 35,2–41,3%, kecuali *other_64* 49,2% (*profiling_v2/v2_operators.csv*).

Rumusan Masalah & Perancangan:

- Bobot tidak muat on-chip.** Satu matriks INT16 = 3,54 MB, sedangkan total M10K hanya 553 blok ($\approx 553\text{ KB}$)^[S]. Bobot harus di-*stream* dari DDR3 32-bit yang dipakai bersama CPU (puncak teoretis 3,2 GB/s^[S]).
- Presi.** Akselerator harus mereproduksi keputusan *baseline*, termasuk 4 keputusan baseline yang salah. Kami tidak “memperbaiki” label lewat kuantisasi.
- Keamanan.** Master F2S dapat mengakses seluruh SDRAM^[S]. Bug atau proses jahat dapat mengubah akselerator menjadi DMA liar yang membaca memori kernel atau proses lain.
- Amdahl.** Dengan porsi 35–49%, percepatan end-to-end di platform yang sama dibatasi $1,54\text{--}1,96\times$. Karena itu target kami adalah *offload* hemat energi dan aman, bukan klaim kecepatan menyeluruh.

Gap. Karya DE10-Nano terdekat (Gadea-Gironés dkk., 2024 [1]) memakai OpenCL FP32 untuk CNN dan menyimpulkan HPS+NEON “hardly justifies the use of the FPGA” kecuali FPGA membebaskan CPU, dan jalur DDR mendominasi. Kami belum menemukan GEMM transformer di DE10-Nano yang presisinya dipilih dari gate keputusan, aman terhadap DMA, dan bit-exact.

Gate numerik: mengapa INT16, bukan INT8 (dijalankan sebelum RTL; 44 modul Laya diganti kernel kandidat; 12 kasus; dibandingkan dengan baseline FP32 di proses yang sama)^[U]:


Kandidat	Error relatif tensor (median)	Keputusan sama	$\max \Delta p $	Catatan
W8A8 per-kanal/per-token	3,4e-2	10/12	0,223	<i>billing_512</i> , <i>other_512</i> terbalik
W8 + aktivasi FP32	7,8e-3	10/12	0,057	error bobot INT8 saja sudah membalik
BF16 operand, akumulasi FP32	1,8e-3	11/12	0,0074	margin baseline hanya 0,004–0,012
W12A12 / W14A14	2,1e-3 / 5,2e-4	12/12	0,0053 / 0,0014	lolos tipis / aman
W16A16, $\gg 10 \rightarrow$ INT32 (kontrak)	1,3e-4	12/12	0,0005	setara FP16 ($1,6e-4$); dipilih

Tabel 4: *fpga/results/e2e_*.json*. Konsisten dengan literatur: aktivasi BERT memiliki outlier sehingga W8A8 PTQ gagal tanpa penanganan khusus [7, 8].


3. Proposed Chip Design

3.1 Solusi & Arsitektur Sistem

[Diagram Blok Sistem]



Gambar 1: Partisi sistem. Jalur kontrol (LW, 32-bit) terpisah dari jalur tensor (F2S, 2×64-bit). Tidak dipakai: H2F AXI 128 (CPU menjadi penyalin data) dan F2H/ACP (koheren tetapi melewati L2 dan bersaing dengan cache CPU; F2S terukur jauh lebih cepat [2]).



Gambar 2: Arsitektur internal IP LMM-16 v2. Perubahan v2 ada di PE array dan cakupan scrub; antarmuka, register map, dan latensi siklus identik dengan v1.

3.1.1 Input/Output, antarmuka, dan komunikasi

Antarmuka	Spesifikasi resmi ^[S]	Pilihan & alasan
LW HPS-to-FPGA	AXI 32-bit, base 0xFF20_0000 (2 MB)	CSR Avalon-MM slave 32-bit, read latency 1; terisolasi dari jalur data
FPGA-to-SDRAM (F2S)	AXI-3/Avalon-MM, ≤6 port, 32–256 bit per port; MPFE bersama	2 port Avalon 64-bit. Kebutuhan rata-rata $297\text{--}359 \text{ MB/s}^{[U]} = 37\text{--}45\%$ puncak port 64-bit @100 MHz. Port 128/256-bit hanya menambah ALM, routing, dan daya tanpa throughput (compute-bound). F2S jauh lebih cepat dari F2H [2]; R+W serentak 20,08 Gbps [5].
IRQ	f2h_irq0 ke GIC	level-high saat DONE/ERROR bila IRQ_EN; tanpa <i>busy-poll</i> (hemat daya CPU)
Reset/CDC	bridge HPS memiliki clock crossing asinkron; port F2S dilepas lewat fpgaportrst	satu clock 100 MHz; reset async-assert/sync-release; urutan: konfigurasi FPGA → bridge → fpgaportrst (U-Boot) → probe driver

Register map (word offset): 0x00 ID “LMM2” · 0x01 CTRL (START, ABORT, IRQ_EN, CLR) · 0x02 STATUS {err_code, rejected, err, done, busy, state} · 0x03/0x04 REQ_ID/DONE_ID · 0x05–0x07 M, K, N · 0x08–0x0A alamat X, W, Y · 0x0B TIMEOUT · 0x0C–0x0E WIN_LO, WIN_HI, WIN_LOCK · 0x10–0x13 PERF (siklus, siklus MAC, beat baca, beat tulis).

Urutan satu request: (1) host mengkuantisasi X ke slot CMA lalu `ioctl(SUBMIT)`; driver menulis CSR, REQ_ID, START. (2) CHECK: bila gagal, ERROR dengan 0 beat bus. (3) LDX: muat blok X. (4) LDW: muat panel W 0. (5) PANEL: hitung panel p sambil memuat panel p+1; segmen Y ditulis segera setelah drain. (6) FLUSH lalu *fence read* di port yang sama, supaya DONE tidak mendahului data. (7) SCRUB, lalu DONE, DONE_ID = REQ_ID, IRQ. (8) Driver mencocokkan DONE_ID (completion basi ditolak), lalu `dma_sync_for_cpu(Y)`.

3.1.2 Arsitektur pemrosesan: kontrak numerik

$q_x = \text{clip}(\text{rint}(x/s_x), \pm 32767)$ dengan s_x per token; q_w per kanal keluaran, dikuantisasi *offline*. $acc = 2^9 + \sum_k q_x q_w$ eksak dengan $|acc| < K \cdot 2^{30} + 2^9 \leq 2^{40}$, sehingga akumulator 42-bit tidak dapat overflow (validator menjaga $K \leq 768$, termasuk bila data DDR tak tepercaya berisi -32768). Keluaran $y_{32} = acc \ggg 10$ (round-half-up, $|y_{32}| < 2^{30}$) muat di INT32 tanpa saturasi. Host melakukan dequant $y = y_{32} \cdot 2^{10} \cdot s_x \cdot s_w$.

Mengapa 16-bit? DSP Cyclone V mengalikan 18×18 secara native (2 per blok, mode *sum* + akumulator 64-bit^[S] [3,4]). INT16 tidak menambah DSP dibanding INT8; biayanya hanya traffic W dan BRAM $2 \times$, lebih murah daripada kehilangan keputusan.

Optimasi v2 pada PE (bit-exact). v1 menghitung dot4 dalam satu ekspresi (4 perkalian + 3 adder fabric $\rightarrow$ register), lalu $(acc + 512) \gg 10$ dengan adder 42-bit tambahan di setiap PE. v2: (a) dot4 dipecah menjadi dua *sum-of-2* yang dipetakan satu-satu ke DSP mode 18×18 *sum* dan disimpan di register output DSP, sehingga glitch perkalian berhenti di dalam DSP dan jalur kritis M10K $\rightarrow$ DSP $\rightarrow$ fabric terpotong; (b) konstanta pembulatan 2^9 dimasukkan sebagai nilai awal akumulator (k-word pertama), sehingga keluaran tinggal *bit slice* $acc[41:10]$ dan 32 adder pembulatan 42-bit hilang; (c) akumulasi menjadi penjumlahan tiga operand, yang di Cyclone V dikerjakan native oleh ALM dalam mode *shared arithmetic*^[S] [4]. Latensi pipeline tidak berubah.

Lima level verifikasi yang dipisahkan: (1) golden FP32 PyTorch; (2) reference integer `lmm_ref.py`; (3) RTL, wajib bit-exact terhadap (2); (4) adapter `rtl_kernel.py` dengan kontrak `matmul(x,w)` FP32 $\rightarrow$ FP32 yang sama dengan `verification_v1.py`; (5) driver HPS di board (rencana).

3.1.3 Arsitektur memori

Data	Lokasi	Ukuran	Justifikasi
Bobot Wqkv/Wi, 44 matriks	DDR, CMA milik driver; RO bagi FPGA	155,7 MB	tidak muat on-chip; tidak di-mmap ke user (integritas)
X blok ($T_M=128$ baris)	xbuf M10K, 4 bank (baris $m \rightarrow$ bank $m \bmod 4$)	192 KB	dipakai ulang oleh 72 panel W; W dibaca $\lceil L/128 \rceil$ kali
W panel ($T_N=32$ baris) $\times 2$	wbuf M10K, 8 bank, ping-pong	96 KB	panel p dihitung saat p+1 dimuat; T_N minimum yang masih overlap
Segmen Y	obuf M10K, ping-pong	2 KB	compute tidak menunggu tulis
Pair-sum, akumulator, drain	register output DSP + FF	$64 \times 33 \text{ b} + 32 \times 42 \text{ b} + 32 \times 32 \text{ b}$	di-scrub setiap request
Deskriptor	register CSR (bukan di DDR)	$15 \times 32 \text{ b}$	dibekukan saat busy: tanpa TOCTOU

Pemilihan tile. Traffic W per pemanggilan = $\lceil L/T_M \rceil \times 3,54 \text{ MB}$. Untuk $L=557$: $T_M=64 \rightarrow 96 \text{ M10K}$, 31,9 MB; $T_M=128 \rightarrow 192 \text{ M10K}$, 17,7 MB (dipilih); $T_M=256 \rightarrow 384 \text{ M10K}$, tidak muat bersama wbuf. T_N tidak mengubah traffic. Ia hanya menentukan ukuran wbuf dan syarat overlap: compute per panel 24.576 siklus $\geq$ muat panel 6.144 beat + tulis 2.048 beat. $T_N=32$ memenuhi syarat dengan wbuf terkecil (96 M10K), sehingga daya BRAM lebih rendah.

3.1.4 Security Design (fondasi, bukan tempelan)

Threat model. *Dipercaya:* bitstream, kernel, driver. *Tidak dipercaya:* proses user/adapter, dimensi, dan isi tensor (termasuk nilai ekstrem -32768). *Aset:* memori DDR proses lain/kernel (paling kritis), teks pelanggan dalam X/Y (privasi), integritas bobot dan hasil. *Batas:* bila root/kernel kompromi, isolasi hilang (bisa reprogram FPGA atau memakai `/dev/mem`); proteksi port di SDRAM controller dicatat sebagai lapis-3 opsional. *Tanpa kriptografi:* bobot Laya publik, dan checksum bukan autentikasi.

Ancaman	Ditegakkan driver	Ditegakkan RTL (diuji, kode error)
DMA di luar buffer	user hanya memberi slot	WIN terkunci sekali sampai reset; validator; guard per burst di rd/wr (kode 4, 9)
Overflow alamat/ukuran	aritmetika 64-bit	ujung region dihitung 34-bit; $Y=0xFFFF_FFC0$ ditolak
Dimensi ilegal	cek	$1 \leq M \leq 1024$; $64 \leq K \leq 768$, $K \% 32 = 0$; $32 \leq N \leq 2304$, $N \% 32 = 0$; $\text{TIMEOUT} > 0$ (kode 2)
Overlap berbahaya	slot terpisah	$Y \cap X = \emptyset$ dan $Y \cap W = \emptyset$ (kode 5)
Deskriptor diubah saat busy	mutex	argumen beku saat busy; START/tulis ditolak dan diberi flag
Hang, abort di tengah burst	timeout $\rightarrow$ ABORT $\rightarrow$ re-set bridge	watchdog (7), ABORT (8): berhenti issue, terima sisa beat, burst tidak terpotong
Completion basi	cek DONE_ID	DONE_ID hanya ditulis saat sukses
Residu data antar request	—	scrub xbuf, wbuf, obuf, <i>ph</i> , <i>acc</i> , drain, dan (v2) register output tiap M10K

3.1.5 Pertimbangan konsumsi daya

- **Reuse** menekan traffic DDR (energi per bit DDR jauh di atas energi per MAC): X dipakai ulang $72\times$, W dipakai 32 tile baris per blok.
- **Clock enable dan operand isolation.** RAM hanya membaca saat `issue`; register pair-sum/akumulator hanya aktif saat operand valid; counter PERF dan watchdog hanya berjalan saat RUN. Saat IDLE tidak ada register data yang berganti nilai. Tidak ada gated clock di fabric.
- **(v2) Glitch berhenti di DSP.** Register output DSP memutus rambatan glitch dari 128 perkalian ke adder fabric, sumber utama daya dinamis datapath MAC. 32 adder pembulatan 42-bit dihapus.
- **Port 64-bit, bukan 128/256; 128 lane, bukan 224.** 224 lane butuh ≈ 525 MB/s rata-rata, padahal sweep menunjukkan lebar pita bersama yang menjadi batas.
- **IRQ, bukan busy-poll**, sehingga CPU dapat tidur saat FPGA bekerja.
- **Rencana bootcamp:** matikan clock inti saat IDLE lewat `ALTCLKCTRL clock enable` (CSR tetap hidup), lalu ukur selisihnya dengan Power Analyzer.

Metrik yang dibedakan: daya idle, dinamis (Quartus Power Analyzer + aktivitas simulasi), daya total papan, dan energi per keputusan. Belum ada angka watt hasil ukur kami. Referensi [1] mengukur DE10-Nano 3,72 W saat ARM-only dan 7,45 W dengan desain FPGA aktif, sehingga energi hanya menang bila latensi kernel turun $>\approx 2\times$ dibanding HPS-only.

3.1.6 Hasil audit kode v1 dan perubahan v2

Seluruh kode v1 (`fpga/`) dijalankan ulang dari awal dan setiap angka di proposal v1 dicocokkan dengan data mentahnya^[U]:

Butir	Temuan	Tindakan
Suite keamanan, random, 72 fixture	dapat direproduksi; siklus, beat baca/tulis, dan mismatch identik dengan JSON tersimpan	—
Tabel gate, siklus, BW, sweep	cocok dengan <code>fpga/results/*.json</code>	—
Porsi kernel “35–41%”	benar untuk 11/12 kasus; <code>other_64</code> 49,2%	ditulis 35–49%
DSP “128 + 3 validator”	Yosys: 132 pengali = 128 PE + 4 pengali kecil (validator + scheduler)	dikoreksi
Residu data	register output M10K (<code>xbuf</code> , <code>wbuf</code> , <code>obuf</code>) masih menyimpan kata X/W/Y terakhir setelah scrub; testbench v1 tidak memeriksanya	diperbaiki + dicek di TB; kontrol negatif gagal seperti seharusnya
Area/daya PE	adder pembulatan 42-bit per PE; dot4 tidak selaras dengan mode DSP	diperbaiki , bit-exact
Data ekstrem	suite random belum mencakup -32768 (nilai int16 sah dari user) dengan K maksimum	kasus ditambah, lolos

[Rincian Modul RTL]

Verilog-2001, total 594 baris, tanpa primitif vendor (M10K dan DSP diinferensikan):

Modul	Baris	Fungsi & invarian
<code>lmm_top</code>	162	CSR Avalon, validator <i>fail-closed</i> , WIN lock, watchdog, PERF, IRQ, reset sync
<code>lmm_core</code>	283	FSM IDLE→LDX→LDW→PANEL→FLUSH→FENCE→SCRUB (STOP saat abort/fault); loader; PE 4×8 ($2\times$ sum-of-2); drain; ping-pong; scrub lengkap
<code>lmm_rd / lmm_wr</code>	52 / 80	master burst Avalon; guard lapis-2 per burst; outstanding ≤ 256 beat (counter tidak wrap); fence read
<code>lmm_ram</code>	17	RAM dual-port, baca terdaftar dengan enable (inferensi M10K)

Pendekatan RTL, ISA, dan IP. RTL ditulis tangan (bukan HLS) agar setiap siklus dan setiap transaksi bus dapat diaudit. ISA khusus tidak diperlukan: operasinya satu (GEMM) dengan layout tetap, sehingga register map cukup dan permukaan serangan lebih kecil. IP yang dipakai hanya hard IP HPS Cyclone V (bridge LW, F2S, GIC) melalui Platform Designer; IP inti LMM-16 seluruhnya buatan tim.

Target FPGA/ASIC. FPGA: Intel Cyclone V SoC 5CSEBA6U23I7 pada DE10-Nano (28 nm^[S]). ASIC: di luar cakupan hackathon, tetapi RTL bebas primitif vendor dapat disintesis dengan alur OpenROAD/SkyWater 130 nm untuk eksplorasi area; antarmuka Avalon dapat dibungkus AXI.

[Estimasi Penggunaan Resource FPGA]

Komponen Resource	Estimasi Penggunaan (Yosys synth_intel_aln, v1 → v2) ^[E]	Kapasitas DE10-Nano ^[S]	% (v2)
Logic Elements / LUT	13.812 → 11.997 LUT ($\approx 6\text{--}8\text{k ALM}$)	110.000 LE / 41.910 ALM	14–19
Registers / Flip-Flops (FF)	4.674 → 5.698 FF (2.112 di antaranya pair-sum yang dapat diserap register output DSP)	166.036	3,4
Block RAM (M10K)	254 blok (batas atas 290)	553 blok / 5.570 Kbit	46–52
DSP Blocks	128 pengali 18×18 PE = 64 blok (sum-of-2) + 4 pengali kecil	112 blok / 224 pengali	57–61
Clock	100 MHz ^[A]	DSP mode sum 250 MHz (–17) ^[S] [3]	–

Catatan: template menulis register 415.000, sedangkan Device Overview resmi menyebut 166.036^[S]. Angka Yosys bukan hasil fit Quartus; Fmax baru sah setelah timing closure. Karya HLS sebanding menutup timing pada 95–108 MHz walau logic-nya 90% terpakai [1].

Perangkat Lunak & Tools Perancangan:

Icarus Verilog 13 + GTKWave (unit, keamanan, waveform); Verilator 5.052 (replay besar, $\approx 200 \times$ Icarus; lint); Yosys 0.69 (estimasi resource); Python/NumPy/PyTorch (reference integer, gate keputusan, benchmark); Intel Quartus Prime Lite + Platform Designer (Qsys) + SignalTap + Power Analyzer (board; host Linux/Windows x86); C untuk driver `laya_mm.ko` dan baseline HPS-only NEON; $\text{\LaTeX}$ (tectonic) untuk laporan.

3.2 Rencana Pengujian

[Simulasi RTL:]

Testbench otomatis `tb_lmm.v` memodelkan DDR dengan stall dan latensi acak, bandwidth bersama (token bucket, arbitrase round-robin seperti MPFE), dan monitor bus yang selalu aktif: setiap akses harus berada di region X/W (baca) atau Y (tuliskan), dan tidak boleh ada akses saat tidak ada request. Seluruh hasil berikut dijalankan ulang untuk v2 di MacBook Air M1^[U]:

Uji	Isi	Hasil v2 ^[U]
Lint	Verilator <code>-lint-only</code>	0 error
Keamanan (+test=sec)	start tanpa lock, 8 argumen ilegal, misalign, di luar window, wrap 4 GB, overlap X/W, tulis saat busy, DONE_ID, IRQ, watchdog, abort, guard lapis-2 (bound dirusak setelah validasi), pemulihan, scrub $\times 3$ (kini termasuk register output RAM, <i>ph</i> , <i>acc</i>)	32/32 lolos di Icarus & Verilator; request ditolak = 0 beat bus; monitor 0 pelanggaran. Kontrol negatif (scrub register output dimatikan): 3 uji scrub gagal , seperti seharusnya
Bentuk & stall acak	$M \in \{1, 2, 3, 4, 5, 9, 31, 127, 128, 129, 130\}$, K 64–768, N 32–96, magnitudo ± 32767 dan -32768 , stall 0/20/60%, latensi 1/8/30	11/11 bit-exact
Fixture Laya	72 tensor nyata (12 kasus $\times$ layer 0/11/21 $\times$ Wqkv/Wi), L = 109–557; scrub dicek setiap run	72/72 bit-exact; error vs FP32 $\leq 1,76\text{e-}4$ (median 9,3e-5); siklus identik v1
Inferensi penuh, RTL di loop	44 modul $\times$ 12 kasus via <code>rtl_kernel.matmul</code>	(menunggu)

Kinerja (siklus terukur di simulasi; waktu mengasumsikan 100 MHz^[A], bukan waktu FPGA terukur):

L	Siklus total	Siklus MAC	Utilisasi	Baca + tulis DDR	ms/call	BW rata-rata	44 call: waktu / traffic
109	1.586.114	1.548.288	97,6%	3,71 + 1,00 MB	15,9	297 MB/s	0,70 s / 207 MB
173	2.492.738	2.433.024	97,6%	7,34 + 1,59 MB	24,9	359 MB/s	1,10 s / 393 MB
301	4.297.754	4.202.496	97,8%	11,08 + 2,77 MB	43,0	322 MB/s	1,89 s / 610 MB
557	7.907.700	7.741.440	97,9%	18,55 + 5,13 MB	79,1	300 MB/s	3,48 s / 1.042 MB

Siklus MAC sama persis dengan $\lceil L/4 \rceil \cdot (N/8) \cdot (K/4)$, dan byte baca/tulis sama dengan $X + \lceil L/128 \rceil \cdot W + Y$.

Sweep bandwidth DDR bersama^[U] (overhead terhadap compute murni, L=109 / L=557): 800 MB/s 2,2% / 2,0%; 500 MB/s 3,3% / 4,7%; 300 MB/s 5,2% / 13,5%; 200 MB/s 54% / 54%. Pada 200 MB/s hasilnya 0,7% dari batas teoretis `traffic/BW`, jadi perilakunya mengikuti `max(compute, transfer)`. Bila read diberi prioritas mutlak, overhead pada 800 MB/s naik ke 24%, sehingga bobot port MPFE harus diatur di board.

[Uji Hardware Board FPGA DE10-Nano:]

1. Platform Designer: HPS dengan F2S port0 RO-64 dan port1 RW-64, LW → CSR, f2h_irq0.
2. Sintesis, fit, dan TimeQuest pada 100 MHz; cek register output DSP benar-benar terpakai (laporan Fitter).
3. Bitstream (.sof/.rbf), fpgaportrst di U-Boot, lalu modul laya_mm.ko.
4. Replay 72 fixture (bit-exact) dan seluruh uji negatif keamanan dari user space di board.
5. Pembanding: GEMM INT16 HPS-only (C + NEON) pada data yang sama.
6. SignalTap Logic Analyzer pada state FSM, beat, dan stall; bandingkan dengan counter PERF.
7. Daya 5 V lewat meter inline: idle, aktif, dan energi per pemanggilan; dengan dan tanpa clock enable inti.

[Metrik Keberhasilan Target:]

Metrik	Target
Akurasi integer	0 mismatch di simulasi dan di board
Akurasi keputusan	12/12 sama dengan baseline; $\max \Delta p \leq 0,01$
Keamanan	100% uji negatif ditolak tanpa transaksi bus; 0 kata residu setelah request
Latensi / throughput	$\geq 90\%$ dari $128 \text{ MAC} \times f_{\text{clk}}$ pada L=557
Timing	slack positif di semua corner pada 100 MHz
Efisiensi energi	J per keputusan (kernel) < HPS-only, diukur, bukan diasumsikan

Estimasi pembanding (belum diukur). GEMM INT16 HPS-only dengan asumsi 0,5–3 GMAC/s^[A] butuh 14–87 s untuk 44 pemanggilan pada L=557, sedangkan LMM-16 butuh 3,48 s. Dengan daya papan dari [1], energi kernel diperkirakan ≈ 26 J vs 54–323 J, jadi keunggulan ≈ 2 – $12\times$ ^[E] pada level kernel.

4. Referensi

- [1] R. Gadea-Gironés, J. L. Rocabado-Rocha, J. Fe, J. M. Monzo, “A Heterogeneous Inference Framework for a Deep Neural Network,” *Electronics* 13(2):348, 2024, doi:10.3390/electronics13020348.
- [2] R. G. Molanes, J. J. Rodríguez-Andina, J. Fariña, “Performance Characterization and Design Guidelines for Efficient Processor–FPGA Communication in Cyclone V FPSoCs,” *IEEE Trans. Ind. Electron.* 65(5):4368–4377, 2018, doi:10.1109/TIE.2017.2766581.
- [3] Intel, *Cyclone V Device Datasheet* CV-51002 (Tabel 32 performa DSP; Tabel 40 clock HPS).
- [4] Intel, *Cyclone V Device Overview* CV-51001; Altera WP-01159 (variable-precision DSP); *Introduction to Cyclone V HPS* cv_54001 (F2S, LW bridge 0xFF20_0000).
- [5] R. Novickis, M. Greitāns, “FPGA Master based on chip communications architecture for Cyclone V SoC running Linux,” *CoDIT* 2018, doi:10.1109/CODIT.2018.8394842.
- [6] Terasic, *DE10-Nano Get Started Guide*; Linux drivers/fpga/altera-fpga2sdram.c.
- [7] Y. Bondarenko, M. Nagel, T. Blankevoort, “Understanding and Overcoming the Challenges of Efficient Transformer Quantization,” *EMNLP* 2021, arXiv:2109.12948.
- [8] T. Dettmers dkk., “LLM.int8(): 8-bit Matrix Multiplication for Transformers at Scale,” *NeurIPS* 2022, arXiv:2208.07339.
- [9] Laya: github.com/NandhaKishorM/laya; model convaiinnovations/laya (multilingual).
- [10] Undang-Undang RI No. 27 Tahun 2022 tentang Pelindungan Data Pribadi, Pasal 56 (transfer data pribadi ke luar wilayah hukum RI).
- [11] Google Cloud, *GPU pricing* (NVIDIA T4 on-demand US\$0,35/jam; komitmen 1/3 tahun US\$0,22/0,16), cloud.google.com/compute/gpus-pricing, diakses Okt. 2026.
- [12] NVIDIA, *T4 Tensor Core GPU Datasheet* (70 W, 130 TOPS INT8).
- [13] NVIDIA, *L4 Tensor Core GPU* (TDP maks. 72 W, 485 TOPS INT8), nvidia.com/l4.
- [14] DigiKey, Terasic DE10-Nano P0496 (US\$229,56), diakses Okt. 2026; NVIDIA Jetson Orin Nano 8GB module (7–15 W, 40 TOPS), harga ritel Farnell/Switch-Science/Robu.
- [15] Tarif tenaga listrik PLN 2026, golongan B-2 Rp1.444,70/kWh (tetap s.d. kuartal III 2026), *Kabar24 Bisnis*, 4 Jan. 2026.
- [16] Apple, M1 8-core GPU 2,6 TFLOPS FP32 (unit uji: 7 core, $\approx 2,3$ TFLOPS diturunkan proporsional).

5. Lampiran

A. Tim & Pembagian Peran

Nama Anggota	Keahlian Utama	Tanggung Jawab & Peran
[Nama Ketua]	[...]	arsitektur & RTL, integrasi Platform Designer, timing closure
[Nama Anggota 1]	[...]	driver Linux laya_mm.ko, baseline HPS-only NEON, keamanan sisi driver
[Nama Anggota 2]	[...]	verifikasi (testbench, fixture, SignalTap), pengukuran daya, laporan & demo

B. Luaran & Demo

Demo Live: replay fixture Laya di board secara real-time (bit-exact terhadap reference), uji negatif keamanan dari user space, pembacaan counter PERF dan meter daya.

Video Demo: 3–5 menit: alur satu request, waveform (GTKWave/SignalTap), dan satu keputusan Laya dengan kernel di FPGA.

Repository Source Code: v2/script/rtl (Verilog, 594 baris), v2/script/tb, v2/script/sw (reference, gate, harness, benchmark), v2/script/results (JSON). Bitstream .sof/.rbf dibuat saat bootcamp.

Laporan Teknis Singkat: spesifikasi arsitektur, hasil sintesis/fit Quartus, analisis performa dan daya terukur, serta pembaruan proposal ini.

C. Reproduksi angka [U]

```
cd v2/script && make lint sec sec-vl random fixtures syn · make e2e-rtl (≈1 jam) · ../../env/bin/python sw/bench_platforms.py · make pdf. Hasil v1 asli tetap di fpga/results/.
```

D. Rencana Bootcamp (3 Hari)

Jadwal & Target Eksekusi:

Hari	Fokus Kegiatan	Target Deliverables
Hari 1	Quartus fit/timing, Platform Designer (HPS + F2S + LW + IRQ), fpgaportrst, driver	GEMM kecil bit-exact di board; laporan timing
Hari 2	Replay 72 fixture, baseline HPS-only C/NEON, SignalTap, uji negatif di board	tabel siklus/latensi/BW terukur; 32/32 uji keamanan di board
Hari 3	Daya & energi (idle/aktif, clock enable), demo keputusan Laya end-to-end, video	tabel J/keputusan; laporan teknis; video demo

E. Risiko & Mitigasi

- **Bring-up F2S/fpgaportrst** → jalur cadangan F2H, kontrak RTL tetap.
- **Fmax < 100 MHz** → v2 sudah memotong jalur DSP; bila perlu tambah satu stage register input DSP (latensi +1, throughput tetap).
- **Arbitrasi DDR** → atur bobot port MPFE, atau perbesar obuf.
- **Runtime Laya di ARMv7 lambat** → demo tingkat kernel + keputusan asinkron; operator sisa dipindah ke IP pada iterasi berikutnya.
- **Quartus tidak tersedia di macOS** → host x86 Linux/Windows.