Implementarea mașinilor cu stări finite în Verilog

Oprițoiu Flavius flavius.opritoiu@cs.upt.ro

18 septembrie 2023

Introducere

Obiective:

Descrierea mașinilor cu stări finite în Verilog

De citit:

• Chris Fletcher: "EECS150: Finite State Machines in Verilog", [Flet08]


În acest material va fi prezentată o metodă de descriere comportamentală a *mașinilor cu stări finite* de tip Mealy utilizâd limbajul Verilog, aceasta putând fi adaptată facil pentru automate cu stări finite de tip Moore.

Desrierea comportamentală în limbajul Verilog urmărește utilizarea setului sintetizabil al limbajului, permițând implementarea directă prin unelte de sinteză a solutiei construite.

Studiu de caz

Implementarea unei mașini Mealy descrisă prin diagrama tranzițiilor de stare

Exercițiu: Să se implementeze următoarea mașină cu stări finite:



© 2023 Oprițoiu Flavius. All Rights Reserved.

Studiu de caz (contin.)

Implementarea unei mașini Mealy descrisă prin diagrama tranzițiilor de stare

În urma *analizei* diagramei tranzițiilor de stare se pot observa următoarele:

- mașina are 3 intrări de 1 bit: a, b și c
- la ieșire, automatul poate activa oricare din cele 2 ieșiri de 1
 bit: m și n
- sistemul se poate afla în oricare din cele 4 stări: S0, S1, S2 sau S3
- starea S0 este starea inițială (activată după inițializarea dispozitivului)

O tranziție între două stări ale mașinii este simbolizată printr-un arc, etichetat cu condiția logică de declanșare a tranziției împreună cu iesirile activate de tranzitie.

Formatul etichetei arcului de tranziție:

condiție_logică/ieșire_activată, ...

Implementarea mașinilor cu stări finite în cinci pași

Se vor defini constante cu nume pentru fiecare stare a mașinii. Constantele sunt declarate utilizând cuvântul rezervat localparam. Fiecăre constantă de stare are o valoare distinctă, valoare reprezentată pe numărul necesar de biți (pentru o mașină având 13 stări, valorile constantelor de stare sunt reprezentate pe 4 biți)

Pentru exercițul propus, aceste constante de stare sunt definite ca în fragmentul de mai jos:

```
localparam S0_ST = 2'd0;
localparam S1_ST = 2'd1;
localparam S2_ST = 2'd2;
localparam S3_ST = 2'd3;
```

Numele celor 4 constante de stare includ sufixul _ST.

Implementarea mașinilor cu stări finite în 5 pași (contin.)

Se definesc semnalele pentru starea curentă și pentru starea următoare. Semnalul de stare curentă, st, primește valori într-un bloc always fiind declarat de tip reg, pe același număr de biți folosit la reprezentarea constantelor de stare.

Semnalul pentru starea următoare, st_nxt , pe același număr de biți ca st, este generat de o logică combinațională, dependent de starea curentă st și de intrările automatului. Dacă st_nxt este generat într-un bloc always, el va fi declarat de tip reg.

Pentru problema de rezolvat, cele 2 semnale sunt definte astfel:

Implementarea mașinilor cu stări finite în 5 pași (contin.)

Din diagrama tranzițiilor de stare se construiește starea următoare într-un bloc always combinațional. Se poate folosi instrucțiunea case(st) pentru tratarea tranzițiilor asociate fiecărei stări:

```
always @ (*)
1
            case(st)
2
                     S0\_ST: if (!a) st\_nxt = S0\_ST;
3
                                  else if (b) st_nxt = S2_ST;
4
                                  else st_nxt = S1_ST;
5
                     S1\_ST: st\_nxt = S2\_ST;
6
                     S2\_ST: if (c) st\_nxt = S3\_ST;
7
                                  else st_nxt = S1_ST;
8
                     S3\_ST: if (b) st\_nxt = S0\_ST;
9
                                  else st_nxt = S3_ST;
10
            endcase
11
```

Important: Vor fi tratate prin instrucțiunile if ... else toate condițiile logice de intrare asociate fiecărei stări (nu vor rămâne cazuri de configurații de intrare netratate prin cod Verilog).

(c) 2023 Opritoiu Flavius. All Rights Reserved.

Implementarea mașinilor cu stări finite în 5 pași

Pasul 4

Din diagrama tranzițiilor de stare se construiesc ieșirile mașini printr-un bloc always combinațional. Folosind instrucțiunea case(st), sunt activate ieșirile asociate fiecărei tranziții de stare:

```
always @ (*) begin
1
          m = 1'd0;
2
            n = 1'd0:
3
            case(st)
                     S0_ST: if (!a) \{m, n\} = 2'b11;
5
                                  else if (b) n = 1'd1;
6
                                  else m = 1'd1;
7
                     S1_ST: m = 1'd1:
8
                     S2_{-}ST: if (c) n = 1'd1;
9
                     S3_{-}ST: n = 1'd1;
10
            endcase end
11
```

Important: Pentru a nu include în if ... else cazurile când una sau mai multe ieșiri devin 0 (de ex. ramura *else* din linia 9), ieșirile sunt mai întâi inițializate la valoarea implicită (linia 2 și 3).

Implementarea mașinilor cu stări finite în 5 pași (contin.)

Se actualizează starea curentă într-un bloc always secvențial. La fiecare front declanșator al semnalului de tact, semnalul de stare următoare devine starea curentă. De asemenea, activarea intrării (asincrone, în acest caz) de reset declanșază aducerea automatului în starea initială.

Cu mici modificări, codul de mai jos poate fi folosit pentru implementarea oricărei mașini cu stări finite, cu condiția respectării etapelor anterioare:

Cod Verilog complet

```
module fsm (
 2
              input clk. rst_b.
3
4
5
6
7
8
9
              input a, b, c,
              output reg m. n
      ):
              localparam SO_ST = 2'd0:
              localparam S1_ST = 2'd1;
              localparam S2_ST = 2'd2:
              localparam S3.ST = 2'd3:
10
              reg [1:0] st;
11
              reg [1:0] st_nxt;
12
              always @ (*)
13
                       case(st)
14
                                S0\_ST: if (!a) st\_nxt = S0\_ST;
15
                                                  else if (b) st_nxt = S2_ST:
16
                                                  else st_nxt = S1_ST;
17
                                S1\_ST: st\_nxt = S2\_ST:
18
                                S2\_ST: if (c) st\_nxt = S3\_ST:
19
                                                 else st_nxt = S1_ST;
20
                                S3\_ST: if (b) st\_nxt = S0\_ST;
21
22
                                                  else st_nxt = S3_ST:
                       endcase
23
              always @ (*) begin
24
                       m = 1'd0:
25
26
27
                       n = 1'd0;
                       case(st)
                                S0\_ST: if (!a) \{m, n\} = 2'b11;
28
29
                                                  else if (b) n = 1'd1;
                                                  else m = 1'd1:
30
31
                                S1\_ST: m = 1'd1;
                                S2\_ST: if (c) n = 1'd1:
32
33
34
35
                                S3 ST:
                                         n = 1'd1:
                       endcase end
              always @ (posedge clk, negedge rst_b)
                       if (! rst_b) st <= S0_ST;</pre>
36
                       else st <= st_nxt:
37
```

endmodule
© 2023 Oprițoiu Flavius. All Rights Reserved.

Referințe bibliografice

```
[Flet08] C. Fletcher. EECS150: Finite State Machines in Verilog.
[Online]. Available: http:
//inst.eecs.berkeley.edu/~cs150/fa08/Documents/FSM.pdf
(Last accessed 25/04/2016).
```