Crearea modulelor parametrizate Probleme propuse

Oprițoiu Flavius flavius.opritoiu@cs.upt.ro

October 22, 2023

Problema 1

Construiți un multiplexor 4-la-1 parametrizat, numit *mux_2s*. Modulul va fi parametrizat prin lațimea intrărilor de date și a ieșirii, având următoarea interfață:


Implementati multiplexorul folosind drivere tri-state.

Problema 2

Construiți un numărător sincron, numit *counter*, parametrizat prin lățime și valoare inițială. Interfața numărătorului include (pe lângă *clk*) următoarele semnale:


- rst_b, asincron, activ la 0, aduce conţinutul la valoarea iniţială
- c_up, sincron, activ la 1, incrementează conținutul
- clr, sincron, activ la 1, setează conținutul la valoarea inițială, având prioritate mai mare decât c_up
- q, ieșire, conținutul contorului

Parametrizați numărătorul cu lățimea de 8 biți și valoare inițială de 8'hff. Verificați modulul conform semnalelor din diagrama de mai jos ($T_{clk} = 100$ ns, $Pulse_{rst_b} = 5$ ns):



Problema 3

Construiți arhitectura register file-ului 4x8 de mai jos



Liniile de tact și reset au fost omise pentru lizibilitate.

Notă: Codul Verilog al unui registru cu încărcare paralelă parametrizabil prin lățime este disponibil aici (c) 2023 Opritoiu Flavius. All Rights Reserved.

Problema 3 (contin.)

Register file-ul 4x8 va avea următoare interfață:

```
module regfl_4x8 (
input clk,
input rst_b,//asynch
input [7:0] wr_data,
input [1:0] wr_addr,
input wr_e,
output [7:0] rd_data,
input [1:0] rd_addr
);
```

Register file-ul nu are intrare de activare a citirii, $rd_{-}e$, aceasta însemnând că la orice moment de timp. unul din ele 4 registre interne va fi furnizat la iesirea $rd_{-}data$.

Problema 3 (contd.)

