

## Rezumat

Acest laborator își propune introducerea în tehnologia Xilinx. Vor fi prezentați o serie de pași necesari în toate lucrările de laborator care vor urma.

Va fi trecut în revistă: etapele realizării unui design digital (descriere, simulare și prototipaj) folosind ca și produs software Xilinx ISE®. Circuitul descris este o poartă logică elementară: poarta Xor cu 2 intrări. Se va folosi Xilinx ISE® pentru sinteză, simulare post-sinteză și analiză de timp. Lucrările de laborator viitoare tratează circuite mai complexe. Scopul principal al acestui laborator este acela de a evidenția etapele de design și maniera concretă de realizare a acestora.

## Obiectivele lucrării

Obiectivul acestui laborator este acela de cunoaștere a software-ului pentru tehnologia Xilinx: Xilinx ISE® și folosirea acestuia în vederea realizării unui design simplu: poarta Xor cu 2 intrări.

## Obiective tehnice

1. Deprinderea folosirii editorului schematic din Xilinx ISE® pentru a crea a 2-input AND gate project using the free ISE® WebPACK™.
2. Deprinderea modului în care se realizează compilarea și simularea design-ului aferent porții Xor cu 2 intrări
3. Deprinderea modului în care se realizează compilarea și simularea design-ului aferent unei porți mai complexe: majority voting cu 3 intrări.

## Timp necesar

2-3 ore

## Pregătirea pentru laborator

- Citiți documentul înainte de a începe realizarea practică.
- Salvați output-urile pentru fiecare cerință sau anunțați instructorul în vederea prezentării rezultatelor.

## Echipamente și Materiale

Acces la software-ul Xilinx

Necesar	Cantitate
Software ISE® WebPACK™ 14.4 de pe pagina de WEB Xilinx, <a href="http://www.xilinx.com">www.xilinx.com</a> .	1

## Alte Referințe

Manualul de Xilinx ISE de la pagina de WEB Xilinx: [www.xilinx.com](http://www.xilinx.com).



### Activitatea 1: Descărcarea și Instalarea ISE® WebPACK™

În acest laborator vă sunt prezentați pașii de descărcare, instalare și configurare licență pentru utilitarul gratuit ISE® WebPACK™. În continuare este realizat schematicul pentru un design extreme de simplu. Dacă ISE-ul este deja instalat și configurat pașii pentru aceasta nu mai trebuie urmați.

Versiunea folosită de ISE este 14.4. Pașii pentru o versiune mai nouă sunt în linii mari aceași.

#### Instalare software ISE® WebPACK™

Pasul 1:

Înregistrare pe site-ul de la Xilinx [www.xilinx.com](http://www.xilinx.com). Navigați la pagina <http://www.xilinx.com/products/design-tools/ise-design-suite/ise-webpack.htm> și descărcați ISE® WebPACK™ (utilitarul este gratuit).

Pasul 2:

Instalați ISE® WebPACK™.

Cerințe sistem:

Microsoft Windows XP Professional, 7, Vista sau Linux.

Pasul 3:

Folosirea propriu-zisă.

### Activitatea 2: Realizarea design-ului pentru o poartă XOR cu 2 intrări

Etapele realizării unui Design folosind tehnologia Xilinx:

#### Pas 1: Descrierea design-ului

- Două modalități:
  1. Limbaje de descriere hardware HDL (Verilog sau VHDL)
  2. Folosind scheme (editorul de scheme).

*Această lucrare ilustrează ambele modalități: descriere Verilog HDL și editorul de scheme.*

#### Pas 2: Sinteza design-ului

- Translatarea codului Verilog HDL și/sau fișierelor cu scheme într-un format standard – fișier EDIF.

#### Pas 3: Implementarea design-ului

- Translatare, Mapare pe componentele FPGA-ului, Alocarea componentelor specifice dispozitivului FPGA, și rutare în vederea stabilirii interconexiunilor dintre componente. Ieșirea acestui process este un fișier (.BIT) folosit pentru programarea FPGA-ului.

#### Pas 4: Configurare echipament Xilinx

- Descărcarea fișierului pe FPGA

# Logica Digitala

## Lab1: Intro Xilinx ISE®




Acest laborator prezintă modul în care poate fi realizat design-ul unei porți simple XOR folosind Xilinx ISE. În acest laborator sunt realizați pașii 1 și 2 din procesul de design prezentat anterior. Pașii 3 și 4 fac obiectivul laboratoarelor urmatoare.

### Observație:

La finalul laboratorului vi se cere comentarea/explicarea anumitor pași întreprinși pe parcursul sedinței. Se recomandă răspunsul la aceste întrebări pe măsură ce ele apar în elaborarea lucrării.

### Pas 1: Decrierea design-ului

1. Deschidere terminal Ubuntu si tastare comandă *ise*.
2. Fereastra de navigatorul de proiect din cadrul ISE se deschide cu o fereastră: Tip of the Day afișată. Apăsați **OK** pentru închiderea ferestrei Tip of the Day.




# Logica Digitala

## Lab1: Intro Xilinx ISE®



3. Creați un nou proiect prin selectarea din meniul **File → New Project**. Apare o fereastră New Project Wizard.
  - a. Tastați **XOR\_2** în căsuța de text Name.
  - b. Selectați o locație pe calculator unde doriți să se salveze fișierele de proiect prin apăsarea în dreptul butonului (...) și navigați la locația dorită. Apăsați OK și verificați corectitudinea ei în căsuța aferentă lui **Location**.
  - c. La **Top-level source type**, selectați **HDL**.
  - d. Apăsați **Next**.



O fereastră de dialog cu setările de proiect (Project Settings) se deschide.


**Observație:** Numele de fișiere încep cu o literă. Se recomandă folosirea caracterului “\_” pentru lizibilitate. Nu folosiți caracterul “-”.

4. Select **Spartan-3E Starter Board** din lista de selecție a plăcilor disponibile **Evaluation Development Board**.

Observați că celelalte informații aferente acestei platforme: **Product Category**, **Family**, **Device**, **Package**, și **Speed** sunt completate automat.

5. Selectați **Verilog** din meniul de selecție **Preferred Language**.

Setările proiectului (Project Settings) trebuie să semene cu figura din dreapta.



6. Apăsați **Next**.

# Logica Digitala

## Lab1: Intro Xilinx ISE®



### Observație:

Opțiunile introduce corespund lui **Spartan 3-E FPGA**.

Verificați că placa folosită este aceeași cu cea din imagine. În caz contrar dați back și completați corespunzător aceste setări. Specificațiile plăcii se găsesc pe cipul FPGA din mijlocul plăcii. Acest lucru este evidențiat în imaginea alăturată. De asemenea aceste specificații se pot găsi pe carcasa/documentația care însoțește placa.




### Observație:

Aceste setări pot fi configurate ulterior manual de la setările proiectului.

### Observație:

Apăsați **F1** sau selectați din meniul de **Help → Help Topics** pentru a afla mai multe informații legate de opțiunile ISE-ului.

Meniul de **Help** mai are și alte opțiuni suport (ex. **Xilinx on the Web Tutorials**). Selectarea acestei opțiuni deschide un tab separata în fereastra de ISE a workspace-ului current






# Logica Digitala

## Lab1: Intro Xilinx ISE®




7. În continuare este afișată fereastra Project Summary. După ce în prealabil verificați că numele și tipul sunt corecte apăsați **Finish** în vederea finalizării creerii unui proiect.



Fereastra de creare proiect nou se închide și proiectul este astfel creat. Fereastra de navigare proiect (Project Navigator) oferă posibilitatea de creare/adăugare de fișiere noi la proiectul curent.

Se recomandă studierea lui Project Navigator, precum și **Menu**, **Toolbar**, **Panels**, și zona de **Work Space**.

8. În continuare vom descrie o poartă simplă XOR cu 2 intrări așa cum este cea din dreapta. Mai întâi vom explora opțiunea schematic, și apoi vom realiza descrierea Verilog. Astfel vom vedea cum se realizează descrierea . Verilog a unei componente digitale.



# Logica Digitala

## Lab1: Intro Xilinx ISE®




9. Adăugați o sursă nouă de tip schematic proiectului prin selectarea din meniul **Project**→**New source**. Fereastra de creare a unei surse noi - **New Source Wizard** se deschide.


10. Selectați **Schematic** de tipuri de surse și tastați **XOR\_2** pentru numele fișierului, și apoi butonul **Next**. Fereastra de dialog **Source Summary** se deschide. Apăsați **Finish**.

### Observație:

XOR\_2 este un nume ales de utilizator pentru schematic.



11. Noul **schematic XOR\_2.sch** este afișat în workspace. Un workspace tab poate fi folosit pentru **Design Summary**. Panoul din dreapta - **Options panel** conține opțiunile și o serie de alte tab-uri suplimentare: **Options** și **Symbols**. Trebuie remarcat **schematic toolbar** situat în stânga workspace-ului.



# Logica Digitala


## Lab1: Intro Xilinx ISE®



12. Dați un click pe tabul de **Symbols** pentru a afișa simbolurile disponibile.

13. La **Categories** selectați **Logic**.

14. La **Symbols** selectați **xor2**, și apoi dați un click cu mouse-ul pe workspace pentru a plasa o poartă xor2.



### Lucrul cu simboluri

Tool-urile de simboluri pot fi setate ca on sau off. Selectarea unui tool le pune automat pe on. Pointerul mousului ne oferă indiciul tool-ului care este on. Printr-un click de mouse în workspace se realizează plasarea simbolului care este la momentul current pe on în workspace. Tool-ul rămâne și pot fi plasate mai multe simboluri. La apăsarea tastei ESC el este setat pe off. Când un tool este active atunci panelul de opțiuni oferă posibilitatea realizării configurării toolului respectiv.

15. Măriți sau micșorați rezoluția de afișare cu ajutorul butoanelor de **Zoom** dine toolbar.



16. Adăugați fire la poarta xor pentru a permite conectarea ulterioară a pinilor sau a altor porți/ componente ale schematic-ului.

Click pe butonul de **Add Wires** din **toolbar** pentru a active tool-ul de fire.

Adăugați un fir pe fiecare intrare și ieșire a porții printr-un **Click** la fiecare capăt urmat de un dublu-**click** la locul unde se termină firul. Repetați pentru fiecare fir.

Apăsați tasta ESC pentru a opri tool-ul de adăugat fire.



# Logica Digitala

## Lab1: Intro Xilinx ISE®



### Observație:

Acest design este atât de simplu încât nu necesită fire.


### Adăugarea de marcări de Intrare/ ieșire (I/O)

Un marker I/O corespunde unei intrări (input), ieșiri (output), sau unui semnal bidirecțional (bidirectional). Astfel pe de-o parte este st. Without pins, the device is meaningless. All primary inputs and outputs bilit sensul de transmisie al informației, iar pe de altă parte este specificată funcția de pin din interfața componentei la care se realizează design-ul. Este elecatt tool-ul de I/O Marker din toolbar:



17. Click pe butonul **Add I/O Markers** din **toolbar** pentru activarea tool-ului Add I/O Markers.


Adăugați un I/O marker prin setarea pointerului mousului la capătul firului urmată de un click de mouse. Faceți această operațiune pentru fiecare capăt. Observație 2 markeri I/O trebuie configurați ca și intrare și unul trebuie să fie configurat ca și ieșire.



Apăsați tasta ESC pentru a dezactiva tool-ul Add I/O Markers.

18. Schimbați denumirea marcker-ului I/O prin click dreapta pe acesta, urmat de selectarea **Rename Port** din meniu.

Tastați noua denumire urmată de **OK**.




# Logica Digitala


## Lab1: Intro Xilinx ISE®



19. După finalizarea schematic-ului verificați eventualele erori de interconectare dintre componente prin selectarea din meniul **Tools** → **Check Schematic**.



20. În tablul de jos la consolă (Console Panel) veți găsi listate warning-urile și eventualele erori din design. Dacă apar erori trebuie corectate și reluată verificarea.



21. **Salvați fișierul.**