

Dan NICULA

ELECTRONICĂ DIGITALĂ

Carte de învățatură 2.0



Editura Universității *TRANSILVANIA* din Brașov
ISBN 978-606-19-0563-8

2015

Lecția 7

Sinteza circuitelor logice combinaționale

7.1 Noțiuni teoretice

Orice circuit logic combinațional poate fi implementat cu porți NAND pe două nivele logice.

Metodologia de implementare constă în parcurgerea următoarelor etape:

- Se reprezintă funcția în diagramă V-K.
- Se minimizează funcția sub formă de sumă de produse (SOP).
- Fiecare produs (AND) se implementează cu o poartă NAND, cu un număr de intrări egal cu numărul de termeni în produs. La intrarea porților se aplică variabilele de intrare, negate sau ne-negate. Aceste porți reprezintă primul nivel de porți NAND.
- Suma (OR) se implementează cu o poartă NAND cu un număr de intrări egal cu numărul de produse din sumă. La intrările porții se aplică ieșirile porților NAND ale primului nivel logic. Această poartă reprezintă al doilea nivel de porți NAND.

Ca exemplu, funcția $F(A, B, C) = \sum(1, 3, 6, 7)$ se minimizează sub forma $F(A, B, C) = A \cdot B + \bar{A} \cdot C$. Implementarea directă (cu porți AND și OR) și transformarea într-o structură pe două nivele de porți NAND sunt prezentate în figura 7.1.

Justificarea analitică este:

$$F(A, B, C) = A \cdot B + \bar{A} \cdot C = \overline{\overline{A \cdot B + \bar{A} \cdot C}} = \overline{\overline{A \cdot B} \cdot \overline{\bar{A} \cdot C}}$$




Figura 7.1 Funcție logică: implementare AND-OR, implementare NAND-NAND.

7.2 Pentru cei ce vor doar să promoveze examenul

1. Minimizați funcțiile logice și implementați-le cu porți NAND pe două nivele logice.



- a) $F_a = \sum(3, 5, 6, 7)$
 b) $F_b = \sum(0, 2, 4, 6, 7)$
 c) $F_c = \sum(0, 4, 6, 7, 8, 14, 15)$
 d) $F_d = \sum(3, 7, 9, 10, 11, 15)$
 e) $F_e = \sum(0, 2, 6, 8, 10, 13)$

2. Proiectați un circuit de "vot majoritar" cu 3 intrări și implementați-l cu porți NAND pe două nivele, după minimizarea funcției. Ieșirea circuitului are valoarea logică a majorității intrărilor.

Soluție

Tabelul de adevăr al circuitului "vot majoritar" este:

V_2	V_1	V_0	VOT
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Diagrama V-K asociată funcției este prezentată în figura 7.2, alături de implementarea cu porți NAND a funcției VOT.




Figura 7.2 Funcția "vot majoritar": a) diagrama V-K, b) implementare cu porți NAND.

Din tabelul de adevăr se determină diagrama V-K și se minimizează funcția obținându-se expresia:

$$VOT = V_2 \cdot V_1 + V_2 \cdot V_0 + V_1 \cdot V_0$$

Se observă că dacă două din cele trei variabile sunt egale cu 1, există o conjuncție a două intrări egală cu 1, ceea ce determină $VOT = 1$.

7.3 Pentru cei ce vor să învețe

1. Minimizați funcțiile logice și implementați-le cu porți NAND pe două nivele logice.

- a) $F_a = \sum(0, 2, 4, 7)$
 b) $F_b = \sum(1, 3, 6, 7)$
 c) $F_c = \sum(1, 2, 4, 7)$
 d) $F_d = \sum(1, 2, 3, 4, 5)$
 e) $F_e = \sum(0, 2, 5, 8, 10, 13, 14)$
 f) $F_f = \sum(4, 5, 6, 7, 10, 11)$
 g) $F_g = \sum(2, 5, 7, 9, 11, 13, 15)$
 h) $F_h = \sum(4, 6, 9, 11, 12, 14)$
 i) $F_i = \sum(0, 3, 5, 6, 9, 10, 12, 15)$

Soluție

- a) Diagrama V-K asociată funcției $F_a = \sum(0, 2, 4, 7)$ este prezentată în figura 7.3-a). Forma minimă a funcției






Figura 7.3 F_a , problema 1-a: a) diagrama V-K, b) implementare cu porți NAND.

este:

$$F_a = \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{C} + A \cdot B \cdot C$$

Implementarea cu porți NAND este prezentată în figura 7.3-b).

Costul implementării este:

2 porți $NAND \times 2$

2 porți $NAND \times 3$

3 porți $NOT \times 1$

Total: 7 porți cu un număr total de 13 intrări.

c) Pentru funcția $F_c = \sum(1, 2, 4, 7)$ diagrama V-K (figura 7.4-a) este "în formă de tablă de șah", forma minimă fiind FCND:

$$F_c = \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot \overline{C} + A \cdot \overline{B} \cdot \overline{C} + A \cdot B \cdot C$$




Figura 7.4 F_c , problema 1-c: a) diagrama V-K, b) implementare cu porți NAND, c) implementare cu porți XOR.

Se observă că F_c poate fi implementată cu o singură poartă XOR de 3 intrări:

$$F_c = A \oplus B \oplus C$$

e) Diagrama V-K asociată funcției $F_e = \sum(0, 2, 5, 8, 10, 13, 14)$ este prezentată în figura 7.5-a).




Figura 7.5 F_e , problema 1-e: a) diagrama V-K, b) implementare cu porți NAND.



Forma minimă a funcției este:

$$F_e = B \cdot \overline{C} \cdot D + A \cdot C \cdot \overline{D} + \overline{B} \cdot \overline{D}$$

Implementarea cu porți NAND este prezentată în figura 7.5-b).

Costul implementării este:

1 poartă *NAND* \times 2

3 porți *NAND* \times 3

3 porți *NOT* \times 1

Total: 7 porți cu un număr total de 14 intrări.

i) Se observă că diagrama V-K asociată funcției $F_i = \sum(0, 3, 5, 6, 9, 10, 12, 15)$ este "în formă de tablă de șah" și se poate implementa cu o poartă XOR sub forma:

$$F_i = A \oplus B \oplus C \oplus D$$

2. Minimizați funcțiile logice incomplet definite și implementați-le cu porți NAND. Evaluați "costul" implementărilor. Propuneți soluții de eliminare a hazardului combinațional și evaluați costurile suplimentare ale acestora.

a) $F_a = \sum(1, 3, 5, 9, 14, 15) + d(4, 6, 12, 13)$

b) $F_b = \sum(0, 3, 4, 5, 6, 7, 9, 12, 14, 15) + d(10)$

c) $F_c = \sum(0, 1, 5, 7, 9, 10, 14) + d(3, 8)$

d) $F_d = \sum(2, 6, 7, 9, 10) + d(0, 8)$

e) $F_e = \sum(5, 6, 7, 8, 9, 10, 13, 14, 15) + d(0, 11)$

f) $F_f = \sum(1, 2, 3, 5, 7, 10, 13, 14, 15) + d(6, 8)$

Soluție

- a) Diagrama V-K asociată funcției F_a este prezentată în figura 7.6. Funcția minimizată cu diagrama V-K este:




Figura 7.6 F_a , problema 26-a: diagrama V-K și implementare cu porți NAND.

$$F_a = \overline{C} \cdot D + A \cdot B + \overline{A} \cdot \overline{B} \cdot D$$

Pentru a obține expresia funcției doar cu porți NAND se aplică Teorema lui De Morgan:

$$F_a = \overline{\overline{\overline{C} \cdot D + A \cdot B + \overline{A} \cdot \overline{B} \cdot D}} = \overline{\overline{C} \cdot D \cdot \overline{A \cdot B + \overline{A} \cdot \overline{B} \cdot D}}$$

Costul implementării este:

2 porți *NAND* \times 2

2 porți *NAND* \times 3

3 porți *NOT* \times 1

Total: 7 porți cu un număr total de 13 intrări.

Din diagrama V-K se observă că nu există suprafețe disjuncte adiacente. Deci, funcția nu are hazard combinațional.

- d) Diagrama V-K asociată funcției F_d este prezentată în figura 7.7.

Funcția minimizată cu diagrama V-K este:

$$F_d = I + II + III = \overline{B} \cdot \overline{D} + A \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot B \cdot C$$

Pentru a obține expresia funcției doar cu porți NAND se aplică Teorema lui DeMorgan:

$$F_d = \overline{\overline{\overline{B} \cdot \overline{D} + A \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot B \cdot C}} = \overline{\overline{B} \cdot \overline{D} \cdot \overline{A \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot B \cdot C}}$$

Costul implementării este:

1 poartă *NAND* \times 2

3 porți *NAND* \times 3






Figura 7.7 F_d , problema 26-d: diagrama V-K și implementare cu porți NAND.

4 porți $NOT \times 1$

Total: 8 porți cu un număr total de 15 intrări.

Din diagrama V-K se observă că suprafețele I și II sunt suprapuse, însă suprafețele I și III sunt disjuncte dar adiacente. Rezultă că funcția poate prezenta hazard combinațional. Eliminarea hazardului combinațional se poate face prin adăugarea unei suprafețe IV prezentată în figura 7.8.




Figura 7.8 F_d , problema 26-d: diagrama V-K și implementare cu porți NAND, fără hazard combinațional.

Funcția fără hazard combinațional devine:

$$F_d = I + II + III + IV = \overline{B} \cdot \overline{D} + A \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot B \cdot C + \overline{A} \cdot C \cdot \overline{D}$$

3. Să se implementeze funcția: $F(A, B, C, D) = \prod(1, 3, 4, 5, 7, 10, 11, 12, 14, 15)$ cu două nivele de porți logice OR-AND fără a produce hazard static.

Soluție

Circuitele combinaționale implementate pe două nivele logice OR-AND (sau NOR-NOR), implementează pe primul nivel logic implicantii primi, iar pe al doilea nivel logic se alătură implicantii primi într-o poartă OR. Acest tip de implementare a funcțiilor minimizezate poate produce hazard combinațional static 0 deoarece ieșirea lor 0 (sinteza formei canonice conjunctive a funcției se face pe bază de 0) poate genera un glitch (semnal de scurtă durată) având starea logică 1 în cazul în care o variabilă de intrare comută, dacă pentru anumite valori constante ale celorlalte variabile funcția se reduce la forma: $X \cdot \overline{X} = 0$.

Pe baza diagramei V-K prezentate în figura 7.9-a, se obține expresia minimă în formă canonică conjunctivă:

$$F = (\overline{A} + \overline{C}) \cdot (A + \overline{D}) \cdot (\overline{B} + C + D)$$

4. Implementați cu porți NAND următoarele funcții cu eliminarea hazardului combinațional.

- $F_a(A, B, C) = \sum(1, 3, 4, 5)$
- $F_b(A, B, C) = \sum(1, 2, 3, 5)$
- $F_c(A, B, C) = \sum(0, 2, 3, 4, 6)$
- $F_d(A, B, C, D) = \sum(0, 1, 2, 5, 6, 7, 15)$
- $F_e(A, B, C, D) = \sum(0, 1, 5, 7, 8, 9, 14, 15)$
- $F_f(A, B, C, D) = \sum(2, 3, 8, 9, 10, 11)$






Figura 7.9 a) Diagrama V-K, minimizare cu hazard combinațional, b) Implementare OR-AND, cu hazard combinațional c) Diagramele temporale, d) Diagrama V-K, minimizare fără hazard combinațional, e) Implementare OR-AND, fără hazard combinațional (problema 3).

Soluție

$$\text{a) } F_a(A, B, C) = I + II + III = A \cdot \bar{B} + \bar{A} \cdot C + \bar{B} \cdot C = \overline{(A \cdot \bar{B}) \cdot (\bar{A} \cdot C) \cdot (\bar{B} \cdot C)}$$

- Proiectați un circuit de conversie a cifrelor în baza 10, reprezentate pe 4 biți BCD (Engl. "Binary Code Decimal"), în codurile corespondente pentru comanda unui afișaj cu 7 segmente. Combinațiile binare care nu au asociat un număr în baza 10 vor determina stingerea tuturor segmentelor. Repetați problema cu toate cele 16 combinații de intrare. În cazul intrărilor 10-15, segmentelor vor afișa simbolul asociat în baza 16: a, b, c, d, e, f. Comparați costurile celor două implementări și explicați diferențele.
- Implementați următoarea funcție utilizând porți XOR și AND:

$$F = A \cdot \bar{B} \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot \bar{C} \cdot D + \bar{A} \cdot B \cdot \bar{C} \cdot D$$

Soluție

Din diagrama V-K, prezentată în figura 7.11-a reiese că forma canonică a funcției este și formă minimă.

Implementarea cu porți NAND pe două nivele necesită:

4 porți NOT și,

5 porți NAND x 4

Total: 9 porți cu 24 de intrări.

Alternativa de implementare se bazează pe observația că diagrama V-K are o formă particulară de simetrie, ceea ce sugerează o implementare cu porți XOR. Prin prelucrări algebrice, se pune funcția într-o formă simplificată pe baza operatorului XOR:

$$F = A \cdot \bar{B} \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot \bar{C} \cdot D + \bar{A} \cdot B \cdot \bar{C} \cdot D = (A \cdot \bar{B} \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot \bar{C} \cdot D) + (\bar{A} \cdot B \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot \bar{C} \cdot D) =$$






Figura 7.10 Problema 4-a: diagrama V-K și structura de porți NAND cu eliminarea hazardului combinațional.

$A \cdot \bar{B} \cdot (C \cdot \bar{D} + \bar{C} \cdot D) + \bar{A} \cdot B \cdot (C \cdot \bar{D} + \bar{C} \cdot D) = A \cdot \bar{B} \cdot (C \oplus D) + \bar{A} \cdot B \cdot (C \oplus D) = (C \oplus D) \cdot (A \cdot \bar{B} + \bar{A} \cdot B) = (C \oplus D) \cdot (A \oplus B)$
 Rezultă circuitul prezentat în figura 7.11-b.




Figura 7.11 a) Diagrama V-K, **b)** circuitul pentru problema 6.

7. Proiectați un circuit logic pe două nivele de porți NAND care să implementeze fără hazard combinațional funcția:
 $F(A, B, C, D) = \sum(0, 2, 4, 5, 6, 7, 8, 10, 11, 15)$.

Soluție




Figura 7.12 Diagrame V-K asociate funcției referite la problema 7. Minimizare fără hazard combinațional.

Diagrama V-K asociată funcției este prezentată în figura 7.12-a. Funcția minimizată este:

$$F = I + II + III = \bar{A} \cdot B + \bar{B} \cdot \bar{D} + A \cdot C \cdot D$$

Pentru eliminarea hazardului combinațional mai trebuie definite suprafețe suplimentare, conform figurii 7.12-b.

$$F = I + II + III + IV + V + VI = \bar{A} \cdot B + \bar{B} \cdot \bar{D} + A \cdot C \cdot D + \bar{A} \cdot \bar{D} + B \cdot C \cdot D + A \cdot \bar{B} \cdot C$$

Implementarea pe două nivele de porți NAND se face conform expresiei:

$$F = \overline{\bar{A} \cdot B + \bar{B} \cdot \bar{D} + A \cdot C \cdot D + \bar{A} \cdot \bar{D} + B \cdot C \cdot D + A \cdot \bar{B} \cdot C} = \overline{\bar{A} \cdot B} \cdot \overline{\bar{B} \cdot \bar{D}} \cdot \overline{A \cdot C \cdot D} \cdot \overline{\bar{A} \cdot \bar{D}} \cdot \overline{B \cdot C \cdot D} \cdot \overline{A \cdot \bar{B} \cdot C}$$

Circuitul este prezentat în figura 7.13.






Figura 7.13 Circuit pe două nivele de porți NAND, implementare a funcției referite de problema 7.

7.4 Pentru cei ce vor să devină profesioniști

1. Proiectați un circuit generator de paritate de 3 biți și un circuit verificator de paritate de 4 biți, utilizând regula parității pare.

Soluție

Generatorul de paritate pară prezintă la ieșire 1 dacă la intrare sunt un număr impar de biți egali cu 1 și 0 dacă la intrare sunt un număr par de biți egali cu 1. Această funcționalitate este realizată de o poartă logică XOR:

$$EVEN = I_2 \oplus I_1 \oplus I_0$$

Eroarea de paritate verifică paritatea datelor recepționate împreună cu bitul de paritate. Dacă suma celor 4 biți este un număr par, verificarea este corectă, altfel se semnalează eroare de paritate:

$$ERR_{even} = I_2 \oplus I_1 \oplus I_0 \oplus EVEN$$

Circuitele sunt prezentate în figura 7.14.



Figura 7.14 Generator și verificator de paritate pară de 3 biți.

2. Să se implementeze un circuit logic combinațional care produce conversia numerelor de la 0 la 15 exprimate în cod binar în reprezentarea acestora în cod Gray.

Soluție

Tabelul de adevăr al convertorului din cod binar în cod Gray este:



Cod Binar				Cod Gray			
B_3	B_2	B_1	B_0	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

Diagramele V-K asociate ieșirilor circuitului $G_{[3:0]}(B_{[3:0]})$ sunt prezentate în figura 7.15.




Figura 7.15 Diagramele V-K pentru convertorul binar-Gray pe 4 biți.

După minimizarea funcțiilor, se obțin ecuațiile:

$$G_3 = B_3$$

$$G_2 = B_3 \cdot \overline{B_2} + \overline{B_3} \cdot B_2 = B_3 \oplus B_2$$

$$G_1 = B_2 \cdot \overline{B_1} + \overline{B_2} \cdot B_1 = B_2 \oplus B_1$$

$$G_0 = B_1 \cdot \overline{B_0} + \overline{B_1} \cdot B_0 = B_1 \oplus B_0$$

Circuitul rezultat, implementat cu porți XOR, este prezentat în figura 7.16. Se observă faptul că se poate obține o implementare iterativă, posibil de extins pentru conversia din cod binar în cod Gray a numerelor reprezentate pe mai mulți biți. Generalizând relațiile, se pot scrie ecuațiile conversiei din binar în cod Gray, pentru N biți astfel:

$$G_{N-1} = B_{N-1}$$

$$G_i = B_{i+1} \oplus B_i, \text{ pentru } \forall i \in [(N-2), \dots, 0]$$

3. Să se implementeze un circuit logic combinațional care produce conversia din cod Gray pe 4 biți în cod binar.






Figura 7.16 Implementarea convertorului numerelor din binar în cod Gray pe 4 biți, cu porți XOR.

Soluție

Tabelul de adevăr al convertorului din cod binar în cod Gray este prezentat la problema 2. Diagramele V-K asociate ieșirilor circuitului $G_{[3:0]}(B_{[3:0]})$ sunt prezentate în figura 7.17.




Figura 7.17 Diagramele V-K pentru convertorul din cod Gray pe 4 biți în cod binar.

După minimizarea funcțiilor, se obțin ecuațiile:

$$B_3 = G_3$$

$$B_2 = G_3 \cdot \overline{G_2} + \overline{G_3} \cdot G_2 = G_3 \oplus G_2 = B_3 \oplus G_2$$

$$B_1 = G_3 \cdot G_2 \cdot \overline{G_1} + G_3 \cdot \overline{G_2} \cdot G_1 + \overline{G_3} \cdot G_2 \cdot G_1 + G_3 \cdot G_2 \cdot G_1 = G_3 \oplus G_2 \oplus G_1 = B_2 \oplus G_1$$

$$\begin{aligned} B_0 &= G_3 \cdot G_2 \cdot G_1 \cdot \overline{G_0} + G_3 \cdot G_2 \cdot \overline{G_1} \cdot G_0 + G_3 \cdot \overline{G_2} \cdot G_1 \cdot G_0 + \overline{G_3} \cdot G_2 \cdot G_1 \cdot G_0 + \\ &+ G_3 \cdot \overline{G_2} \cdot \overline{G_1} \cdot \overline{G_0} + \overline{G_3} \cdot G_2 \cdot \overline{G_1} \cdot \overline{G_0} + \overline{G_3} \cdot \overline{G_2} \cdot G_1 \cdot \overline{G_0} + \overline{G_3} \cdot \overline{G_2} \cdot \overline{G_1} \cdot G_0 = \\ &= G_3 \oplus G_2 \oplus G_1 \oplus G_0 = B_1 \oplus G_0 \end{aligned}$$

Circuitul rezultat, implementat cu porți XOR, este prezentat în figura 7.18. Se observă faptul că se poate obține o implementare iterativă, posibil de extins pentru conversia din cod Gray în cod binar a numerelor reprezentate pe mai mulți biți. Generalizând relațiile, se pot scrie ecuațiile conversiei din cod Gray în cod binar, pentru N biți astfel:

$$B_{N-1} = G_{N-1}$$

$$B_i = B_{i+1} \oplus G_i, \text{ pentru } \forall i \in [(N-2), \dots, 0]$$






Figura 7.18 Implementarea convertorului din cod Gray pe 4 biți în binar, cu porți XOR.