## Dan NICULA

# ELECTRONICĂ DIGITALĂ Carte de învăţătură 2.0



Editura Universității TRANSILVANIA din Brașov ISBN 978-606-19-0563-8

## Lecţia 12

## Aplicații cu circuite logice combinaționale

### 12.1 Noțiuni teoretice

Proiectarea circuitelor logice combinaționale complexe, cu multe intrări, nu urmează un anumit algoritm. Teoretic, se poate imagina că orice funcție logică poate fi reprezentată într-o formă standard. Însă, pentru un număr mare de intrări, toate formele de reprezentare (expresie analitică, diagrama V-K, tabel de adevăr, forme canonice) sunt imposibil de gestionat mental.

Rămâne varianta unei proiectări pe baza comportamentului cunoscut al unor circuite combinaționale elementare: codificator/decodificator, comparator, multiplexor/demultiplexor, sumator/scăzător, porți logice.

### 12.2 Pentru cei ce vor doar să promoveze examenul

Nu este necesară parcurgerea acestui capitol.

### 12.3 Pentru cei ce vor să învețe

1. Să se implementeze un circuit logic combinațional la intrarea căruia se aplică un cuvânt M de 8 biți și un cuvânt N de 3 biți. Ieșirea F a circuitului va fi activă când M este multiplu de  $2^N$ .

Soluție

Numărul binar M este multiplu al numărului  $2^N$  dacă este îndeplinită relația:  $M=K\times 2^N$ . Observând că expresia  $K\times 2^N$  este echivalentă cu "numărul K exprimat în binar deplasat la stânga cu N poziții", rezultă că relația este îndeplinită când ultimii N biți ai cuvântului M sunt egali cu 0. Soluția problemei se reduce la a determina care este poziția primului 1 (din partea mai puțin semnificativă) a numărului M aplicat la intrare și a o compara cu numărul N. Indexul celui mai puțin semnificativ 1 se poate determina cu un circuit codificator cu prioritate. Compararea indexului cu numărul N se poate face cu un circuit de comparare pe 3 biți. Figura 12.1 prezintă circuitul proiectat.

2. Să se implementeze un circuit logic combinațional care calculează relația:  $F = [log_2M] + 1$ , pentru M număr pozitiv reprezentat pe 8 biți. S-a notat cu [] partea întregă a numărului.

Solutie

 $F = [log_2M] + 1 = [log_2(2 \cdot M)]$ , ceea ce este echivalent cu indexul celui mai semnificativ bit al numărului M deplasat cu o poziție spre stânga. Circuitul se poate realiza cu un codificator.




Figura 12.1 Circuit pentru implementarea relației  $M = K \times 2^N$ , problema 1.

3. Să se proiecteze un circuit logic combinațional cu 8 intrări  $I_i$  și 8 ieșiri  $O_i$ ,  $i \in 7...0$ . Circuitul activează în 1 numai ieșirea i de pe poziția celui mai semnificativ bit 1 din cuvântul de intrare.

Solutie

Codarea poziției celui mai semnificativ bit pe intrare se poate realiza cu un codificator prioritar iar decodarea pentru ieșire se poate realiza cu un circuit decodificator.

4. Să se implementeze un circuit logic combinațional care activează ieșirea "1" dacă există un singur bit egal cu "1" într-un cuvânt de 8 biți aplicat la intrare.

Soluție

Rezolvarea se bazează pe observația că dacă la intrarea unui codificator se inversează ordinea biților, cel mai semnificativ devine cel mai puțin semnificativ și invers, atunci se poate considera că la ieșirea codificatorului prioritar apare indexul celui mai puțin semnificativ bit, în cod complementat.

Ca exemplu, se consideră numărul de intrare 0000\_0100. Dacă acest cuvânt se aplică, în acestă ordine, la intrarea unui codificator prioritar, la ieșire se va prezenta indexul celui mai semnificativ bit, 2, combinația binară 010. Dacă numărul se aplică la intrarea unui codificator în mod inversat, adică 0010\_0000, la ieșirea codificatorului prioritar, se va prezenta indexul bitului 5, adică 101. Prin complementarea bit cu bit, combinația 101 devine 010 adică indexul 2.

In cazul unui număr de intrare având mai mult de un bit egal cu 1, la conectare directă se va codifica bitul cel mai semnificativ, iar la conectare inversată se va codifica bitul cel mai puţin semnificativ. De exemplu, dacă numărul de intrare este 0100\_0100, codificatoarele vor genera 110 la conectare directă și 101 la conectare inversată

Se observă că dacă se însumează cele două coduri, dacă există un singur 1, atunci suma va fi întotdeauna  $7_{10} = 111_2$ , iar dacă există mai mult de un 1 la intrare suma celor două coduri va fi mai mare decât 7 și va produce transport la ieșire (în cazul însumării cu sumator de 3 biți).

În cazul în care la intrare toți biții sunt 0, atunci ambele codificatoare vor prezenta la ieșire 000 iar cele două coduri însumate vor fi  $0_{10} = 000_2$ .

Concluzia este că funcția cerută a fi implementată se obține la bitul de transport al sumatorului. Figura 12.2 prezintă circuitul proiectat.

5. Să se realizeze, folosind circuite comparator de 4 biţi o structură pentru compararea a două cuvinte de 8 biţi, respectiv 16 biţi.

Solutie

Cuvintele se compară bit cu bit, începând de la bitul mai semnificativ spre cel mai puţin semnificativ. Dacă cei 2 biţi comparați sunt egali, se trece la compararea bitului de ordin inferior. Dacă biţii sunt diferiţi, atunci rezultatul operaţiei de comparare este determinat şi biţii mai puţini semnificativi sunt ignoraţi. Deci, există un transport de informaţie de la biţii mai semnificativi spre cei mai puţini semnificativi. În cazul utilizării circuitelor de comparare de 4 biţi, cel mai semnificativ circuit trebuie să informeze circuitul mai puţin semnificativ dacă




Figura 12.2 Circuit pentru detectarea prezenței unui singur bit egal cu 1 în datele de intrare, problema 4.

rezultatul comparării a fost găsit sau partea mai semnificativă a cuvintelor de intrare este identică. În acest caz, circuitul care compară partea mai puțin semnificativă a datelor trebuie să fie activat. Circuitul este prezentat în figura 12.3. Comparatorul de 4 biți are intrări specifice prin care transmite rezultatul comparării biților mai semnificativi. Comparatorul biților mai semnificativi are aceste intrări conectate ca și cum biții superiori au fost egali:  $L_i = 0$ ,  $E_i = 1$ ,  $G_i = 0$ . Ieșirile comparatorului mai semnificativ devin intrări pentru comparatorul mai puțin semnificativ.




Figura 12.3 Circuit de comparare a două cuvinte de 8 biți realizat cu două circuite comparator de 4 biți, problema 5.

- 6. Să se realizeze un circuit logic combinațional care semnalează pe ieșire identitatea celor două cuvinte de 3 biți de la intrare. Să se implementeze circuitul cu:
  - porți XOR sau
  - circuite multiplexor/demultiplexor.

#### Solutie

Funcția circuitului este egală cu 1 când cele două cuvinte de intrare sunt egale bit cu bit. Poarta logică XOR prezintă la ieșire 1 dacă biții de intrare sunt diferiți. În logică negată, poarta XNOR prezintă la ieșire 1 dacă biții de intrare sunt egali. Această observație sugerează că circuitul de determinare a identității a două cuvinte se poate realiza dacă se compară cele două cuvinte bit cu bit, folosind porți XNOR iar rezultatele acestora se unesc cu o poartă AND.

$$F(A,B) = \overline{(A_2 \oplus B_2)} \cdot \overline{(A_1 \oplus B_1)} \cdot \overline{(A_0 \oplus B_0)}$$

Utilizând teorema lui DeMorgan se poate scrie expresia funcției ca:

$$F(A, B) = \overline{(A_2 \oplus B_2) + (A_1 \oplus B_1) + (A_0 \oplus B_0)}$$

Circuitul este prezentat în figura 12.4-a,b.

Funcția de determinare a identității se poate realiza cu două circuite DMUX 1:8 și MUX 8:1 dacă cele două cuvinte se conectează pe intrările de selecție iar ieșirile de date ale demultiplexorului se conectează unu la unu




Figura 12.4 Circuit de verificare a identității a două cuvinte de 3 biți, problema 6.

la intrările de date ale multiplexorului. În cazul identității celor două cuvinte, valoarea de 1 de la intrarea demultiplexorului se propagă la ieșirea cu indexul corespunzător primului operand și apoi este preluată de pe intrarea cu indice corespunzător a multiplexorului. Circuitul este prezentat în figura 12.4-c.

7. Folosind circuite DMUX 1:8 și MUX 8:1 să se realizeze un circuit logic combinațional care semnalează pe ieșire existența următoarelor corespondențe ale intrărilor (date de intrare reprezentate pe 3 biți): 0-6, 1-4, 2-3, 3-1, 4-7, 5-5, 6-2, 7-0.

Soluție

Soluția se bazează pe funcția circuitului demultiplexor de a activa ieșirea a cărei index este prezent pe intrările de selecție și funcția circuitului multiplexor de a transmite la ieșire intrarea selectată. În cazul unui circuit similar cu cel prezentat în figura 12.4-c, dacă firele se conectează în ordine, se obține un circuit care detectează identitatea intrărilor de selecție, adică: 0-0, 1-1, 2-2, 3-3, 4-4, 5-5, 6-6, 7-7. Prin modificarea firelor se pot detecta alte corespondențe. Corespondența specificată este prezentată în figura 12.5.

8. Proiectați un circuit care depistează o eroare într-un număr în format BCD. Circuitul semnalizează cu 0 cazurile când cei 4 biți de la intrare nu corespund unui număr zecimal (între 0 și 9). Adăugați proiectului 4 porți cu două intrări pentru ca în cazul în care la intrare apare o combinație invalidă la ieșire să se transmită numărul zecimal 0.

Solutie

Tabelul de adevăr al circuitului de semnalare a erorii este:





Figura 12.5 Circuit de verificare a corespondenței unor date reprezentate pe 3 biți, problema 7.

Nr.	$B_3$	$B_2$	$B_1$	$B_0$	$\overline{ERR}$
0	0	0	0	0	1
1	0	0	0	1	1
$^2$	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	1
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	0






Figura 12.6 Funcția de depistare a erorii de cod BCD: a) diagrama V-K, b) structura de porți logice.

Diagrama V-K asociată este prezentată în figura 12.6-a. Din diagrama V-K rezultă ecuația:  $\overline{ERR}=\overline{B_3}+\overline{B_2}\cdot\overline{B_1}$ 

Circuitul care implementează funcția  $\overline{ERR}$  este prezentat în figura 12.6-b.

Pentru a evita transmiterea codurilor binare mai mari decât 9 și înlocuirea acestora cu 0, trebuie adăugate pe cele 4 ieșiri 4 porți AND cu două intrări. Pentru fiecare din cele 4 porți o intrare este bitul  $\overline{ERR}$ . În acest fel,

dacă  $\overline{ERR}=0$  la ieşirea porților AND se va genera 0, indiferent de datele prezentate la intrare. Dacă  $\overline{ERR}=1$ , toate porțile AND sunt deschise și transferă la ieșire valorile de la intrarea circuitului. Circuitul astfel realizat este prezentat în figura 12.7.




Figura 12.7 Circuit de mascare a erorilor de cod BCD.

9. Implementați cu porți logice pe două nivele (fără a folosi celule semisumator sau sumator complet de 1 bit) un circuit de însumare a două numere reprezentate pe câte 2 biți. Circuitul acceptă transport de intrare și generează transport de ieșire.

Solutie

Schema bloc a circuitului este prezentată în figura 12.8. S-au notat  $A_1A_0$  și  $B_1B_0$  operatorii,  $S_1S_0$  rezultatul,  $C_{in}$  transportul de intrare și  $C_{out}$  transportul de ieșire. Sumatorul este un circuit combinațional cu 5 intrări și




Figura 12.8 Schema bloc a sumatorului de 2 biți referit la problema 9.

3ieșiri și poate fi implementat pe două nivele de porți logice. Ecuațiile logice ale ieșirilor sunt:

```
S_0 = A_0 \oplus B_0 \oplus C_{in}
C_0 = A_0 \cdot B_0 + A_0 \cdot C_{in} + B_0 \cdot C_{in}
S_1 = A_1 \oplus B_1 \oplus C_0
C_{out} = A_1 \cdot B_1 + A_1 \cdot C_0 + B_1 \cdot C_0
```

S-a notat  $C_0$  transportul intermediar de la bitul 0 (cel mai puțin semnificativ).

10. Se dorește transmiterea pe o distanță mare a unui bus de 1024 biți de date. Soluția banală a existenței a 1024 de conductoare este prea costisitoare. Ținând cont că informația transmisă pe bus nu are o frecvență mare, se propune reducerea numărului de conductoare prin multiplexarea biților la expeditor și demultiplexarea acestora la destinație. Propuneți o schemă de implementare. Care este numărul de conductoare necesar?

Solutie

Soluția constă în multiplexarea datelor la partea de emisie și demultiplexarea acestora la partea de recepție. Pentru o comunicare corectă, trebuie ca multiplexorul și demultiplexorul să selecteze simultan aceeași valoare. Valoarea de selecție de 10 biți ar trebui și ea transmisă de la sursă la destinație. În total, numărul de conectoare va fi redus de la 1024 la 11 (10 pentru selecție și 1 pentru date). Schema de principiu este prezentată în figura 12.9.

11. Demonstrați că orice funcție logică de 4 intrări poate fi implementată cu următoarele resurse: un decodificator de 3 biți (DCD 3:8), un multiplexor 2:1, două porți OR de maxim 4 intrări și un inversor.




Figura 12.9 Reducerea numărului de conectoare pentru o transmisiune de date folosind circuite multiplexor/demultiplexor, problema 10.

Să se exemplifice soluția pentru funcțiile:

- a)  $F = \sum (4, 5, 8, 9)$
- b)  $F = \sum (2,7,8,9,10,12,13)$ c)  $F = \sum (0,1,3,5,9,10,11,13,15)$ d)  $F = \sum (2,3,5,6,7,8,9,10)$

Solutie

Solutie

Orice funcție de 4 variabile se poate scrie sub o formă condensată cu o variabilă reziduu, ca:

$$F(A, B, C, D) = A \cdot G_1(B, C, D) + \overline{A} \cdot G_0(B, C, D)$$

Funcțiile  $G_{1,0}(B,C,D)$  depind de aceleași 3 variabile. Acestea pot fi implementate cu un circuit decodificator de 3 biți și câte o poartă logică OR care reunește mintermii prezenți în expresia funcției. În final, un multiplexor 2:1 are conectată intrarea A pe intrarea de selecție și funcțiile  $G_1$  și  $G_0$  pe intrările de date. Numărul maxim de intrări pentru poartă OR este 4 (jumătate din numărul total de mintermi). Dacă expresia unei funcții  $G_1$  și  $G_0$ are mai mult de 4 mintermi, se implementează inversată și cu ajutorul unui inversor se aduce la forma necesară. Dacă ambele funcții  $G_1$  și  $G_0$  au mai mult de 4 mintermi, inversorul se plasează pe ieșire, după multiplexor. Dacă ambele funcții  $G_1$  și  $G_0$  au maxim 4 mintermi, inversorul nu mai este necesar.

- 12. Se consideră funcția  $F(A, B, C, D) = \sum (1, 2, 3, 4, 5, 9, 13)$ . Se cer:
  - a) Implementarea funcției cu porți NAND. Evaluarea costului implementării.
  - b) Implementarea funcției cu porți NOR. Evaluarea costului implementării.
  - c) Evaluarea existenței hazardului combinațional în implementările de la punctele a) sau b) și implementarea funcției cu eliminarea hazardului combinațional. Forme de undă pentru punerea în evidență a hazardului combinational.
  - d) Implementarea funcției cu MUX 8:1, variabilă reziduu D, A sau C.
  - e) Implementarea funcției cu MUX 4:1, variabile reziduu (C, D) sau (A, B).
  - f) Implementarea funcției cu DCD 3:8, MUX 2:1 și porți logice OR/NOR.
  - g) Implementarea funcției cu ROM 16x1. Implementarea funcției cu două circuite ROM 8x1 și MUX 2:1.
  - h) Implementarea funcției cu circuit PLA generic.
  - i) Implementarea functiei cu circuit PAL generic.

#### Pentru cei ce vor să devină profesioniști 12.4

1. Proiectați un multiplicator binar de 2 biți implementat cu porți AND și sumatoare binare. Extindeți multiplicatorul binar pentru a realiza înmulțiri cu numere reprezentate pe 3 biți și 4 biți.

Algoritmul clasic de înmulțire presupune înmulțirea fiecărei cifre a unui operand cu fiecare cifră a celuilalt operand și adunarea rezultatelor ținând cont de ordinul acestora. Inmulțirea a două cifre binare este implementată cu o poartă AND  $(0 \times 0 = 0, 0 \times 1 = 0, 1 \times 0 = 0, 1 \times 1 = 1)$ . Modul de plasare a rezultatelor de parțiale și modul de adunare a acestora sunt prezentate în figura 12.10.

Figura 12.11 prezintă circuitele necesare pentru multiplicarea a două numere de câte 2 sau câte 3 biți. Simbolurile de sumator reprezintă sumatoare complete de 1 bit.




Figura 12.10 Înmulțirea numerelor de 2, 3 și 4 biți (problema 1)

2. Proiectați circuite de generare și verificare de paritate pentru un bus de date de 8 biți.

#### Solutie

Generarea de paritate (pară sau impară) constă în determinarea unui bit suplimentar, pe baza biţilor datelor, astfel încât numărul total de biţi (biţi de date şi bit de paritate) să aibă paritatea impusă. De exemplu, în cazul parităţii pare suma biţilor de date plus bitul de paritate trebuie să fie un număr par. Similar, în cazul parităţii impare, suma biţilor de date plus bitul de paritate trebuie să fie un număr impar.

Verificarea parității constă în calcularea sumei tuturor biților plus bitul de paritate și verificarea îndeplinirii parității așteptate. În cazul apariției unei erori asupra biților transmiși, verificarea de paritate nu va mai fi satisfăcută și se va semnala o eroare de paritate. Paritatea este un mod de protecție limitată împotriva erorilor în mediul de transmisiune. Protecția este activă doar în cazul apartiției unei singure erori. De exemplu, în cazul existenței a două erori, verificarea de paritate produce un rezultat fals pozitiv, semnalând în mod eronat că datele sunt corecte. Schema bloc a circuitelor de generare și verificare de paritate este prezentată în figura 12.12. În cazul parității pare, 8 biți de date, ecuațiile ieșirilor circuitelor combinaționale sunt următoarele:

#### Generare de paritate:

```
P_{par}=0,dacă suma D_7+D_6+D_5+D_4+D_3+D_2+D_1+D_0este un număr par P_{par}=1,dacă suma D_7+D_6+D_5+D_4+D_3+D_2+D_1+D_0este un număr impar
```

#### Verificare de paritate:

$$ERR_{par} = 0$$
, dacă suma  $D_7 + D_6 + D_5 + D_4 + D_3 + D_2 + D_1 + D_0 + P_{par}$  este un număr par  $ERR_{par} = 1$ , dacă suma  $D_7 + D_6 + D_5 + D_4 + D_3 + D_2 + D_1 + D_0 + P_{par}$  este un număr impar

Ținând cont că poarta logică XOR poate fi interpretată ca un circuit de generare a parității impare (produce la ieșire 1 în cazul dacă un număr impar de intrări sunt egale cu 1), se deduc următoarele ecuații logice:

$$\begin{split} P_{par} &= D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0 \\ ERR_{par} &= D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0 \oplus P_{par} \\ \text{Similar,} & \_\_\_ \end{split}$$

$$P_{impar} = \overline{D_7} \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0$$

$$ERR_{impar} = \overline{D_7} \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0 \oplus P_{impar}$$

3. Proiectați un singur circuit care să poată fi utilizat atât pentru generarea parității cât și pentru verificarea acesteia în cazul unei transmisiuni de 8 biți de date, atât pentru paritate pară cât și pentru paritate impară.

#### Solutie

Conform problemei 2, rezultă că ecuațiile logice pentru generare și verificare de paritate sunt simlare: XOR cu mai multe intrări. În plus, schimbarea tipului parității (pară sau impară) presupune negarea expresiilor parității generate și erorii determinate. Poarta XOR poate fi interpretată ca "inversor comandat".

În cazul a 8 intrări de date, expresiile menționate la problema 2 pot fi rescrise pentru a putea fi implementate cu același circuit astfel:

$$\begin{split} P_{par} &= D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0 \\ ERR_{par} &= D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0 \oplus P_{par} \\ \text{Similar.} \end{split}$$

$$\begin{split} P_{impar} &= D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0 \oplus 1 \\ ERR_{impar} &= D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1 \oplus D_0 \oplus P_{impar} \oplus 1 \end{split}$$

Rezultă că circuitul capabil de a genera și verifica paritatea pară sau impară are funcția logică XOR cu 10 intrări. În funcție de rolul său, circuitul se va utiliza în conexiunile prezentate în tabelul următor.





Figura 12.11 Circuite de înmulțire a numerelor reprezentate pe 2 sau 3 biți (problema 1).

Utilizare	Ieşire	$I_9$	$I_8$	$I_7$	$I_6$	$I_5$	$I_4$	$I_3$	$I_2$	$I_1$	$I_0$
Generare paritate pară	$P_{par}$	0	0	$D_7$	$D_6$	$D_5$	$D_4$	$D_3$	$D_2$	$D_1$	$\overline{D_0}$
Verificare paritate pară	$\vec{ERR}_{par}$	0	$P_{par}$	$D_7$	$D_6$	$D_5$	$D_4$	$D_3$	$D_2$	$D_1$	$D_0$
Generare paritate impară	$P_{impar}$	1	0	$D_7$	$D_6$	$D_5$	$D_4$	$D_3$	$D_2$	$D_1$	$D_0$
Verificare paritate impară	$ERR_{impar}$	1	$P_{impar}$	$D_7$	$D_6$	$D_5$	$D_4$	$D_3$	$D_2$	$D_1$	$D_0$

- 4. Utilizând exclusiv sumatoare complete de un bit, proiectați un circuit care furnizează la ieșire numărul de biți egali cu 1 în cadrul cuvântului de 7 biți prezentat la intrare.
- 5. Utilizând exclusiv sumatoare complete de un bit, proiectați un circuit care furnizează la ieșire numărul de biți egali cu 1 în cadrul cuvântului de 15 biți prezentat la intrare.



 ${\bf Figura~12.12~Schema~bloc~a~circuitelor~de~generare~si~verificare~de~paritate,~referite~la~problema~2.}$