

P-ṭa Victoriei nr. 2 R0 300006 - Timiṣoara Tel: +4 0256 403000 Fax: +4 0256 403021 rector@rectorat.upt.ro www.upt.ro

Logică digitală

-Curs 4-

Reprezentarea functiilor -2024-

Administrativ

- □ 14:30-16:00, vineri Tutoriere (activitate extra)
 - Indi Botoc (an II, CTI-Ro)
 - Stefan Jura (an II, CTI-Ro)
 - Sala: A110
 - Frecventa: saptamanal
- □ Examen: P1 03-07 iunie
- □ Examen: P2 27, 28, 29 iunie
- ☐ Sala: A101, D1

Algebra booleană și logica digitală

- □ Forma canonică;
- □ Forma standard;
- Aspecte legate de implementarea funcţiilor booleene cu porţilor logice;
- □ Hărți Karnaugh

Funcții booleene

□ Tabel de adevăr prin care este specificată

X	У	Z	Щ
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

mintermi

Un **minterm** este o funcție elementară de n variabile notată m_i^n unde n indică numărul de variabile ale funcției iar i este echivalentul zecimal al **mintermului**.

Ez	X_2	X_I	X_0	m_0^3	m_1^3	m_2^3	m_3^3	m_4^3	m_5^3	m_6^3	m_7^3
0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
2	0	1	0	0	0	1	0	0	0	0	0
3	0	1	1	0	0	0	1	0	0	0	0
4	1	0	0	0	0	0	0	1	0	0	0
5	1	0	1	0	0	0	0	0	1	0	0
6	1	1	0	0	0	0	0	0	0	1	0
7	1	1	1	0	0	0	0	0	0	0	1

mintermi

Α	В	C	minterms	_
0	0	0	A B C	m0
0	0	1	ABC	m1
0	1	0	A B C	m2
0	1	1	A B C	m3
1	0	0	A B C	m4
1	0	1	A B C	m5
1	1	0	A B C	m6
1	1	1	ABC	m7

Sumă de mintermi

- □ funcţia minterm $m_2^3(X_0, X_1, X_2) = \overline{X_2} \cdot X_1 \cdot \overline{X_0}$ are expresia 1 dacă $X_2 = 0$, $X_1 = 1$ şi $X_0 = 0$, şi valoarea 0 în rest;
- orice funcție booleană de n variabile poate fi reprezentată ca sumă logică de funcții minterm

$$f(X_{0,}X_{1}...X_{n-1}) = \sum_{i \in K} m_{i}^{n}$$

Sumă de mintermi (SOP)

$$F = xy + xy'z + x'yz$$

$$F = \sum (3, 5, 6, 7)$$

$$F = m_3^3 + m_5^3 + m_6^3 + m_7^3$$

X	У	Z	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Formă canonică disjunctivă

$$F = \sum (3,5,6,7)$$

$$F = m_3^3 + m_5^3 + m_6^3 + m_7^3$$

☐ forma canonică disjunctivă a funcţiei:- termenii produs logic ai funcţiei conţin toate variabilele funcţiei, între termeni realizându-se operaţia SAU (disjuncţie).

Maxterm

- maxterm este o functie elementară de n variabile notate M_i^n unde i este echivalentul zecimal al n-uplului funcției, aplicat in "0", interpretat ca un număr binar pe n poziții.
- Functiei maxterm îi corespunde o expresie de n variabile în formă M_i^n care în urma evaluării pentru toate n-uplurile, ia aceeasi valoare ca si $M_i^n = m_i^n$.

2.Reprezentarea funcţiilor de comutaţie

E _z	X_2	X_I	X_0	M_0^3	M_{1}^{3}	M_2^3	M_3^3	M_4^3	M_5^3	M_6^3	M_7^3
0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	0	1	1	1	1	1	1
2	0	1	0	1	1	0	1	1	1	1	1
3	0	1	1	1	1	1	0	1	1	1	1
4	1	0	0	1	1	1	1	0	1	1	1
5	1	0	1	1	1	1	1	1	0	1	1
6	1	1	0	1	1	1	1	1	1	0	1
7	1	1	1	1	1	1	1	1	1	1	0

2. Reprezentarea funcţiilor de comutaţie

- Funcţia maxterm $M_{\frac{3}{3}}^{3}$ de exemplu are expresia $M_{3}^{3} = X_{2} + \overline{X_{1}} + \overline{X_{0}} = 0$ pentru $X_{2} = 0$, $X_{1} = 1$, $X_{0} = 1$ pentru celelalte atribuiri având valoarea X_{1}^{3} .
- □ O funcție de comutație de n variabile poate fi reprezentată printr-un produs de maxtermi:

$$f(X_{0}, X_{1}, ..., X_{n-1}) = \prod_{i=1,2} M_{i}^{n}$$

unde K_0 este mulţimea indicilor M_i^n pt care care funcţia ia valoarea "0".

Maxtermi & Mintermi: $M_i^n = m_i^n$

Α	В	С	maxterms		minterms	
0	0	0	A + B + C	MO	A B C	m0
0	0	1	$A + B + \overline{C}$	M1	A B C	m1
0	1	0	$A + \overline{B} + C$	M2	\overline{A} B \overline{C}	m2
0	1	1	$A + \overline{B} + \overline{C}$	M3	\overline{A} B C	m3
1	0	0	$\overline{A} + B + C$	M4	A B C	m4
1	0	1	\overline{A} + B+ \overline{C}	M5	$A \overline{B} C$	m5
1	1	0	$\overline{A} + \overline{B} + C$	M6	$A B \overline{C}$	m6
1	1	1	$\overline{A} + \overline{B} + \overline{C}$	M7	ABC	_ m7

Produs de maxtermi

$$F = \sum (3, 5, 6, 7)$$

$$F = m_3^3 + m_5^3 + m_6^3 + m_7^3 = \sum (3, 5, 6, 7)$$

$$F = M_0^3 \cdot M_1^3 \cdot M_2^3 \cdot M_4^3 = \prod (0,1,2,4)$$

forma canonică conjunctivă a funcţiei:- termenii sumă logică ai funcţiei conţin toate variabilele funcţiei, între termeni realizându-se operaţia ŞI.


Forme canonice


- □ Două forme canonice:
 - Sumă de mintermi
 - Produs de maxtermi
- □ Formele canonice sunt unice!
- Conversia dintr-o formă canonică în alta se face:
 - Interschibând Σ și Π
 - Listând toţi indicii lipsă

Glossar

Termen	Definiție
Literal	Variabilă booleană sau complementul ei
Termen Produs	Literal sau produs logic (ŞI) între mai mulți literali
(Product Term)	
Termen Sumă	Literal sau sumă logică (OR) între mai mulți literali
(Sum Term)	
Sum of Products	Sumă logică (OR) între mai mulți termeni produs
(SOP)	
Products of Sums	Produs logic (ŞI) între mai mulți termeni sumă
(POS)	
Minterm	Caz particular de termen produs, care conține toate variabilele de
	intrare o singură dată
Maxterm	Caz particular de termen sumă, care conține toate variabilele de
	intrare o singură dată
Sumă de produse	Sumă logică (OR) de acei mintermi aferenți rândurilor din tabelul
canonică	de adevăr al funcției de ieșire unde aceasta are valoarea 1 logic
Produs de sume	Produs logic (ŞI) de acei mintermi aferenți rândurilor din tabelul
canonic	de adevăr al funcției de ieșire unde aceasta are valoarea 0 logic

n variabile \rightarrow 2^{2^n} funcții





NAND

X	Υ	Z
0	0	1
0	1	1
1	0	1
1	1	0

$$Z = X \cdot Y$$

AND

X	Υ	Z
0	0	0
0	1	0
1	0	0
1	1	1

$$Z = X \cdot Y$$

NOR

X	Υ	Z
0	0	1
0	1	0
1	0	0
1	1	0

$$Z = X + Y$$

OR

$$Z = X + Y$$

Porți logice (cont.)

XOR (X⊕Y)



X	Υ	Z
0	0	0
0	1	1
1	0	1
1	1	0

 $Z = X \overline{Y} + \overline{X} Y$ X or Y but not both
("inequality", "difference")

XNOR





Х	Υ	Z
0	0	1
0	1	0
1	0	0
1	1	1

Z = X Y + X Y X and Y the same ("equality")

Porți logice

- Fiecare poartă logică realizează una sau mai multe funcții logice;
- Colecția de porți logice folosită în realizarea unui circuit se numește bibliotecă de porți, iar porțile din cadrul ei porți standard;
- ☐ Bibliotecile moderne conţin zeci de porţi a.î. să scadă costul cu întreţinerea şi să simplifice realizarea tool-urilor CAD

Minimizarea funcțiilor logice


- se înțelege simplificarea/rescrierea ecuațiilor logice booleene în vederea:
 - ■Unui cost mai mic și/sau;
 - Performanță mai ridicată;
- ☐ Cheia simplificării este: $y(x+\overline{x}) = y$

$$y\left(x+\overline{x}\right)=y$$

- distributivitatea x(y+z)=xy+xz _
- Proprietatea complementului x + x = 1

Minimizarea funcțiilor logice

- Găsirea a doi termeni (suma sau produs funcție de reprezentarea dorită SOP/POS) pentru care:
 - funcția ia valoare 1
 - numai o variabilă își modifică valoarea



B are aceși valoare → B este păstrat

A are valori diferite → A este eliminat

$$F = \overline{A} \overline{B} + A\overline{B} = (\overline{A} + A)\overline{B} = \overline{B}$$

Metoda de minimizare Karnaugh


- □ Diagramele Karnaugh:
 - Metodă alternativă tabelelor de adevăr și ecuațiilor logice de a vizualiza o funcție
 - se aplică atât pentru ecuaţiile logice descrise sub formă canonică de sumă de produse (SOP), cât şi pentru ecuaţiile logice descrise sub formă canonică de produs de sume (POS)

- constituie o matrice de pătrate cu proprietatea ca două celule vecine corespund unor mintermi adiacenţi.
- doi vectori sunt adiacenţi dacă diferă valoric printr-un singur bit
- în diagramă se marchează acei mintermi care au valoarea logică 1 în tabelul de adevăr

- □ Numerele adiacente numărului 0100 sunt: 0101; 0110; 0000; 1100.
- Numerele adiacente numărului 000 sunt: 001; 010; 100.
- □ Vectorii adiacenţi mintermului *abc* sunt: ¬abc, abc, abc


Construcție diagrame Karnaugh

Diagrame Karnaugh pentru funcții logice cu 2 variabile a, b




Construcție diagrame Karnaugh

Diagrame Karnaugh pentru funcții logice cu 3 variabile a, b, c




Construcție diagrame Karnaugh

construcţia diagramelor Karnaugh pentru o funcţie logică cu 4 variabile de intrare



Ex. completare diagramă:


a	b	c	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



1. Introducerea mintermilor în diagramă conform tabelului de adevăr.

Ex. completare diagramă:


a	b	c	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



2. se încearcă formarea unor grupe de mintermi bazate pe reguli de adiacență

□ Ex. completare diagramă:


a	b	c	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



2. O grupare are forma unor dreptunghiuri/pătrate și conţine 2ⁿ mintermi!

□ Ex. completare diagramă:


a	b	c	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



2. O grupare are forma unor dreptunghiuri/pătrate și conţine 2ⁿ mintermi!


□ Ex. completare diagramă:

a	b	c	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



2. Din totalul de *m* variabile booleene a funcţiei, termenul asociat grupării formate va conţine *m-n* variabile

Ex. completare diagramă:




2. Din totalul de *m* variabile booleene a funcției, termenul asociat grupării formate va conține *m-n* variabile

Minimizarea folosind diagrame Karnaugh


- Dacă la o astfel de grupare nu mai pot fi adăugaţi mintermi înseamnă că s-a obţinut un implicant prim.
- Dacă un anumit implicant prim conţine cel puţin un minterm care nu apare în alt implicanţi primi atunci acesta este un implicant prim esenţial

□ Ex. completare diagramă:





3. Ecuația minimizată va conține toți implicanții primi esențiali, si uneori si implicanți primi neesențiali, astfel încât toate celule marcate cu 1 logic să fie acoperite.

Diagrame Karnaugh



Map Organization






Slides by Philip Pham University of California Invine

Diagrame Karnaugh

x	x ₀	y_1	<i>y</i> ₀	Greater Than	Equal	Less Than
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

Truth Table



 $L = x_1'y_1 + x_1'x_0'y_0 + x_0'y_1y_0$

Less-than Function

10

Copyright @ 2004-2005 by Daniel D. Gajski

Slides by Philip Pham, University of California, Irvine

Diagrame Karnaugh – don't care


- Nu toate funcţiile logice sunt definite complet.
- Pentru unele valori ale variabile de intrare funcţia este nu specificată (funcţia are "valoarea" don't care - d)
- Pt."d" în diagrama Karnaugh se va lua în considerare valoarea care ne convine pentru d (0 sau 1) a.î. să permită o acoperire mai largă a minternilor.


a	b	c	p	q
0	0	0	0	1
0	0	1	1	0
0	1	0	1	d
0	1	1	d	1
1	0	0	0	d
1	0	1	0	0
1	1	0	d	0
1	1	1	1	1
Tabelul 5.3				

Funcțiile p și q pot fi scrise și altfel:

$$p = f(a,b,c) = \sum (1;2;7) + \sum d(3;6)$$

$$q = f(a,b,c) = \sum (0;3;7) + \sum d(2;4)$$





$$p = b + \overline{a}c$$
$$q = \overline{b}\overline{c} + bc$$

Porți logice

- Fiecare poartă logică realizează una sau mai multe funcții logice;
- Colecția de porți logice folosită în realizarea unui circuit se numește bibliotecă de porți, iar porțile din cadrul ei porți standard;
- □ Bibliotecile moderne conţin zeci de porţi a.î. să scadă costul cu mentenanta şi să simplifice realizarea tool-urilor CAD

Porți logice

- Criteriile pt.selecția operatorilor:
 - Frecvenţa utilizării porţii;
 - Extensibilitatea operatorului pentru mai mult de 2 variabile;
 - Costul prin prisma nr. de tranzistori, respectiv timpul de comutare al porţii;
- 8 operatori sunt selectaţi: NOT(Inverter), Driver (comandarea multor circuite (load mare), linii lungi), And, Or, NOR, NAND, XOR, XNOR

PORȚI LOGICE ELEMENTARE		
OGICE ELEMENTAR	PORŢI	
LEMENTAR	OGIC	
П	LEMENTAR	
	111	

Name	Graphic Symbol	Functional Expression	Number of transistors	Delay in ns
Inverter	x	F = x'	2	1
Driver	x	F = x	4	2
AND	х- у-	F = xy	6	2.4
OR	x	F = x + y	6	2.4
NAND	х- у-	F = (xy)'	4	1.4
NOR	*	F = (x + y)'	4	1.4
XOR		$F = x \oplus y$	14	4.2
XNOR		$F = x \odot y$	12	3.2

Porți logice

- Modul prin care pot fi optimizate:
 - Întârzierea (delay)
 - Costul (nr.tranzistori)
- □ 2 posibilități:
 - Porți cu mai multe intrări (operatori asociativi și comutativi). Ex.: AND, OR
 - Porți complexe:
 - mai multe intrări
 - □ Realizează operații multiple

Name	Graphic Symbol	Functional Expression	Number of transistors	Delay in ns
3-input AND	<u>[</u>	F = xyz	8	2.8
4-input AND	ž —-F	F = xyzw	10	3.2
3-input OR		F = x + y + z	8	2.8
4-input OR	i D-r	F = x + y + z + w	10	3.2
3-input NAND	Ĭ≣	F = (xyz)'	6	1.8
4-input NAND	¥ ↓	F = (xyzw)'	8	2.2
3-input NOR	[F = (x + y + z)'	6	1.8
4-input NOR		F = (xyzw)' $F = (x + y + z)'$ $F = (x + y + z + w)'$	8	2.2


Name	Graphic Symbol	Functional Expression	Number of transistors	Delay in ns
2-wide, 2-input AOI	**	F = (wx + yz)'	8	2.0
3-wide, 2-input AOI		F = (uv + wx + yz)'	12	2.4
2-wide, 3-input AOI		F = (uvw + xyz)'	12	2.2
2-wide, 2-input OAI	; ; ;	F = ((w + x)(y + z))'	8	2.0
3-wide, 2-input OAI		F = ((u + v)(w + x)(y + z))'	12	2.2
2-wide, 3-input OAI		F = ((u + v + w)(x + y + z))'	12	2.4

Tehnologia VLSI

- Small-scale integration (SSI)
 - 10 gates/package
- Medium-scale integration (MSI)
 - 10 100 gates/package (2 4 bit slices)
- □ Large-scale integration (LSI)
 - 100 1000 gates/package (controllers, datapaths, bit slices)
- Very-large-scale integration (VLSI)
 - 1000+ gates/package (systems on a chip)
- Custom designs (Standard cells)
- □ Gate arrays (GAs)
- Field-programmable (FPGAs)


Custom design

□ Folosește o bibliotecă de porți standard;




Semi-custom approach

☐ Gate array-uri: aceași poartă, interconnecturile sunt partea custom




FPGAs

- FieldProgramableGate Arrays(FPGA)
- ☐ Sunt programate prin încărcarea fișierului *.bit/*.sof în memoria internă;
- Sunt folosite pentru prototipaj;



FPGAs

- □ Bloc logic Lookup table (LUT)folosit la implementarea funcţiilor logice combinaţionale;
- un LUT 3-6 intrări de date (în funcție de tipul FPGAului) și o ieșire;
- până la 65536 de funcţii logice combinaţionale de 3-6 variabile




FPGAs


Rutare:

- linie
- coloană
- în interiorul blocului


Interconexiuni între blocurile alăturate pe linie și pe coloană.







Rutarea la nivel de linie, respectiv coloană, introduce întârzieri **importante**, de multe ori mai mari decât cele introduse datorită logicii, pentru circuitele implementate în FPGA!



Întrebări?