

Dan NICULA

# ELECTRONICĂ DIGITALĂ

## Carte de învățatură 2.0



Editura Universității *TRANSILVANIA* din Brașov  
ISBN 978-606-19-0563-8


2015

## Lecția 17

# Registre și numărătoare

### 17.1 Noțiuni teoretice

Extensia paralel a unui bistabil poartă numele de **registru**. Simbolul bloc și structura unui registru de 4 biți implementat cu bistabile D sunt prezentate în figura 17.1.



**Figura 17.1** Registru D: simbol bloc și structură.

În funcție de modalitatea de încărcare și accesare a datelor, registrele se clasifică astfel:

- **Registru paralel-paralel.** Datele sunt încărcate în registru și accesate din exterior în paralel. Față de registrul "clasic", registrul paralel-paralel poate dispune de o intrare suplimentară care validează încărcarea doar când semnalul de validare este activ (în acest mod, registrul poate "memora" datele în tot intervalul de timp dintre două pulsuri de încărcare).

Tabelul de funcționare este:

$LD$	$Q^+$	Acțiune
1	$D$	Încarcă starea de pe intrarea de date
0	$Q$	Păstrează starea curentă

Structura internă (figura 17.2) prezintă o buclă între ieșirea și intrarea registrului intern peste un multiplexor prin care se selectează starea viitoare: se încarcă starea din exterior ( $LD = 1$ ) sau se menține starea curentă ( $LD = 0$ ).

Registrul este utilizat pentru stocarea datelor reprezentate pe mai mulți biți între două activări succesive ale semnalului de încărcare (încărcarea nu trebuie să se facă la fiecare front activ al ceasului, ca în cazul registrului clasic).

- **Registru paralel-serie (de serializare).** Datele sunt încărcate în registru în paralel dar sunt accesate din exterior în mod serial. Sunt necesare două intrări de control pentru determinarea încărcării datelor și a deplasării acestora în registrul intern (pentru deplasarea serială a datelor pe poziția accesibilă din exterior).

Tabelul de funcționare este:






Figura 17.2 Registru paralel-paralel cu validare a încărcării.

$LD$	$SHR$	$Q^+$	Acțiune
1	X	$D$	Încarcă în paralel starea de pe intrarea de date
0	1	$\{S_I, Q >> 1\}$	Deplasează conținutul registrului cu un bit
0	0	$Q$	Păstrează starea curentă

Structura internă (figura 17.3) prezintă o buclă între ieșirea și intrarea registrului intern peste un multiplexor prin care se selectează starea viitoare: se încarcă starea din exterior ( $LD = 1$ ), se deplasează datele din interior ( $LD = 0, SHR = 1$ ) sau se menține starea curentă ( $LD = 0, SHR = 0$ ). Ieșirea serială de 1 bit provine de la cel mai puțin semnificativ bit al registrului.




Figura 17.3 Registru paralel-serie (de serializare).

Aplicația clasică a registrului paralel-serie constă în serializarea datelor reprezentate pe mai mulți biți în vederea transmiterii acestora pe un singur fir. În acest caz, un impuls de încărcare  $LD = 1$  este urmat de un număr de impulsuri de deplasare  $SHR = 1$  egal cu numărul de biți ai registrului intern.


- **Registru serie-paralel (de deserializare).** Datele sunt încărcate în registru în mod serial, dar sunt accesate din exterior în mod paralel. Este necesară o intrare de control pentru determinarea deplasării datelor în registrul intern (pentru avansarea serială a datelor acceptate în vederea completării cuvântului de date accesibile din exterior în paralel). Registrul are o intrare de date de un singur bit. În cazul activării încărcării datelor, în poziția cea mai semnificativă se încarcă datele de intrare  $S_I$  și deplasează datele interne cu 1 bit. Cel mai puțin semnificativ bit se pierde.

Tabelul de funcționare este:

$SHR$	$Q^+$	Acțiune
1	$\{S_I, Q >> 1\}$	Încarcă datele de intrare (1 bit) și deplasează conținutul
0	$Q$	Păstrează starea curentă



Structura internă (figura 17.4) prezintă o buclă între ieșirea și intrarea registrului intern peste un multiplexor prin care se selectează starea viitoare: se încarcă bitul din exterior și se deplasează datele ( $SHR = 1$ ), sau se menține starea curentă ( $SHR = 0$ ). Ieșirea paralelă este accesibilă din exterior în orice moment.



**Figura 17.4** Registru serie-paralel (de deserializare).

Aplicația clasică a registrului serie-paralel constă în deserializarea datelor reprezentate pe mai mulți biți dar recepționate serial. În acest caz, modulul de control extern trebuie să asigure preluarea datelor în paralel după un număr de impuls de încărcare  $SHR = 1$  egal cu numărul de biți.


- **Registru serie-serie (de deplasare).** Deși în interior există un registru pe mai mulți biți, datele sunt încărcate și sunt accesate serial, câte un bit pe tact. Registrul realizează o deplasare internă a datelor. Este necesară o intrare de control pentru determinarea încărcării datelor și a deplasării acestora în registrul intern (pentru deplasarea serială a datelor acceptate). Registrul are o intrare de date de un singur bit. În cazul activării încărcării datelor, în poziția cea mai semnificativă se încarcă datele de intrare  $S_I$  și deplasează datele interne cu 1 bit. Cel mai puțin semnificativ bit se pierde. Ieșirea serială de 1 bit provine de la cel mai puțin semnificativ bit al registrului.

Registrul se comportă ca registrul serie-paralel cu deosebirea că la registrul serie-serie doar un bit (cel mai puțin semnificativ) este accesibil din exterior ( $Q_{[0]}$ ).

Tabelul de funcționare este:

$SHR$	$Q^+$	Acțiune
1	$\{S_I, Q >> 1\}$	Încarcă datele de intrare (1 bit) și deplasează conținutul
0	$Q$	Păstrează starea curentă

Structura internă (figura 17.5) prezintă o buclă între ieșirea și intrarea registrului intern peste un multiplexor prin care se selectează starea viitoare: se încarcă bitul din exterior și se deplasează datele ( $SHR = 1$ ), sau se menține starea curentă ( $SHR = 0$ ). Ieșirea serială (cel mai puțin semnificativ bit) este accesibilă din exterior în orice moment.




**Figura 17.5** Registru serie-serie (de deplasare).

Aplicația clasică a registrului serie-serie constă în stocarea datelor sub forma unei "cozi de așteptare" care avansează doar la comandă ( $SHR = 1$ ).

Un registru poate avea intrări suplimentare de **set** sau **reset asincrone** (care acționează prioritar și independent de semnalul de ceas).

**Numărătoarele** sunt circuite logice secvențiale (automate) care își determină starea următoare exclusiv pe baza stării prezente printr-o funcție de numărare. Structura "clasică" a unui numărător sincron (figura 17.6) prezintă un sumator conectat în bucla între ieșirea și intrarea unui registru de stare. Numărătoarele pot avea diverse intrări care controlează funcția de numărare (direcția de numărare, condiția de numărare, intervalul de numărare, codul de numărare).




**Figura 17.6** Schema bloc a numărătoarelor sincrone.

Un tip particular de registre îl constituie circuitele **LFSR** (Engl. "Linear Feedback Shift Register, Registru de deplasare cu reacție liniară").

Registru de deplasare cu reacție liniară reprezintă o modalitate de obținere a unei secvențe de numărare lungi cu un număr mic de bistabile și care să funcționeze la frecvență mare. În structura unui LFSR de 4 biți, 3 din cele 4 bistabile primesc pe intrare semnalul de la ieșirea bistabilului de ordin superior. Un singur bistabil, cel mai semnificativ, primește la intrare o funcție logică XOR determinată pe baza unor biți mai puțini semnificativi. Determinarea biților care intră în calculul valorii viitoare a bitului cel mai semnificativ se face pe baza unui polinom. Polinomul are gradul egal cu numărul de biți ai LFSR și prezintă indecșii biților care concură la determinarea valorii viitoare a celui mai semnificativ bit. De exemplu, dacă polinomul este  $X^4 + X^3 + 1$ , figura 17.7, valoarea viitoare a bitului cel mai semnificativ este determinată prin funcția XOR între bitul 0 și bitul 3. Se remarcă următoarele:

- Funcția XOR realizează funcția de adunare aritmetică a biților.
- Pentru  $N$  bistabile se obține o secvență de numărare de lungime maximă  $2^N - 1$ . Starea 000...0 este o stare de blocare.
- Nu orice polinom produce secvențe de numărare de lungime maximă. În funcție de polinomul ales, se pot obține mai multe secvențe de numărare de lungimi mai mici decât lungimea maximă.
- Un circuit LFSR poate fi considerat un **generator de numere pseudo-aleatorii**, dacă are o secvență de numărare foarte lungă (număr mare de biți) și se utilizează un număr mic de eșantioane succesive.



**Figura 17.7** Circuit LFSR pe baza polinomului  $X^4 + X^3 + 1$ .

## 17.2 Pentru cei ce vor doar să promoveze examenul

1. Un registru de 4 biți având inițial conținutul 1011 este deplasat spre stânga secvențial, primind pe intrarea de date serială secvența 1010111. Precizați conținutul registrului după fiecare front activ de ceas.

*Soluție*

Starea viitoare a biților registrului este:

$$Q_3^+ = Q_2$$

$$Q_2^+ = Q_1$$

$$Q_1^+ = Q_0$$

$$Q_0^+ = In$$

Conținutul registrului după fiecare front activ de ceas, în funcție de intrarea de date, este redat în tabelul:

Tact	Intrare $In$	Stare registru			
		$Q_3$	$Q_2$	$Q_1$	$Q_0$
1	1	1	0	1	1
2	0	0	1	1	1
3	1	1	1	1	0
4	0	1	1	0	1
5	1	1	0	1	0
6	1	0	1	0	1
7	1	1	0	1	1
8	-	0	1	1	1

2. Un registru serial de 4 biți se află inițial în starea 0001 și primește pe intrarea serială secvența 101110011 (cel mai din stânga bit primul). Care este starea registrului după fiecare front de ceas, în cazul unei deplasări spre dreapta?
3. Proiectați cu porți și bistabile un numărător sincron de 4 biți.

## 17.3 Pentru cei ce vor să învețe

1. Determinați secvența de numărare a circuitului din figura 17.8, indiferent de starea inițială.




Figura 17.8 Numărător, problema 1.

*Soluție*

Circuitul este un numărător în sens descrescător cu facilitate de presetare. Condiția de preset este activă în starea  $Q_{[3:0]} = 0100_2 = 4_{10}$  (conform legăturilor porții AND). Starea de presetare este  $D_{[3:0]} = 1001_2 = 9_{10}$  (conform valorilor logice aplicate pe intrările  $D$ ).

Rezultă că circuitul va cicla între stările 9, 8, 7, 6, 5, 4. Dacă numărătorul se va afla în celelalte stări, condiția de presetare va fi inactivă, deci numărătorul va număra în sens descrescător.

Rezultă secvența: 3, 2, 1, 0, 15, 14, 13, 12, 11, 10, 9, 8, 7, 6, 5, 4, 9, 8, .... Se remarcă faptul că stările care nu aparțin ciclului de numărare ar putea să apară doar după inițializare (figura 17.9).






Figura 17.9 Graf de tranziții al numărătorului, problema 1.

2. Completați diagramele temporale asociate circuitului prezentat în figura 17.10-a.




Figura 17.10 a) Circuit propus la problema 2. b) Forme de undă ale circuitului.

### Soluție

Se observă că numărătorul în sens descrescător se încarcă cu valoarea binară  $10_2$  de fiecare dată când ajunge în starea  $00_2$ . Deci, secvența de numărare este: 00, 10, 01, 00, 10, 01, .... Ieșirea numărătorului este conectată la selecția demultiplexorului, ceea ce înseamnă că vor fi activate ciclic ieșirile  $Y_2$ ,  $Y_1$  și  $Y_0$ . Formele de undă ale semnalelor sunt prezentate în figura 17.10-b.

3. Să se determine secvența de numărare a circuitelor prezentate în figura 17.11. Presupuneți starea inițială 0. Studiați cum evoluează circuitele pornind din toate stările.




Figura 17.11 Circuitele de numărare propuse la problema 3.

4. Proiectați cu porți și bistabile un registru de 4 biți cu facilități de preîncărcare (dacă  $LD = 1$ ) și deplasare stânga (dacă  $LD = 0$  și  $SH = 1$ ). Dacă intrările de control sunt inactive ( $LD = SH = 0$ ) circuitul își păstrează starea.

### Soluție

Circuitul este format din 4 bistabile. La intrarea acestora se află circuite multiplexor care selectează datele încărcate pe baza intrărilor de selecție. Intrarea  $LD$  fiind mai prioritară, se aplică pe multiplexorul mai apropiat bistabilului. Circuitul rezultat este prezentat în figura 17.12.






Figura 17.12 Circuit propus la problema 4.

5. Proiectați cu multiplexoare și bistabile un registru de 4 biți cu facilitățile prezentate în tabelul următor:

$S_1$	$S_0$	Operația
0	0	păstrează valoarea curentă
0	1	deplasare stânga cu încărcare serială
1	0	deplasare dreapta cu încărcare serială
1	1	încărcare paralelă

6. Proiectați un circuit de generare a unui grup de semnale cu 4 faze, perioadă de 50 ns și factor de umplere 1/2 pe baza unui semnal cu frecvență de 80 MHz.

#### Soluție

Perioada ceasului de frecvență 80 MHz este  $1/80 \text{ MHz} = 12,5 \text{ ns}$ . Perioada semnalului generat este de 4 ori mai mare ( $50 \text{ ns} / 12,5 \text{ ns} = 4$ ). Deci, o perioadă de semnal generat este egală cu 4 perioade de ceas.

Soluția de implementare conține un numărător de 2 biți, modulo 4, care repetă periodic 4 faze. Cele 4 semnale se pot genera cu un circuit combinațional pe baza stării numărătorului conform tabelului de adevăr:

Fază	$Q_1 Q_0$	$O_0$	$O_{90}$	$O_{180}$	$O_{270}$
0	00	0	1	1	0
1	01	0	0	1	1
2	10	1	0	0	1
3	11	1	1	0	0


$$\begin{aligned}
 O_0 &= Q_1 \\
 O_{90} &= \overline{Q_1} \oplus Q_0 \\
 O_{180} &= \overline{Q_1} \\
 O_{270} &= Q_1 \oplus Q_0
 \end{aligned}$$

Implementarea circuitului este prezentată în figura 17.13-a. Acest circuit are dezavantajul că ieșirile sunt generate de un circuit combinațional. Soluția de a genera ieșirile direct din bistabile se poate implementa fără porți logice suplimentare observând că  $O_0 = Q_1$  (bitul cel mai semnificativ al numărătorului) iar celelalte 3 faze se obțin din întârzierea acestuia printr-o serie de 3 bistabile D (figura 17.13-b). Se remarcă faptul că, pentru a se genera secvențele corecte imediat după semnalul de reset, bistabilele trebuie inițializate la valorile menționate în figură: numărătorul la 00, iar bistabilele la 110.

7. Proiectați un registru de 4 biți cu facilități de resetare sincronă utilizând 4 bistabile D și 4 circuite MUX 2:1.
8. Proiectați un numărător de 16 biți cu încărcare paralelă utilizând 4 numărătoare de 4 biți cu interfața descrisă în continuare:







**Figura 17.13** Generator de 4 faze: **a)** implementare cu ieșiri din circuit combinațional, **b)** implementare cu întârziere prin bistabile.


Port	Direcție	Dimensiune	Semnificație
<i>clk</i>	in	1	intrare de ceas
<i>reset</i>	in	1	intrare de reset asincron
<i>countUp</i>	in	1	intrare de control, activă în 1, numărare în sens crescător
<i>load</i>	in	1	intrare de control, încărcare, activă în 1, prioritară față de <i>countUp</i>
<i>din</i>	in	4	intrare de date
<i>dout</i>	out	4	ieșire de date
<i>co</i>	out	1	transport de ieșire, activ în 1 în cazul numărării din 15 în 0

9. Proiectați un circuit secvențial care generează șase semnale periodice cu faze diferite, cu formele de undă prezentate în figura 17.14. Proiectați circuitul:

**a)** doar cu bistabile D,

**b)** cu numărător și decodificator.

Comparați cele două soluții de implementare.




**Figura 17.14** Semnale posibil de utilizat ca semnale de ceas multi-fază, problema 9.

### Soluție

Din formele de undă prezentate în figura 17.14 se observă că cele 6 semnale au aceeași formă de undă și diferă doar prin fază ( $T_i$  este identic cu  $T_{i-1}$ , dar este întârziat cu o perioadă de ceas).

**a)** Implementarea cu bistabile D se bazează pe o structură de registru de deplasare stânga în inel, cu 6 bistabile, inițializate cu valoarea 000001. Circuitul este prezentat în figura 17.15-a.


Dacă bistabilele au doar facilitate de reset (se pot aduce inițial, asincron, doar în starea 0), atunci se poate adăuga un circuit combinațional care din starea 000000 va conduce circuitul într-o stare dorită. Circuitul din



**Figura 17.15** Registru de deplasare în inel a) inițializat cu 000001, b) cu inițializare în starea 000000 și comutare în starea 000001.

figura 17.15-b este un registru de deplasare stânga în inel cu inițializare în starea 000000 și comutare în starea 000001.

b) Aceleași forme de undă pot fi generate de către un numărator modulo 6 și un decodificator 3:8. Numărătorul va număra ciclic de la 0 la 5. Ieșirea număratorului este conectată la intrarea decodificatorului. La ieșirile decodificatorului se obțin semnalele cerute. Circuitul este prezentat în figura 17.16.



**Figura 17.16** Generator de faze implementat cu numărator și decodificator.

Prima abordare necesită 6 bistabile și nu necesită porți logice suplimentare (în cazul bistabilelor cu intrări asincrone de set și reset). Ieșirile circuitului sunt direct din bistabile (recomandat).

A doua schemă utilizează un numărator de 3 biți, deci s-ar putea spune că sunt necesare doar 3 bistabile. Însă, în acest caz este necesară logica pentru numărator (circuit de incrementare de 3 biți, circuit de detecție a stării 000 și decodificatorul). În plus, în acest caz, ieșirile sunt din circuit combinațional (nerecomandat).

Concluzia este că, deși a doua schemă pare mai directă ca rezolvare a problemei, prima soluție este atât mai ieftină ca resurse hardware cât și mai rapidă (ca frecvență maximă de operare).

- Un numărator în inel (Engl. "ring counter") utilizează  $N$  bistabile pentru a obține un ciclu de numărare de  $N$  stări. Structura acestui numărator, figura 17.17, prezintă  $N$  bistabile D, fiecare având ieșirea conectată la intrarea următorului bistabil. De obicei, număratorul este inițializat cu o valoare având un singur bit egal cu 1.

a) Listați secvența de stări a număratorului în inel pornind de la starea inițială 0001.

b) Listați celelalte stări ale număratorului în inel și precizați evoluția acestuia în ipoteza apariției acestora.

c) Modificați circuitul astfel încât, în ipoteza unei stări din afara ciclului dorit, număratorul să revină în ciclul proiectat.

- Proiectați structurile LFSR pe baza polinoamelor:  $X^4 + X^3 + 1$ ,  $X^2 + X + 1$ ,  $X^5 + X^3 + 1$ ,  $X^6 + X^5 + 1$ ,  $X^9 + X^5 + 1$ . Studiați comportamentul circuitului la apariția stării de blocare (toți biții egali cu 0). Propuneți un circuit care să inițializeze circuitul într-o stare validă. Listați secvența de stări prezentată de circuite. Pentru






Figura 17.17 Numărător în inel de 4 biți, problema 10.

ultimul circuit, folosiți calculatorul pentru determinarea secvenței.

#### Soluție

Circuitele LFSR au o structură de registru de deplasare: intrarea unui bistabil asociat unui bit provine de la ieșirea bistabilului asociat bit-ului mai semnificativ. Intrarea celui mai semnificativ bit provine de la un circuit logic combinațional implementat cu o poartă XOR cu intrările conectate la ieșirile bistabililor, conform polinomului. Numărul de bistabile este egal cu puterea cea mai mare a variabilei în polinom. Circuitele LFSR asociate polinoamelor sunt prezentate în figura 17.18.




Figura 17.18 Circuit LFSR pe baza polinoamelor: a)  $X^2 + X + 1$ , b)  $X^6 + X^5 + 1$ .

În cazul în care toate bistabile se află în starea 0, starea viitoare va fi aceeași. Circuitul nu va mai putea părăsi această stare. Pentru inițializarea circuitului într-o stare validă, cel puțin un bistabil va trebui adus în starea 1 printr-un semnal extern de reset. Secvența generată de circuitul LFSR pe baza polinomului  $X^2 + X + 1$  este:

nr.	$Z_{[1:0]}$
1	01
2	10
3	11


Secvența generată de circuitul LFSR pe baza polinomului  $X^5 + X^3 + 1$  este:

nr.	$Z_{[4:0]}$	nr.	$Z_{[4:0]}$	nr.	$Z_{[4:0]}$	nr.	$Z_{[4:0]}$
1	00001	9	01110	17	11100	25	10110
2	10000	10	10111	18	11110	26	01011
3	01000	11	11011	19	11111	27	00101
4	10100	12	01101	20	01111	28	10010
5	01010	13	00110	21	00111	29	01001
6	10101	14	00011	22	10011	30	00100
7	11010	15	10001	23	11001	31	00010
8	11101	16	11000	24	01100		

12. Studiați comportamentul circuitelor LFSR caracterizate de polinoamele:  $X^3 + X^2 + 1$ ,  $X^4 + X^2 + 1$ ,  $X^5 + X^2 + 1$ .
13. Implementați cu bistabile D/T/JK un numărător modulo 6/10/16 cu intrare de validare. Implementați același numărător utilizând un numărător de 4 biți cu presetare. Implementați un circuit capabil să numere modulo 6 sau 10 sau 16, numărul fiind stabilit pe baza unui cod de 2 biți.




14. Implementați automatele descrise de organigramele din figura 17.19 cu numărătoare presetabile.



**Figura 17.19** Organigrame ce descriu automate recomandate a fi implementate cu numărător.

### Soluție

Registrul de stare este implementat cu un numărător. Numărătorul are două facilități: să determine prin incrementare starea următoare sau să fie încărcat cu o anumită stare din exterior. Pe baza organigramei, se determină funcția executată de numărător în fiecare stare: numărare sau încărcare. În cazul încărcării, trebuie asigurată existența pe intrările de date ale numărătorului a codului stării următoare. Structura automatului implementat cu numărător este prezentată în figura 17.20.



**Figura 17.20** Structură de automat implementat cu numărător.

Beneficiile implementării cu numărător sunt vizibile în cazul organigramelor care au majoritatea tranzițiilor necondiționate între stări cu coduri ordonate în sensul de numărare. În acest caz, circuitul care determină logica semnalului de încărcare și a valorilor de presetare va fi de mici dimensiuni.

15. Implementați cu bistabile D și multiplexoare un registru care să funcționeze conform tabelului:



SH	LD	Operație
1	-	deplasare stânga
0	1	încărcare paralelă
0	0	păstrează starea

16. Implementați cu bistabile D și multiplexoare un registru care să funcționeze conform tabelului:

$S_1$	$S_0$	Operație
0	0	păstrează starea
0	1	resetare sincronă
1	0	deplasare dreapta
1	1	încărcare paralelă

17. Implementați cu bistabile D și multiplexoare un registru care să funcționeze conform tabelului:

EN	LD	SH	CNT	SENS	Operație
0	-	-	-	-	păstrează starea
1	1	-	-	-	încărcare paralelă
1	0	1	-	1	deplasare dreapta
1	0	1	-	0	deplasare stânga
1	0	0	1	1	decrementare
1	0	0	1	0	incrementare
1	0	0	0	-	păstrează starea

18. Proiectați un circuit LFSR pe baza unui polinom parametrizabil.

*Soluție*

Circuitul este format dintr-un registru de deplasare. Intrarea celui mai semnificativ bit se determină pe baza stării curente și a polinomului caracteristic. Coeficienții polinomului sunt intrări în circuit. Fiecare bit de stare intră în conjuncție cu coeficientul cu indice corespunzător.

19. Utilizați un numărător presetabil de 4 biți pentru a implementa un numărător BCD (între 0 și 9).

20. Justificați valoarea de adevăr a fiecărei afirmații:

- a) Un numărător de 4 biți are 8 stări valide.
- b) Un circuit LFSR de 4 biți are întotdeauna un ciclu de lungime 15 și o stare de blocare.

*Soluție*

- a) Un numărător de 4 biți are  $2^4 = 16$  stări valide, deci afirmația este falsă.

21. Care este numărul minim de bistabile necesar pentru implementarea unui numărător modulo  $10^4$ ?

- a) 10
- b) 12
- c) 14
- d) 15
- e) 16

*Soluție*

$10^4 = 10000 < 16384 = 2^{14}$ , rezultă ca sunt necesari 14 biți pentru a codifica cele  $10^4$  stări. Deci, răspunsul corect este c).

22. Care este deosebirea de implementare a unui reset asincron față de un reset sincron?

23. Care este numărul maxim de stări într-un ciclu pentru un circuit LFSR de 10 biți?

24. Câte bistabile trebuie să comute la schimbarea stării unui numărător dacă starea curentă este:

- a) 01101111, b) 01101101, c) 01011111, d) 01111110.



## 17.4 Pentru cei ce vor să devină profesioniști

### Registru paralel (cod Verilog)

```
input[7:0] Dff;  
reg[7:0] Qff;  
always @(posedge ck)  
Qff <= Dff;
```

### Registru paralel-paralel cu intrare de încărcare (cod Verilog)

```
input[7:0] Dff;  
reg[7:0] Qff;  
always @(posedge ck)  
if (load) Qff <= Dff;
```

### Registru paralel cu reset asincron (cod Verilog)

```
input[7:0] Dff;  
reg[7:0] Qff;  
always @(posedge ck or posedge resetAsync)  
if (resetAsync) Qff <= 'b0; else  
Qff <= Dff;
```

### Registru paralel cu reset sincron (cod Verilog)

```
input[7:0] Dff;  
reg[7:0] Qff;  
always @(posedge ck)  
if (resetSync) Qff <= 'b0; else  
Qff <= Dff;
```

### Registru paralel cu reset sincron și asincron (cod Verilog)

```
input[7:0] Dff;  
reg[7:0] Qff;  
always @(posedge ck or posedge resetAsync)  
if (resetAsync) Qff <= 'b0; else  
if (resetSync) Qff <= 'b0; else  
Qff <= Dff;
```

### Registre paralel-serie (cod Verilog)

```
input[7:0] Dff;  
reg[7:0] Qff;  
always @(posedge ck or posedge resetAsync)  
if (resetAsync) Qff <= 'b0; else  
if (load) Qff <= Dff; else  
if (shr) Qff <= (Qff >> 1);  
assign serialOut = Qff[0];
```

### Registre serie-paralel (cod Verilog)

```
input[7:0] Dff;  
reg[7:0] Qff;  
always @(posedge ck or posedge resetAsync)  
if (resetAsync) Qff <= 'b0; else  
if (load) Qff <= {Qff[6:0], serialIn};
```



## Registre serie-serie (cod Verilog)

```

input[7:0] Dff;
reg[7:0] Qff;
always @(posedge ck or posedge resetAsync)
if (resetAsync) Qff <= 'b0; else
if (load) Qff <= {Qff[6:0], serialIn};
assign serialOut = Qff[7];

```

1. Un numărător Johnson (Engl. "Johnson counter") utilizează  $N$  bistabile pentru a obține un ciclu de numărare de  $2 \times N$  secvențe. Structura acestui numărător, figura 17.21, este similară cu a numărătorului în inel, prezintă  $N$  bistabile D, fiecare având ieșirea conectată la intrarea următorului bistabil, cu excepția unui bistabil care utilizează ieșirea inversată. De obicei, numărătorul este inițializat cu o valoare având toți biții egali cu 0. La fiecare comutare, bitul mai puțin semnificativ este negat și reintrodus la intrarea lanțului de bistabile.




Figura 17.21 Numărător Johnson de 4 biți, problema 1.

- a) Listați secvența de stări a numărătorului în inel pornind de la starea inițială 0000.
- b) Listați celelalte stări ale numărătorului în inel și precizați evoluția acestuia în ipoteza apariției acestora.
- c) Modificați circuitul astfel încât, în ipoteza unei stări din afara ciclului dorit, numărătorul să revină în ciclul proiectat (în următoarea stare sau într-un număr finit de stări). Evaluați soluțiile din punct de vedere al costului implementării.

## Soluție

- a) Secvența de stări pe care numărătorul le parcurge pornind din starea 0000 este următoarea:  
0000, 1000, 1100, 1111, 1110, 0111, 0011, 0001, 0000, ...
- b) Din totalul de 16 stări posibile rămân 8 stări care nu fac parte din ciclul dorit al numărătorului:  
0010, 0100, 0101, 0110, 1001, 1010, 1011, 1101, 0010, ....  
Din starea 0010 evoluția este următoarea:  
0010, 1001, 0100, 1010, 1101, 0110, 1011, 0101

Se observă că, în cazul apariției oricărei stări din afara ciclului dorit, numărătorul va trece succesiv prin toate cele 8 stări și nu va reveni la funcționarea dorită.

- c) Circuitul are 8 stări în ciclul dorit și 8 stări într-un alt ciclu. Pentru a reveni la ciclul proiectat, în cazul apariției unei stări nedorite, circuitul trebuie extins cu logică adițională. Dacă se dorește ca numărătorul să revină la ciclul normal într-un singur tact trebuie să se detecteze toate stările ilegale și să se forțeze ca următoarea stare să fie una din ciclul valid (de exemplu 0000). În tabelul de adevăr s-a notat *Clear1* semnalul care detectează apariția unei stări din afara ciclului. Dacă *Clear1* = 1 starea următoare este 0000. Acest lucru este implementat cu circuitul din figura 17.22-a.


$$Clear1 = Z_3 \cdot \overline{Z_1} \cdot Z_0 + Z_3 \cdot \overline{Z_2} \cdot Z_1 + \overline{Z_3} \cdot Z_2 \cdot \overline{Z_1} + \overline{Z_3} \cdot Z_1 \cdot \overline{Z_0}$$

Dacă se dorește ca numărătorul să revină la ciclul normal, dar nu neapărat într-un singur tact, va trebui să se detecteze o singură stare ilegală (de exemplu, 0010) și să se forțeze ca următoarea stare să fie una din ciclul valid (de exemplu 0000). Revenirea se va obține în maximum 8 tacte, presupunând că numărătorul este inițial în starea 1001 și parcurge tot ciclul alternativ. În tabelul de adevăr s-a notat *Clear* semnalul care detectează apariția stării 1001 (din afara ciclului). Dacă *Clear* = 1 starea următoare este 0000. Acest lucru este implementat cu circuitul din figura 17.22-b.

$$Clear = \overline{Z_3} \cdot \overline{Z_2} \cdot Z_1 \cdot \overline{Z_0}$$



$Z_3$	$Z_2$	$Z_1$	$Z_0$	$Clear1$	$Clear$
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	1	1
0	0	1	1	0	0
0	1	0	0	1	0
0	1	0	1	1	0
0	1	1	0	1	0
0	1	1	1	0	0
1	0	0	0	0	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	1	1	0
1	1	1	0	0	0
1	1	1	1	0	0



**Figura 17.22** Numărător Johnson de 4 biți cu revenire în cadrul ciclului **a)** într-un tact, **b)** în maximum 8 tacte (problema 1).

A doua soluție necesită un circuit combinațional mai simplu, însă determină revenirea în ciclul necesar în maxim 8 perioade de ceas. Prima soluție permite revenirea în ciclul necesar într-o singură perioadă de ceas, însă utilizând o logică mai complexă (posibil cu o frecvență maximă mai joasă).

2. Utilizați un numărător presetabil de 4 biți pentru a implementa un numărător între 3 și 10.
3. Utilizați un numărător presetabil de 4 biți pentru a implementa un numărător între două valori *min* și *max* parametrizabile. Valorile *min* și *max* sunt intrări de câte 4 biți pentru circuitul proiectat.
4. Circuitul din figura 17.23 este un numărător de 4 biți reversibil, presetabil a cărui funcționare este descrisă de tabelul următor:






$LD$	$EN$	$UP$	$Q^+$	Acțiune
1	X	X	D	Încărcare
0	1	1	$Q+1$	Incrementare
0	1	0	$Q-1$	Decrementare
0	0	X	Q	Menținere

$C_O$  (Carry Output) este o ieșire activă în 1 generată combinațional:

- când valoarea curentă este 15 și numărătorul se incrementează și
- când valoarea curentă este 0 și numărătorul se decrementează.

Determinați secvența stărilor circuitului prezentat, presupunând că pornește din starea 0001.



**Figura 17.23** Circuitul cu numărător analizat la problema 4.