

P-ṭa Victoriei nr. 2 R0 300006 - Timiṣoara Tel: +4 0256 403000 Fax: +4 0256 403021 rector@rectorat.upt.ro www.upt.ro

Logică digitală

-Curs 6-Circuite logice combinaționale

Agenda discutie


- □ Quiz interactive video
 - Video interactive: MUX, DEC
- ☐ Circuite combinationale, clasificare
- ☐ Sumatoare: RCA, CLA
- ☐ ALU
- ☐ MUX, DEC

Circuite logice combinaționale


- Circuite de procesare
- □ Circuite de conversie
- Circuite de interconectare
- Componente universale

Clasificare componente digitale

- Componente combinaționale
 - Ușor de analizat, partiționat, verificat



Componente secvenţiale



Copyright © 2004-2005 by Daniel D. Gajski

Sildes by Philip Pham, University of California, Irvine

Clasificare circuite combinaționale (I)

- Procesare
 - Operații aritmetice (Adunare, Scădere, Înmulțire, Împărțire)
 - Operații logice (ŞI, SAU-Exclusiv, Negare, etc.)
 - Comparare
 - Operații de manipulare la nivel de bit (shift-are, rotație, ...).


Clasificare circuite combinaționale (II)

- Conversie date
 - Codificatoare
 - Decodificatoare
- Interconnect-uri
 - Selecția sursei/destinației
 - Magistrale şi interfete magistrală
- □ Alte componente (blocuri din UC)
 - ROM
 - PLA

Cuvinte cheie design digital

- Încapsulare
 - Definirea unor componente/blocuri simple
- ☐ Iterare
 - Replicarea/Instanțierea componentelor în design
- Ierarhie
 - Realizarea unor blocuri mai mari din blocuri mai mici

Exemplu – Sumatorul cu propagare serială a transportului



CLA – Sumatorul cu calculul anticipat al transportului

Pentru creşterea performanţei sumatoarelor se încearcă calculul transportului în mod anticipat

transportul de pe un rang să nu depindă de transportul de pe rangul anterior

CLA

$$c_1 = a_0 b_0 + c_0 (a_0 + b_0) = g_0 + c_0 p_0$$


 $c_2 = a_1 b_1 + c_1 (a_1 + b_1) = g_1 + c_1 p_1 = g_1 + (g_0 + c_0 p_0) p_1 = g_1 + c_1 p_2 = g_1 + c_2 p$

$$= g_1 + g_0 p_1 + c_0 p_0 p_1$$

$$c_3 = g_2 + g_1 p_2 + g_0 p_1 p_2 + c_0 p_0 p_1 p_2$$


$$c_4 = g_3 + g_2 p_3 + g_1 p_2 p_3 + g_0 p_1 p_2 p_3 + c_0 p_0 p_1 p_2 p_3$$

Unde $g_i = a_i b_i$ şi $p_i = a_i + b_i$




Celula de însumare modificata

$c_4 = g_3 + g_2 p_3 + g_1 p_2 p_3 + g_0 p_1 p_2 p_3 + c_0 p_0 p_1 p_2 p_3$




CLA Generator



Observații:

- numărul de intrări a anumitor porți creşte foarte mult, consecințe:
 - întârzierea porţilor creşte cu număr de intrări;
 - bibliotecile de porți pot sa nu aibe porți cu atâtea intrări
- Fanout (numărul de porţi comandate de ieşirea unei porţi) creşte considerabil pentru anumite porţi
- Calculul transporturile se face în paralel

Unitate sumator/scăzator C₂




Sildes by Philip Pham, University of California, Irvine

Copyright © 2004-2005 by Daniel D. Gajski

Decodificator


- circuite logice combinaţionale ce prezintă un anumit *n* intrări şi până la 2ⁿ ieşiri, care activează ieşirea (UNA SINGURĂ) corespunzătoare valoarii combinaţiei vectorului de intrare
- □ Pot avea intrări de activare, astfel încât ieşirea selectată nu pot fi activată decât dacă intrarile de activare sunt active.
- □ Pt. n intrări şi cu m ieşiri → decodificator nla-m.
- Uzual sunt folosite pt. activarea (EN) componentelor

Decodificatorul 1-la-2




$$\begin{array}{l} C_0 = EA'_0 \\ C_1 = EA_0 \end{array}$$

Boolean Expression




Decodificatorul 2-la-4




$$C_0 = E_0 A'_1 A'_0$$


 $C_1 = E_0 A'_1 A_0$
 $C_2 = E_0 A_1 A'_0$
 $C_2 = E_0 A_1 A_0$
Boolean Expression




Decodificatorul 3-la-8



Circuite integrate pe scară medie ce îndeplinesc funcția de decodificator




74LS138: decodificator 3-la-8




G1	G2	G3	A	В	C	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y 7
0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

DEC 4-la-16




14LS42: Decodificator 4-la-10



A	В	С	В	1	2	3	4	5	6	7	8	9	10
0	0	0	0	1	1	1	1	1	1	1	1	1	1
0	0	0	1	0	1	1	1	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	1	1	1
0	0	1	1	1	1	0	1	1	1	1	1	1	1
0	1	0	0	1	1	1	0	1	1	1	1	1	1
0	1	0	1	1	1	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	1	1	0	1		1	1
0	1	1	1	1	1	1	1	1	1	0		1	1
1	0	0	0	1	1	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	1	1	1	0	1
1	0	1	0	1	1	1	1	1	1	1	1	1	0
1	0	1	1	1	1	1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1

Sinteza funcțiilor logice folosind decodificatoare


Să se implementeze cu ajutorul unui decodificator 74LS138 funcția logică $f1(a,b,c) = \sum (1,3,5)$




Multiplexor(Selector)

- Multiplexorul este un circuit logic combinaţional ce conectează ieşirea acestuia la una din cele n intrări.
- Selecţia uneia din cele n intrări se face cu ajutorul a log₂ n intrări de selecţie.
- Poate fi privit ca un comutator digital.
- Este folosit pt.selecția unei singure surse de date din mai multe.


MUX 2-la-1




$$Y = SD_0 + SD_1$$
Boolean Expression




MUX 4-la-1



MUX 8-la-1




MUX 2-la-1




a	b	sel	c
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

74LS153: MUX 4-la-1



A	В	G1	G2	Y1	Y2	
X	X	1	1	0	0	
0	0	0	0	D0_1	D0_2	
0	0	1	0	0	D0_2	
0	0	0	1	D0_1	0	
0	1	0	0	D1_1	D1_2	
0	1	0	1	0	D1_2	
0	1	1	0	D1_1	0	
1	0	0	0	D2_1	D2_2	
1	0	0	1	0	D2_2	
1	0	1	0	D2_1	0	
1	1	0	0	D3_1	D3_2	
1	1	0	1	0	D3_2	
1	1	1	0	D3_1	0	


74LS151: MUX 8-la-1




Codificatoare


- Circuite combinaționale care realizează întrun sens funcția inversă decodificatoarelor
- Dacă conectăm un decodificator la ieșirea unui codificator nu obținem identitatea!
- \square Au până la 2^n intrări și un număr de n ieșiri
- În cele mai multe cazuri valoarea ieşirii unui codificator este dată de indexul celui mai semnificativ bit de intrare activ
- □ exemplu de aplicaţie: arbitrarea accesului la o resursă (ex. magistrală, controler întreruperi)→ codificator de prioritate


Codificator 2-la-1






Codificator 4-la-2






Magistrale

Poartă cu trei stări (tristate driver) are trei valori de ieşire: 0, 1, Z impredanță ridicată(≡ disconect)



Magistrale: Utilizarea circuitelor poartă cu trei stări pentru conectarea la magistrala date



D_i – date transmise pe magistrală

O_i – date recepționate de pe magistrală

DIEN- comandă de transmisie/recepție date

Întrebări?

Enough Talking Let's Get To It!!Brace Yourselves!!

