
3.2.5 Memoria fixă ROM

Memoriile fixe ROM sunt circuite integrate pe scară largă având schema bloc din fig. 3.29 şi fiind organizate sub forma unor cuvinte (în cazul nostru 2ⁿ) de lungime dată (pentru fig. 3.29 lungimea dată este "m" biti).



Memoria fixă are "n" intrări de adresare, o intrare (sau mai multe) de validare (\overline{CS}) și "m" ieșiri de date. Fiecare cuvânt al memoriei este selectat printr-o combinație unică de valori ale variabilelor de adresare.

Cu o memorie fixă poate fi implementat un sistem de funcții logice caz în care variabilele se aplică la intrările de adresare ale memoriei, iar valoarea funcțiilor logice este obținută la ieșirile memoriei. De menționat că fiecare funcție logică este dată de un bit de la ieșire.

Din punct de vedere logic o memorie cu capacitatea de 2^n cifre binare este un selector cu "n" intrări de adresare și 2^n intrări de date reprezentate de celulele memoriei (fig.3.30). Așa cum s-a arătat și la prezentarea multiplexorului, o astfel de structură realizează o funcție logică de variabilele de adresare, funcție ale cărei valori sunt specificate de intrările de date ale multiplexorului care, în cazul de față, sunt impuse de conținutul celulelor de memorie.




Figura 3.30

Considerând de exemplu o funcție logică de trei variabile a, b, c, având tabelul de adevăr prezentat în tab.3.3, implementarea ei se poate face cu ajutorul unei memorii având capacitatea de memorare de opt cifre binare la intrările de adresare ale căreia se aplică cele trei variabile: a, b și c si în care s-a înscris, la fiecare adresă, valoarea funcției corespunzătoare produsului logic standard ce corespunde adresei respective (fig.3.31).

	a	b	С	f_1	f_2	f_3	f_4
ſ	0	0	0	0	1	0	1
	0	0	1	0	0	1	1
	0	1	0	0	1	1	1
	0	1	1	1	0	0	0
	1	0	0	1	1	0	0
	1	0	1	0	0	1	0
	1	1	0	0	1	1	1
L	1	1	1	1	1	0	0
				Tabel	ul 3.4		

а	b	С	f
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Tabelul 3.3




Figura 3.31




Figura 3.32

În cazul în care se urmărește implementarea unui sistem de funcții logice se multiplică numărul celulelor de memorie ce sunt adresate de aceeași ieșire a decodificatorului de adresă. De exemplu în cazul în care se urmărește implementarea unui sistem de patru funcții logice de trei variabile (tab.3.4) celulele de memorie se dispun matricial astfel ca o ieșire a decodificatorului să conducă la "citirea" a patru celule simultan.

De remarcat că în cazul implementării funcțiilor logice cu ajutorul memoriilor problema minimizării acestora se pune doar în unele cazuri

speciale, ce vor fi enumerate, deoarece, în mod obișnuit, în memorie se introduce chiar tabelul de definiție al funcției.

Observație: La implementarea funcțiilor logice cu memorii fixe nu are importanță complexitatea funcției. Structura memoriei ce trebuie folosită este dată de numarul de variabile și numărul de funcții. Rezultă deci că implementarea cu memorii fixe este recomandabilă atunci când funcțiile sunt complicate.

Problema care se pune la implementarea unui sistem de funcții cu o memorie fixă este aceea de a folosi o memorie cât mai mică. Se cere deci să se reducă pe cât posibil numărul variabilelor și numărul funcțiilor.

Reducerea numărului variabilelor de intrare este deosebit de importantă deoarece capacitatea memoriei ce trebuie utilizată se dublează pentru fiecare variabilă de intrare. O metodă posibilă de reducere a numărului de variabile constă în codificarea acestora. De exemplu 16 variabile independente ce nu se pot modifica simultan pot fi codificate cu patru variabile binare.

În mod similar numărul funcțiilor implementate cu o memorie fixă poate fi redus dacă se folosește un decodificator extern care să decodifice funcțiile cerute din ieșirile memoriei.

3.2.6 Structuri logice programabile

Structurile logice programabile sunt circuite logice combinaționale capabile să implementeze funcții logice exprimate în formă normală disjunctivă. Structurile programabile conțin două matrici: o matrice de porți SI care decodifică adresa și o matrice de porți SAU care generează funcțiile logice (un SAU logic între adresele pentru care funcția ia valoarea logică 1).

Schema logică de principiu a unei structuri logice programabile cu 16 intrări și 8 ieșiri având o matrice cu 48 de porți SI cu câte 32 de intrări și o matrice cu 8 porți SAU cu câte 48 de intrări este prezentata în fig. 3.33.

Structurile logice programabile se clasifica in:

- a) structuri PLA atunci cand sunt programate la fabricatie prin procedee de mascare;
- b) structuri FPLA in cazul in care pot fi programate de catre utilizator.

Structurile logice programabile rezolvă problema codificării variabilelor de intrare, care a fost ridicată în cazul implementării funcțiilor logice cu memorii fixe, facilitând astfel implementarea unor funcții logice de un număr foarte mare de variabile. Astfel, spre deosebire de memorii unde se decodifică toate adresele posibile, în cazul structurilor programabile sunt

decodificate numai adresele utilizate (produsele logice pentru care funcția ia valoarea logică 1).




Figura 3.34

Adresele utilizate sunt specificate în formularul de programare. Pentru exemplificare, în tabelul 3.5 și în fig. 3.34 sunt date formularul de programare și schema logică simplificată a unei structuri logice cu 4 intrări și 4 ieșiri care realizează conversia din cod zecimal codificat binar în cod Gray.

NR.		INTI	RARI			IES	IRI	
ADRESA	a	b	c	d	f_1	f_2	f_3	f_4
1	0	0	0	0	0	0	0	0
2	0	0	0	1	0	0	0	1
3	0	0	1	0	0	0	1	1
4	0	0	1	1	0	0	1	0
5	0	1	0	0	0	1	1	0
6	0	1	0	1	0	1	1	1
7	0	1	1	0	0	1	0	1
8	0	1	1	1	0	1	0	0
9	1	0	0	0	1	1	0	0
10	1	0	0	1	1	1	0	1

Tabelul 3.5

Structura are în componența sa o matrice cu 9 porti SI a câte 8 intrări și 4 porți SAU cu câte 9 intrări. Cele patru funcții f_1, f_2, f_3 si f_4 se obțin ca sume de produse logice.

La implementarea funcțiilor logice cu structuri programabile se pot folosi toate metodele de minimizare cunoscute. În practică însă minimizarea nu este necesară decât atunci când, în formă canonică, numărul de produse logice standard este mai mare decat numărul adreselor disponibile în structura programabilă. Minimizarea are sens numai în cazul în care se reușește implementarea funcțiilor logice cerute cu o structură programabilă de dimensiuni mai mici, având în vedere că aceste structuri se produc în variante care diferă prin numărul de intrări, numărul de ieșiri și numărul de adrese (cuvinte). Cum, pentru o aplicație dată, numărul de intrări și de ieșiri este dat, rezultă că reducerea ce se poate obține vizează numărul adreselor.

Pentru exemplul dat, cel al unui convertor din cod zecimal codificat binar în cod Gray se obține următorul formular de programare și structura din fig. 3.35.

$f_1 = a$
$f_2 = a + b$
$f_3 = b.\bar{c} + \bar{b}.c$
$f_4 = c.\overline{d} + \overline{c}.d$

NR.		INTI	RARI			IES	IRI	
ADRESA	a	b	c	d	f_1	f_2	f_3	f_4
1	1	*	*	*	1	1	0	0
2	*	1	*	*	0	1	0	0
3	*	1	0	*	0	1	1	0
4	*	0	1	*	0	0	1	0
5	*	*	1	0	0	0	0	1
6	*	*	0	1	0	0	0	1

Tabelul 3.6

S-a obținut o structură cu 6 adrese. Mai trebuie menționat și faptul că dacă pentru implementare s-ar fi folosit o memorie fixă, ar fi fost utilizate 16 adrese corespunzătoare celor 16 combinații posibil de realizat cu cele patru variabile de intrare.





Figura 3.35

3.2.7 Aplicații ale circuitelor logice combinaționale. Sumatorul

Sumatorul se definește ca fiind circuitul logic combinațional care asigură, direct sau indirect, efectuarea însumării a două numere binare ținând cont de un eventual transport inițial. În fig. 3.39 este prezentat modul de reprezentare a unui sumator pe "n" biți care ține cont de un eventual transport inițial T_i și generează, dacă este cazul, un transport final T_i .



Circuitul logic combinațional care asigură, direct sau indirect, însumarea a două numere binare cu câte un bit fără a lua în considerare transportul de la bitul cu ponderea imediat inferioară este denumit semisumator. Tabelul de adevăr al unui semisumator la intrarea căruia se aplică două numere binare de câte un bit, a_0 și respectiv b_0 , este prezentat în tab.3.7.




Figura 3.41


Din tabel rezultă următoarele expresii pentru variabilele de ieşire sumă (S_0) și transport către bitul de rang imediat superior T_1

$$S_0 = \overline{a_0}.b_0 + a_0.\overline{b_0} = a_0 \oplus b_0$$

$$T_1 = a_0.b_0$$
(3.1)

expresii ce sunt implementate de schema logică din fig.3.40a. Reprezentarea simbolică a acestei scheme este redată în fig.3.40b.

T_n	a_n	b_n	S_n	T_{n+1}			
0	0	0	0	0			
0	0	1	1	0			
0	1	0	1	0			
0	1	1	0	1			
1	0	0	1	0			
1	0	1	0	1			
1	1	0	0	1			
1	1	1	1	1			
Tabalul 2 0							



$$S_n = \overline{a_n} \overline{b_n} T_n + \overline{a_n} b_n \overline{T_n} + a_n b_n T_n + a_n \overline{b_n} \overline{T_n}$$

$$T_{n+1} = b_n T_n + a_n b_n + a_n T_n$$

Figura 3.42

În principiu, sumatorul complet pentru un bit oarecare de rangul n se poate realiza utilizând două semisumatoare conform schemei din fig.3.41, unde cu T_n s-a notat transportul de la bitul de rang imediat inferior, iar cu T_{n+1} transportul către bitul de rang imediat superior. Primul semisumator efectuează o sumă parțială S_n și un transport partial T_{n+1} în timp ce al doilea, ținând cont de transportul T_n , generează suma S_n și transportul T_{n+1} . De remarcat că T_{n+1} si T_{n+1} nu pot fi simultan egale cu 1.





Figura 3.43


În practică însă nu se folosește această soluție, ci se pleacă de la tabelul de adevăr al unui sumator, expresiile variabilelor de iesire minimizându-se cu una din metodele cunoscute (tabelul 3.8).



Schemele combinaționale care implementează acest sumator sunt date în fig.3.43.În figura 3.44 este dată schema unui sumator multibit obținut prin interconectarea mai multor sumatoare. Propagarea transportului este de tip serie.

3.3. Automatele de ordinul 1


Conform principiilor de clasificare definite în paragraful 3.1.2 trecerea de la un automat de ordinul zero la un automat de ordinul 1 se poate face prin introducerea unei reacții negative. Exemplul cel mai simplu de automat de ordinul 1 îl constituie structura din fig. 3.45a și ea corespunde unui circuit basculant bistabil asincron de tip RS care este cel mai simplu automat de ordinul 1. Extensia din fig. 3.45b constituie structura tot a unui automat de ordinul 1 și ea poate fi materializată fizic de circuitul basculant bistabil RS sincronizat.



Indiferent de circuitele care implementează un automat de ordinul 1 acesta posedă un comportament parțial independent de semnalele aplicate la intrare datorită reacției negative introduse. Autonomia datorată conexiunii cu reacție face că ieșirile unui astfel de circuit să nu mai urmărească fidel toate variațiile semnalelor de intrare astfel că numai un set limitat de comenzi va determina modificarea semnalelor de la ieșire. Existența unui set limitat de comenzi face că circuitul care implementează automatul de ordinul 1 să poata fi interpretat că un element de memorare (de zăvorâre->latch) numai a anumitor evenimente.

3.3.1. Circuitul basculant bistabil RS (latch-ul)

Circuitul basculant bistabil RS nesincronizat (sau asincron) constituie cel mai simplu element de memorare. Poate fi implementat de către două porți SI-NU interconectate că în fig. 3.46, caz în care funcționarea lui decurge conform tabelului 3.9.



\overline{S}	Q(t)	\overline{R}	Q(t+ au)			
1	0	*	0			
0	0	1	1			
1	1	0	0			
*	1	1	1			
Tabelul 3.9						

Cele două intrări ale circuitului, \overline{R} și \overline{S} , sunt active când la ele se aplică semnalul 0 logic. Prin convenție se consideră că circuitul basculant bistabil este în starea "1" logic când la ieșirea Q avem nivel logic 1. Dacă Q=1 atunci la ieșirea complementară \overline{Q} vom avea nivel logic 0.


Înscrierea unui semnal 1 logic în circuitul basculant bistabil (aducerea bistabilului în starea 1) se face prin aplicarea unui semnal 0 logic la intrarea de înscriere \overline{S} (set). Ștergerea bistabilului, adică aducerea lui în starea 0, se face prin aplicarea unui semnal 0 logic la intrarea de ștergere \overline{R} (reset). În tabelul 3.9 s-a notat cu Q(t) starea prezentă și cu $Q(t+\tau)$ starea după o întârziere τ , întârziere egală cu timpul necesar pentru propagarea semnalului de la intrare la ieșire.

Observație: la circuitul basculant bistabil RS nesincronizat având schema din fig. 3.46 nu se admite activarea simultană a semnalelor de înscriere și de ștergere întrucât, dacă se forțează pe 0 logic pe ambele intrări, atunci ambele ieșiri, Q și \overline{Q} vor avea valoarea 1 logic, situație neadmisă întrucât ieșirile Q și \overline{Q} trebuie să fie complementare (circuitul este bi-stabil).

De reținut că un circuit basculant bistabil RS nesincronizat se poate obține și dacă în structura din fig. 3.46 se înlocuiesc porțile SI-NU cu porți SAU-NU, singura deosebire constând în faptul că intrările R și S sunt active în acest caz când se aplică semnal logic 1 și că, similar cu structura din figura 3.46 nu se admite comanda simultană a intrărilor R și S.

Din analiza funcționării circuitului basculant bistabil (CBB) RS asincron rezultă că, deși prin intrările *R și S* poate fi controlat modul său de functionare, momentul funcționării, adică momentul la care au loc tranzițiile de stare, nu poate fi controlat, ceea ce reprezintă un inconvenient destul de mare pentru majoritatea sistemelor discrete de conducere ce utilizează CBB RS asincrone.


Dezavantajul poate fi înlăturat prin modificarea schemei din fig. 3.46 după modelul structurii din fig. 3.45b obținându-se astfel CBB RS sincronizat (fig. 3.47).



CLK		Q_n	Q_{n+1}
1	0	0	0
1	1	0	1
1	0	1	0
1	1	1	1
0	*	Q_n	Q_n

Tabelul 3.10

În cazul acestui CBB, dacă semnalul CLK=0, activarea semnalelor R și S nu se face simțită la intrările latch-ului propriu-zis care este realizat cu porțile 3 și 4. Dacă însă semnalul CLK=1 atunci intrările R și S acționează asupra intrărilor latch-ului propriu-zis în mod similar intrărilor R și S din fig. 3.46. Rezultă deci că semnalul CLK (clock) marchează momentele în care intrările R și S pot modifica starea CBB.




Soluția prezentată este însă numai parțial eficientă din punctul de vedere al controlului momentului tranzițiilor de stare întrucât, dacă pe durata CLK=1 intrările R și S își modifică în mod adecvat valoarea, momentul tranziției de stare depinde încă și de semnalele R și S. O rezolvare a acestei deficiențe constă în impunerea de restricții privind momentul modificării intrărilor R și S (nu când CLK=1) sau prin utilizarea structurilor de tip master-slave ce vor fi prezentate ulterior.

O altă restricție, ce a fost menționată deja, în functionarea CBB de tip RS constă în interdicția ca intrările R și S să fie comandate simultan. Soluționarea constă în utilizarea unor latch-uri de tip D a căror structură este dată în fig. 3.48, iar funcționarea lor este reflectată în tab. 3.10. Acest tip de bistabil nu permite intrărilor R și S să aibă simultan aceeași valoare, dar menține restricția ca intrarea D să nu fie comandată pe palierul activ al semnalului de sincronizare CLK.

3.3.2 Memoria RAM

Structura logică a unei memorii RAM (random access memory), memorie cu acces aleator, se obține dacă celor două nivele ale circuitului bistabil adresabil, nivelul de decodificare și nivelul de memorare, li se adaugă un al treilea nivel și anume, nivelul de multiplexare (fig. 3.49). Schema din fig.3.49 pune în evidență modul de funcționare a unui circuit de memorie având capacitatea de 2ⁿ biti. Schemele logice concrete ale acestor circuite conțin o serie de optimizări ale nivelului de decodificare și a celui de multiplexare.




Modul de funcționare al circuitului de memorie având schema din fig. 3.49 este următorul: decodificatorul selectează celula de memorie în care se va înscrie informația binară aplicată la intrarea DINP, iar multiplexorul permite selectarea oricărui bistabil la ieșirea DOUT. Circuitele decodificator și multiplexor sunt adresate cu același cod binar denumit adresa locației de memorie.

În afara intrărilor de adresare, intrare date DINP și ieșire date DOUT, un circuit de memorie RAM mai are în mod uzual încă două intrări și anume:

- \overline{WE} (write enable) a cărui valoare condiționează ciclul de scriere sau citire în/din memorie;
- \overline{CS} care permite selectarea circuitului de memorie.


3.3.3 Principiul master-slave

Circuitul basculant bistabil adresabil și memoria RAM reprezintă extensii de tip paralel ale circuitului basculant bistabil RS care este elementul tipic pentru automatele de ordinul 1. Așa cum s-a precizat deja o deficiență a acestor structuri o constituie imposibilitatea controlului eficient a momentului în care au loc tranzițiile de stare. Această deficiență poate fi înlăturată prin utilizarea structurilor master-slave (fig. 3.50) care constituie extensii de tip serie ale structurilor tip.



Conectarea în serie a celor două latch-uri, M(master) și S(slave) are drept consecință modificarea ieșirilor Q și \overline{Q} pe frontul căzător (negativ) al impulsului de sincronizare, fenomen ce rezultă în urma analizării funcționării schemei din fig. 3.50.


Astfel dacă semnalul CLK=1, bistabilul M poate să comute, funcție bineînteles de semnalele logice aplicate la intrările R și S pe toată durata palierului acestui semnal. În acest interval de timp însă bistabilul S este blocat (nu-și poate modifica starea) deoarece semnalul $CLK_s = 0$. În momentul tranziției negative a semnalului CLK bistabilul M se blochează ($CLK_M = 0$) și se deschide accesul la bistabilul S ($CLK_S = 1$), adică bistabilul S poate să-și modifice starea (să basculeze) funcție de ieșirile bistabilului M. Pe toată durata cât CLK=0 starea bistabilului S nu se va mai putea modifica întrucât ieșirile bistabilului M sunt stabile ($CLK_M = 0$). În concluzie, modificarea ieșirilor Q și \overline{Q} nu se poate produce decât pe frontul negativ al impulsului de sincronizare în conformitate cu valoarea anterioară a semnalelor R și S. Comutarea se produce astfel la un moment de timp strict determinat de semnalul CLK (fig. 3.51).



- t₁. Se izolează bist. M de bist. S
- t₂. Sunt validate datele de la intrările lui M
- t₃. Sunt invalidate intrările de date
- t_4 . Se transferă datele din M în S și se modifică ieșirile Q și \overline{Q}

Într-un mod similar poate fi realizată și o structură master-slave ce comută pe frontul pozitiv (crescător) al semnalului de sincronizare.

Dacă în structura din fig. 3.50 se introduce o poartă NU care să realizeze dependența $R = \overline{S}$ atunci se obține un circuit bistabil de tip D (fig. 3.52) a cărui funcționare este prezentată în tabelul 3.11 în care prin Q_n s-a notat starea bistabilului după "n" impulsuri de sincronizare, iar cu Q_{n+1} starea bistabilului D după "n+1" impulsuri de sincronizare.



D	Q_n	Q_{n+1}
0	Q_n	0
1	Q_n	1

Tabelul 3.11


De remarcat că bistabilul de tip D ce funcționează după principiul master-slave comută pe frontul impulsului de sincronizare în timp ce bistabilul D prezentat în paragraful 3.3.1 (fig. 3.48) poate comuta pe toată durata când CLK=1.

3.3.4 Registrul

3.3.4.1 Registrul serie

Un CBB master-slave, care este o extensie de tip serie a elementului tipic pentru automatul de ordinul 1, latch-ul, poate fi extins la rândul său prin conectare în cascadă (serie) formând o structură cu un număr par de latch-uri ce poartă denumirea de registru de deplasare serie. Utilizând CBB de tip master-slave poate fi realizată și o extensie serie-paralel cunoscută sub denumirea de registru paralel de stocare. De asemenea se pot concepe și structuri în care, prin modul în care sunt interconectate CBB de tip D cu ajutorul unor rețele combinaționale, să se poată obține atât registre serie, cât și paralel, cu funcționarea controlată de intrări de selecție.

În fig. 3.53 este reprezentat un registru de deplasare serie realizat prin interconectarea a patru bistabile de tip D.



Datorită modului în care au fost interconectate cele patru bistabile și a faptului că aplicarea semnalului de sincronizare se face simultan, modul de comutare al registrului poate fi descris astfel:

$$DINP^{n} = D_{0}^{n} = Q_{0}^{n+1}; Q_{0}^{n} = D_{1}^{n+1}; Q_{1}^{n} = D_{2}^{n} = Q_{2}^{n+1}; Q_{2}^{n} = D_{3}^{n} = Q_{3}^{n+1} = DOUT^{n+1}(3.2)$$

de unde rezultă că $DOUT^n = DINP^{n-4}$.

3.3.4.2 Registrul paralel

Registrul paralel de stocare constituie o extensie de tip serie-paralel a latch-ului elementar și este o structură realizată cu bistabile de tip D acționate sincron, conform schemei din fig. 3.54.





Figura 3.54

Funcția principală a unui astfel de registru într-un sistem numeric de prelucrare a informațiilor constă în stocarea temporară a unor informații binare care devin astfel mai ușor accesibile. Registrul constituie astfel memoria zonelor de viteză maximă în sistemele numerice de prelucrare a informațiilor.

3.3.4.3 Registrul serie-paralel



Registrele serie și paralel sunt utilizabile doar în sistemele de conducere în care transferul datelor este de tip serie, respectiv paralel. Există însă multe situații în care, la nivelul sistemelor de conducere, se impune modificarea modului de transfer a datelor de la transferul serie la transferul paralel sau invers. Aceasta este cauza care a condus la apariția unui nou tip de registru, așa numitul registru serie-paralel.

Bistabilele de tip D din componența unui astfel de registru trebuie să poată primi date de la:


- a) bistabilele de tip D anterioare, în cazul transferului serie;
- b) din exteriorul registrului, în caz de transfer paralel.

Pentru aceasta registrul serie-paralel trebuie să conțină o zonă combinațională care să selecteze sursa de date pentru bistabilele interne în funcție de valoarea unui semnal de comandă ce selectează modul de lucru al registrului.

În fig.3.55 este prezentată schema unui registru serie-paralel pe patru biți.

Structura combinațională de pe intrările D_i ale bistabilelor îndeplinește funcția unui multiplexor cu două intrări de date $(Q_{i-1} \, \, \text{și} \, I_i)$ și o intrare de adresare S/P. Astfel dacă S/P=1 registrul realizează o deplasare serie a datelor de la intrare (DINP) spre ieșire (DOUT). Dacă S/P=0, atunci este deschis accesul datelor I_0, I_1, I_2, I_3 la intrările de date ale bistabilelor și primul impuls de tact va realiza încărcarea paralelă a registrului.

Interconectarea a două registre serie-paralel pe patru biți conform schemei din fig. 3.56 conduce la obținerea unui registru serie-paralel pe 8 biți.



Un astfel de registru poate fi utilizat la conversia serie-paralel sau paralel-serie a unor cuvinte pe 8 biţi într-un sistem de conducere.

Conversia paralel-serie se poate realiza prin aplicarea la intrarea de tact a registrului aflat în regim de funcționare serie (S/P=1), a 8 impulsuri de

tact, după ce în prealabil informația ce se dorește a fi serializată a fost încărcată în registru în regimul S/P=0.