

P-ţa Victoriei nr. 2 RO 300006 - Timişoara Tel: +4 0256 403000 Fax: +4 0256 403021 rector@rectorat.upt.ro www.upt.ro

Logică digitală

-Curs 11-FSM (Automate cu Stări finite)

Outline

- □ definiție FSM
 - Moore
 - Mealy
- Exemplu
- □ RTM (Register Transfer Methodology)

Registre


- Reprezinta o colectie/grupare de n bistabile
- □ Nr maxim de valori a unui registru pe n biti – 2ⁿ valori binare
- Folosit pentru memorarea unui cuvant de date/unei stari curente a sistemului

Număratoare

- circuite secvenţiale sincrone autonome (mulţimea intrărilor vidă), care baleiază o secvenţă de stări impuse de proiectant.
- ☐ de regulă este inițializat cu starea ,,0", după care la fiecare impuls de numărare, comuta într-o nouă stare.
- caracterul asincron al unui numărător este dat de faptul că impulsul de tact nu comandă simultan toate bistabilele numărătorului.
- ☐ Funcție de direcția de parcurgere a secvenței de stări:
 - numărător în sens crescător,
 - numărător în sens descrescător,
 - numărător reversibil (ambele sensuri).

Numarator sincron

Numărătoarele increm/decrem conținutul când primesc semnal de activare




Circuite secvențiale reprezentare

Circuitele secvenţiale:

- MEALY sunt caracterizate prin faptul că starea următoare şi ieşirea la un moment dat depind de starea prezentă si de intrarea prezentă;
- MOORE sunt caracterizate prin faptul că ieşirea depinde numai de starea circuitului. Starea următoare depinde de intrarea prezentă;
- Modelele matematice ale circuitelor secvenţiale se numesc in teoria comutaţiilor automate finite.

Circuite secvențiale: diagrame e stare & tabelul tranzițiilor

■ Moore



PRESENT STATE Q1Q0	NEXT S Q ₁ (next)	OUTPUTS Y	
	Cnt=0	Cnt=1	
0.0	0.0	01	0
01	01	10	0 0 0 1
10	10	11	0
11	11	0.0	1


State and output table

Copyright © 2004-2005 by Daniel D. Gajski

Sildes by Philip Pham, University of California, Irvine


Circuite secvențiale: diagrame e stare & tabelul tranzițiilor

■ Mealy




PRESENT STATE	NEXT STATE /OUTPUTS				
Q1Q0	$Q_1(next) Q_0(next)/Y$				
	Cnt=0	Cnt=1			
0 0	00/0	01/0			
01	01/0	10/0			
10	10/0	11/0			
11	11/0	00/1			

Implementare FSM Moore



Implementare FSM Mealy



Etape de sinteză circuit secvențial diagrama de stare Tabel stare următoare/ieșiri Minimizarea stărilor diagramei Codificarea stărilor/intrărilor/ieșirilor Tabele pentru starea următoare/ieșiri Selecția tipului de FF Ecuațiile pt.intrările FF-urilor design & Simulare Verificare funcționalitate & timing

Design-ul FSM-urilor folosind diagrame de stare

- ☐ Se preteaza pentru FSM-uri de dimensiune mice, respectiv medie;
- Constructiv:
 - Un <u>tabel de stari</u> este o lista **exaustiva** de stari urmatoare corespunzatoare unei combinatii: (stare curenta, intrare);
 - O diagrama de stare contine un set de arce etichetate cu conditia aferenta tranzitiei catre starile urmatoare.

Design-ul FSM-urilor folosind diagrame de stare

- ☐ Se preteaza pentru FSM-uri de dimensiune mice, respectiv medie;
- Contsructiv:
 - Un <u>tabel de stari</u> este o lista exaustiva de stari urmatoare corespunzatoare unei combinatii: (stare curenta, intrare);

Chiar daca sunt mai multe intrari, numai o singura expresie corespunzatoare tranzitiei este marcata pe arc!

Design-ul FSM-urilor folosind diagrame de stare

- Se preteaza pentru FSM-uri de dimensiune mice, respectiv medie;
- Constructiv:

Probleme care pot aparea:


de

- 1. Diagrama de stare ambigua! Pot aparea situatii in care sa existe perechi (stare, intrari) pentru care sa nu fie specificata starea urmatoare.
- 2. Nu este garantat faptul ca conditiile pentru tranzitie asociate arcelor care pleaca dintr-o stare acopera toate combinatiile de intrare exact o data.

Exemplu: Ford Thunderbird 1965


Ex.: semnalizare Ford Thunderbird 1965

□ Realizati diagrama de stare pentru sistemul de semnalizare a unei masini Ford. RA RB RC



Ex. Preluat din Digital Design Principles and Practices, Cap 7, J.F. Wakerly, 4th Edition

Ex.: semnalizare Ford diagrama Moore



Output Table

State	LC	LB	LA	RA	RB	RC
IDLE	0	0	0	0	0	0
L1	0	0	1	0	0	0
L2	0	1	1	0	0	0
L3	1	1	1	0	0	0
R1	0	0	0	1	0	0
R2	0	0	0	1	1	0
R3	0	0	0	1	1	1
LR3	1	1	1	1	1	1

Ecuatiile iesirilor

LA = L1 + L2 + L3 + LR3

LB = L2 + L3 + LR3

LC = L3 + LR3

RA = R1 + R2 + R3 + LR3


RB = R2 + R3 + LR3

RC = R3 + LR3

Output Table


THE RESERVE OF THE PERSON NAMED IN						
State	LC	LB	LA	RA	RB	RC
IDLE	0	0	0	0	0	0
L1	0	0	1	0	0	0
L2	0	1	1	0	0	0
L3	1	1	1	0	0	0
R1	0	0	0	1	0	0
R2	0	0	0	1	1	0
R3	0	0	0	1	1	1
LR3	1	1	1	1	1	1

Probleme?



☐ Ce se intampla daca LEFT si HAZ sunt asertuite simultan?

Probleme?




- Solutie: Ii dam la intrarea HAZ prioritate, iar cazul LEFT si RIGHT assertuite simulatan il tratam ca si hazard.
- Noua diagrama nu e ambigua: conditiile de pe arce se exclud reciproc si surprind toate combinatiile de intrare!


Diagrama Ne-amigua

- Mutual exclusion: produs logic intre oricare 2 expresiii a tranzitiei pentru oricare 2 arce care pleaca dintr-o stare este 0.
- All inclusion: suma logica a expresiilor tranzitiilor tuturor arcelor care pleaca dintr-o stare este 1.

Probleme?




- Ar fi de dorit pentru utilizator ca semnalul de hazard sa fie prioritar.
- Adica daca esti intr-o secventa de semnalizare la stanga in starea L1 si HAZ este activ sa treci direct in starea de hazard LR3




Codificarea starilor

State	Q2	Q1	QO
IDLE	0	0	0
L1	0	0	1
L2	0	1	1
L3	0	1	0
R1	1	0	1
R2	1.	1	1
R3	1	1	0
LR3	1	0	0



Realizarea unei liste de tranzitii



S	Q2	Q1	Q0	Transition Expression	S *	Q2 *	Q1*	Q0*
IDLE	0	0	0	(LEFT + RIGHT + HAZ)'	IDLE	0	0	0
IDLE	0	0	0	LEFT · HAZ' · RIGHT'	L1	0	0	1
IDLE	0	0	0	HAZ + LEFT · RIGHT	LR3	1	0	0
IDLE	0	0	0	RIGHT · HAZ' · LEFT'	R1	1	0	1
L1	0	0	1	HAZ'	L2	0	1	1
L1	0	0	1	HAZ	LR3	1	0	0
L2	0	1	1	HAZ'	L3	0	1	0
L2	0	1	1	HAZ	LR3	1	0	0
L3	0	1	0	1	IDLE	0	0	0
R1	1	0	1	HAZ'	R2	1	1	1
R1	1	0	1	HAZ	LR3	1	0	0
R2	1	1	1	HAZ'	R3	1	1	0
R2	1	1	1	HAZ	LR3	1	0	0
R3	1	1	0	1	IDLE	0	0	0
LR3	1	0	0	1	IDLE	0	0	0

Sinteza

- Model 2 segment;
- Responsabilitatea design-erului este scrierea unei descrieri de automat de stari neambigua;
- □ Realizata de CAD-uri;
 - Eliminarea tranzitiilor duplicate;

RTM (Register Transfer Methodology)

- descriere foarte similară cu cea utilizată pentru algoritmi, şi anume descrie fluxul de date prin prisma operaţiilor care au loc la nivel de registre.
- se poate realiza o analogie între operaţii la nivel de registru şi variabilele dintr-un algoritm.
- Nivelul RT (register transfer) de abstractizare este situat între nivelul poartă logică şi nivelul procesor.

RTM

- situat între nivelul poartă logică şi nivelul procesor.
- este descris în termeni de operaţie RT de bază.
- o unitate digitală este descrisă ca o succesiune de operaţii RT de bază, succesiune dictată de o logică (modul) de control.

Operația RT elementară

este în esenţă o funcţie simplă care calculează valoarea a unui registru destinaţie pe baza conţinutului registrelor sursă şi a semnalelor de intrare.

$$R_{\textit{DEST}} \leftarrow f\left(R_{\textit{SRC1}}, \; R_{\textit{SRC2}}, \; \dots, R_{\textit{SRC_M}}\right)$$

Operația RT elementară

- Pe frontul crescător al tactului, informația disponibilă la intrare este încărcată in registre. După o întârziere (timp de propagare) ea este disponibilă la ieșiri.
- ☐ O logică combinațională calculează funcția *f* funcție de intrări și valorile încărcate în registruu.
- □ Rezultatul calc. este trimis printr-o logică combinațională la intrările registrului destinație (ex. MUX).
- ☐ La proximul front crescător al semnalului de tact, rezultatul de la intrarea registrului destinație este încărcat în registru.

RT exemplu: suma

$$R_1 \leftarrow R_1 + R_2$$



Considerăm următoarele sufixe pentru registre:

Sufix _reg - face referire la ieșirea curentă (din timpul impulsului de tact curent) a registrelor;

Sufix _next - face referire la datele care sunt la intrarea registrelor, calculații complete sau rezultate intermediare (din timpul impulsului de tact curent);

Atragem atenția asupra comportamentului registrelor de a încărca datele primite la intrare numai la momente bine stabilite de timp (în discuția noastră pe frontul crescător al impulsului de tact).


Așadar operația RT se poate exprima astfel:


$$R_1 _next \leftarrow R_1 _reg + R_2 _reg$$

 $R_1 _reg \leftarrow R_1 _next$ la intalnirea primului front crescator al tactului

Ex.: suma

□ Rezultat sinteza & diagrama de timp






Mai multe operatii RT

Ex.:

$$R_1 \leftarrow R_1 + R_2$$

 $R1 \leftarrow R1 + 1$
 $R1 \leftarrow InBus$
 $R1 \leftarrow 1$
 $R1 \leftarrow R1 - nop$




Automat cu stări finite și cale de prelucrare a datelor (FSMD)

O implementare RTL necesită:

- Cale date:
 - prelucrarea şi rutarea datelor de către elemente secventiale de memorare.
 - unități funcționale de prelucrare a datelor
 - logică de rutare (de regulă reprezentată de multiplexoare)
 - registre pentru stocarea datelor
- cale de control:dictează când şi ce operaţie RT se execută (FSM).

FSMD




Algoritmic state machine

- constă din blocuri de decizie, blocuri in care se efectueaza secvente de RT ops, blocuri de start/stop.
- uneori blocurile de test au nevoie sa verifice conditia pe valoarea de intrare a unui registru.

ASM charts

- testează informaţia din registru care a fost modificată în pasul curent (aşadar nu a beneficiat de un front crescător care să ducă la încărcarea ei în registru corespunzător). Acest scenariu prezintă două soluţii:
 - Introducerea unei stări echivalente unui nop (no operation) care să ofere timpul necesar update-ului;
 - Folosirea pentru testare a valorii de _next (valoarea de la intrare care încă nu este încărcată în registru);


ASM charts



Ex.: Fibonacci
$$fib(n) = \begin{cases} 0, & n=0 \\ 1, & n=1 \\ fib(n-1) + fib(n-2), & n>1 \end{cases}$$

```
INPUT:
      An[31:0]=1;
      An-1[31:0]=1;
      An-2[31:0]=0;
                                                 \{S1, c0\}
      N[7:0]=INBUS;
BEGIN:
      If (N=0) then goto OUTPUT;
       An=An-1+An-2; ....
                                                 {S2,c1}
       An-2=An-1; .... .... ....
                                                 {S3,c2}
       An-1=An:
                                                 {S4,c3}
       N=N-1;
       goto BEGIN
OUTPUT:
                                                 {S5,c4}
        OUTBUS=An:
                                                 c5=END
```

ASM chart



Întrebări?

Enough Talking Let's Get To It !!001race Yourselves!!

