

Cursul 4

3.2 Automatul de ordinul zero. Circuite logice combinaționale

Circuitul logic combinațional constituie modelul fizic al automatului finit de ordinul zero. Așa cum s-a arătat acest automat este caracterizat de faptul că variabilele de ieșire sunt independente de timp, (automatul nu are în structura sa elemente de memorie care să conțină informații legate de evoluția în timp a intrărilor), valoarea lor fiind determinată doar de valoarea variabilelor de intrare la momentul respectiv. În figura 3.15 este dată schema bloc a unui circuit logic combinațional cu “n” intrări și “m” ieșiri.



Figura 3.15

Pentru acest circuit se poate scrie setul de funcții:

$$y_1 = f_1(u_1, u_2, \dots, u_n)$$

$$y_2 = f_2(u_1, u_2, \dots, u_n)$$

$$\vdots$$

$$y_m = f_m(u_1, u_2, \dots, u_n)$$

unde f_1, f_2, \dots, f_m sunt funcții logice.

Legat de realizabilitatea fizică a circuitelor logice combinaționale se pot formula două tipuri de probleme: de sinteză și de analiză. În continuare se vor dezvolta aceste probleme.

3.2.1 Sinteza și analiza circuitelor logice combinaționale

Problemele de sinteză ale circuitelor logice combinaționale se definesc în modul următor: cunoscând semnalele de ieșire corespunzătoare diferitelor combinații ale semnalelor de intrare se cere să se stabilească structura circuitului logic combinațional.

În general, sinteza unui circuit logic combinațional presupune parcurgerea următoarelor etape:

- 1) Pe baza enunțului temei de proiectare se procedează la completarea tabelului de adevăr;
- 2) Se realizează minimizarea funcțiilor logice prin una din metodele cunoscute;

- 3) Se implementează funcțiile logice obținute cu circuite logice;
- 4) Se analizează circuitul obținut pentru a vedea dacă corespunde condițiilor impuse inițial.

În cadrul problemelor de analiză se cunoaște structura logică a circuitului combinațional și se cere să se stabilească valorile posibile ale semnalelor de ieșire pentru toate combinațiile posibile de valori ale semnalelor de intrare. Problemele de analiză se soluționează căutând expresiile funcțiilor logice corespunzătoare semnalelor de ieșire pentru ca ulterior să se poată determina valorile acestor funcții pentru toate combinațiile posibile de valori ale semnalelor de intrare. Pentru a putea determina valorile acestor funcții este necesar să se găsească termenii canonici ai funcției. Etapele ce trebuie parcurse în vederea analizei unui circuit combinațional sunt:

- 1) Pe baza structurii logice a circuitului logic combinațional se determină, din aproape în aproape funcțiile logice ale semnalelor de ieșire în formă normală;
- 2) Se dezvoltă aceste funcții logice în formă canonică;
- 3) Folosind tabelul de adevăr se stabilesc valorile funcțiilor corespunzătoare semnalelor de ieșire pentru toate combinațiile posibile de valori ale semnalelor de intrare;
- 4) O etapă neobligatorie, dar uneori interesantă, constă în stabilirea de expresii minimale ale funcțiilor logice în formă canonică. Această etapă vizează realizarea unui circuit echivalent cu circuitul analizat, dar mai economic. Nu trebuie omis însă faptul că în procesul de sinteză au putut interveni și alte criterii decât cel de economicitate (de ex. funcționare fără hazard).

3.2.2 Circuite logice combinaționale sintetizate cu porți logice

Sinteza circuitelor logice combinaționale cu porți logice (adică cu acele circuite logice care materializează fizic funcțiile logice elementare) presupune ca etapă obligatorie minimizarea funcțiilor logice în formă normală disjunctivă sau conjunctivă. Operația de implementare a funcțiilor logice în scheme cu porți logice constituie o problemă de optimizare a cărei rezolvare depinde de experiența proiectantului în condițiile existenței unor restricții privind: numărul de porți logice într-o capsulă de circuit integrat; numărul de intrări ale fiecărei porți logice; tipul de poartă logică care asigură utilizarea numărului minim de capsule integrate; etc.

Observație: la sinteza circuitelor logice combinaționale cu mai multe variabile de ieșire se poate obține o reducere a numărului de porți logice folosite dacă se identifică termeni comuni în expresiile funcțiilor de ieșire.

3.2.2.1 Sinteza cu porți logice NU, SI, SAU

La baza sintezei circuitelor combinaționale cu porți logice NU, SI, SAU stă forma normală minimă disjunctivă a funcției logice, atunci când variabilele de intrare ale circuitului combinațional se aplică la intrările unor porți logice SI, iar ieșirile se culeg de la ieșirile unor porți logice de tip SAU, respectiv formă normală minimă conjunctivă a funcției, atunci când variabilele de intrare ale circuitului combinațional se aplică la intrările unor porți logice SAU, iar ieșirile se culeg de la ieșirile unor porți logice SI. Se mai spune că circuitele combinaționale ce implementează funcții logice în forma normală disjunctivă au pe nivelul de intrare porți logice de tip SI respectiv pe nivelul de ieșire porți logice de tip SAU și respectiv invers pentru circuitele combinaționale ce implementează funcții logice în formă normală conjunctivă. Formele normale ale funcțiilor logice descriu structural schema logică a circuitului ce trebuie realizat.

În practică, sinteza cu porți logice NU, SI, SAU, dispuse pe două nivele, ridică probleme numai atunci când porțile logice folosite au un număr de intrări mai mic decât cel necesar, unele sunt încărcate peste limita de sarcină admisă, respectiv unele ieșiri nu pot realiza comanda tuturor circuitelor care s-ar impune conform expresiei logice.

În practică sinteza cu porți logice SI, SAU, NU este folosită arareori întrucât în familia de circuite integrate TTL, care este familia cea mai utilizată, există o gamă restrânsă de circuite integrate care implementează funcțiile logice SI, respectiv SAU.

Din același motiv se practică sinteza utilizând porțile logice SI-NU, respectiv SAU-NU.

3.2.2.2 Sinteza cu porți logice SI-NU, respectiv SAU-NU

Funcțiile logice NU, SI, SAU formează un sistem logic complet întrucât orice funcție logică poate fi implementată cu circuite care materializează funcțiile logice NU, SI, SAU.

Există și alte sisteme logice complete, dintre acestea mai frecvent utilizate fiind sistemele bazate pe funcțiile logice SI-NU respectiv SAU-NU. Pentru a demonstra că și aceste funcții formează un sistem logic complet

este suficient să demonstrăm că ele pot implementa funcțiile logice NU, SI, SAU.

Observații: Dacă aplicăm teoremele lui De Morgan pentru cele două funcții logice rezultă:




Figura 3.16

- 1) Un circuit SI-NU poate fi interpretat ca fiind compus dintr-un circuit SI urmat de un inversor sau ca un circuit SAU la care se aplică variabilele negate.
- 2) Un circuit SAU-NU poate fi interpretat ca fiind un circuit SAU urmat de un inversor sau ca un circuit SI la care se aplică variabilele negate.

Pornind de la aceste două observații, rezultă următoarele modalități de implementare a funcțiilor logice NU, SI, SAU cu circuite ce materializează fizic funcțiile SI-NU, respectiv SAU-NU.

Funcția logică NU poate fi implementată cu un circuit SI-NU dacă la intrările neutilizate se aplică semnalul logic “1”, respectiv cu un circuit SAU-NU dacă la intrările neutilizate se aplică “0” logic. De asemenea funcția NU poate fi implementată cu oricare din aceste circuite dacă variabila ce trebuie negată se aplică la toate intrările circuitului SI-NU, respectiv SAU-NU (fig. 3.17).




Figura 3.17





Figura 3.18



Funcția logică SI poate fi implementată cu un circuit SI-NU urmat de un inversor sau cu un circuit SAU-NU la intrările căruia se aplică variabilele negate (fig.3.18).

Funcția logică SAU poate fi implementată cu un circuit SI-NU la intrările căruia se aplică variabilele negate sau cu un circuit SAU-NU urmate de un inversor.

Rezultă deci că orice funcție logică poate fi implementată folosind numai circuite SI-NU, respectiv SAU-NU.

Pentru sinteza circuitelor logice combinaționale cu circuite SI-NU se parcurg următoarele etape:

- (a) – se obține expresia minimă a funcției în formă normală disjunctivă;
- (b) – se realizează o schemă logică cu circuite SI-NU plasate pe două nivele;
- (c) – variabilele care apar singure în sumă se aplică la intrarea porții ce generează semnalul de ieșire în formă complementată.

Exemplu:

$f = \bar{a}.\bar{b}.\bar{c} + b.c + \bar{c}$ este implementată de schema din fig. 3.20:




Figura 3.20

Pentru sinteza circuitelor logice combinaționale cu circuite SAU-NU se parcurg următoarele etape:

- (a) – se obține expresia minimă a funcției în formă normală conjunctivă;
- (b) – se realizează o schemă logică cu circuite SAU-NU plasate pe două nivele;
- (c) – variabilele care apar singure în produs se aplică la intrarea porții ce generează semnalul de ieșire în formă complementată.

Exemplu:

$f = (a + b)(\bar{b} + \bar{c} + d).c.\bar{d}$ este implementată de schema din fig.3.21:






Fig. 3.21

Observație: Metodele prezentate în acest paragraf și în paragraful precedent sunt utilizate în general pentru implementarea funcțiilor logice simple. Pentru funcții mai complicate se utilizează circuite integrate pe scară medie (ex. multiplexor, decodificator) sau largă (ex. memoria), circuite care realizează, în general, funcții logice bine determinate. Pentru utilizarea lor la implementarea unor funcții logice oarecare sunt necesare și porți logice.

3.2.3 Multiplexorul

Multiplexorul este un circuit logic combinațional, integrat pe scară medie, obținut printr-o conexiune (extensie) de tip serie a unor porți logice ce constituie elementul tipic de circuit logic combinațional. Din punct de vedere funcțional multiplexorul este un selector ce conectează la ieșire intrarea adresată. Circuitul are în general 2^n intrări de date și “n” intrări de adresă. Valoarea ieșirii este determinată de valoarea intrării selectate prin adresă.





INTRARI												IESIRI	
c	b	a	\overline{E}	D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7	w	\overline{W}
0	0	0	0	D_0	*	*	*	*	*	*	*	D_0	$\overline{D_0}$
0	0	1	0	*	D_1	*	*	*	*	*	*	D_1	$\overline{D_1}$
0	1	0	0	*	*	D_2	*	*	*	*	*	D_2	$\overline{D_2}$
0	1	1	0	*	*	*	D_3	*	*	*	*	D_3	$\overline{D_3}$
1	0	0	0	*	*	*	*	D_4	*	*	*	D_4	$\overline{D_4}$
1	0	1	0	*	*	*	*	*	D_5	*	*	D_5	$\overline{D_5}$
1	1	0	0	*	*	*	*	*	*	D_6	*	D_6	$\overline{D_6}$
1	1	1	0	*	*	*	*	*	*	*	D_7	D_7	$\overline{D_7}$
*	*	*	1	*	*	*	*	*	*	*	*	0	1

Figura 3.22

Sub formă integrată se produc mai multe tipuri de multiplexoare dintre care amintim multiplexorul cu 16 intrări de date și 4 intrări de adresare, 8 intrări de date și 3 de adresare și 4 intrări de date și 2 de adresare. În fig. 3.22 este dată schema desfășurată, schema bloc și tabelul de funcționare ale multiplexorului cu 8 intrări de date, 3 intrări de adresare, o

intrare de validare a funcționării (activă pe 0) și două ieșiri complementare W și \overline{W} .

Funcția logică pe care o implementează acest multiplexor este:

$$W = D_0.\overline{a}.\overline{b}.\overline{c} + D_1.a.\overline{b}.\overline{c} + D_2.\overline{a}.b.\overline{c} + D_3.a.b.\overline{c} + D_4.\overline{a}.\overline{b}.c + D_5.a.\overline{b}.c + D_6.\overline{a}.b.c + D_7.a.b.c = D_0.P_0 + D_1.P_1 + D_2.P_2 + D_3.P_3 + D_4.P_4 + D_5.P_5 + D_6.P_6 + D_7.P_7$$

Dintre aplicațiile posibile ale circuitelor multiplexoare amintim selecția secvențială, conversia paralel-serie a datelor și transmisia multiplexată a informațiilor de pe mai multe linii pe o singură linie.

Pe lângă aceste aplicații multiplexoarele pot fi utilizate și pentru implementarea funcțiilor logice. Astfel cu un multiplexor cu 2ⁿ intrări de date poate fi implementată orice funcție logică de “n” variabile aplicând la intrările de date valorile funcției, iar la intrările de adresare cele “n” variabile. De exemplu funcția de trei variabile

$$f_1 = \overline{a}.\overline{b}.\overline{c} + \overline{a}.b.c + a.\overline{b}.\overline{c} + a.b.\overline{c}$$

este implementată de multiplexorul din fig. 3.23.




Figura 3.23




Figura 3.24


Un multiplexor cu 2^n intrări de date poate implementa și funcții de mai mult de “n” variabile dacă se utilizează și porți logice suplimentare. Pentru funcții de “n+1” variabile se aleg “n” variabile care se aplică la intrările de adresare, iar a “n+1” variabilă se aplică în formă normală sau complementată la unele intrări de date.

Ex. funcția f_2 definită prin tabelul și având reprezentarea în figura 3.24

Observație: Pentru a ușura determinarea funcțiilor de intrare din tabelul de definiție al funcției logice este recomandabil ca variabila reziduală să fie cea mai puțin semnificativă.

În general prin utilizarea circuitelor multiplexoare se reduce numărul variabilelor de care depinde funcția logică. Astfel, dacă funcția de implementat depinde de “n” variabile, prin utilizarea unui multiplexor cu 2^m intrări de date ($m < n$) funcțiile care trebuie implementate cu porți logice depind de “n-m” variabile. Implementarea funcției de “n” variabile se reduce în acest fel la implementarea a 2^m funcții de “n-m” variabile.

Pentru exemplificare se consideră funcția f_3 de cinci variabile la implementarea căreia se folosește un multiplexor cu 8 intrări de date (fig.3.25).



1	0	1	0	1	1
1	0	1	1	0	1
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	0	1	1
1	1	0	1	0	0
1	1	0	1	1	1
1	1	1	0	0	1
1	1	1	0	1	1
1	1	1	1	0	0
1	1	1	1	1	0

$D_6 = e$

$D_7 = \bar{d}$


Figura 3.25

3.2.4 Decodificatorul si demultiplexorul

Decodificatorul este un circuit logic combinational, integrat pe scară medie, obținut printr-o extensie de tip paralel a unor porți logice și are “n” intrări de adresare și 2^n ieșiri. Din punct de vedere funcțional decodificatorul activează una din cele 2^n ieșiri ale sale, funcție de codul aplicat la cele “n” intrări.

Din punct de vedere constructiv se produc mai multe tipuri de circuite decodificatoare dintre care amintim decodificatorul zecimal cu 4 intrări și 10 ieșiri, decodificatorul binar dublu cu patru ieșiri și două intrări de adresare comune, decodificatorul binar cu 16 ieșiri, decodificator pentru comanda dispozitivelor de afisaj cu 7 segmente. În fig. 3.26 este dată schema desfășurată, schema bloc și tabelul de funcționare ale decodificatorului binar cu 3 intrări și 8 ieșiri.

INTRARI			IESIRI							
a	b	c	$\overline{P_0}$	$\overline{P_1}$	$\overline{P_2}$	$\overline{P_3}$	$\overline{P_4}$	$\overline{P_5}$	$\overline{P_6}$	$\overline{P_7}$
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0






Figura 3.26

Circuitul decodificator din fig.3.26 se transformă în circuit demultiplexor dacă schema se completează cu traseele cu linie întreruptă.

Din punct de vedere funcțional demultiplexorul asigură transmiterea semnalului aplicat la intrarea sa prin una din cele 2^n ieșiri, ieșire selectată prin codul aplicat la cele “n” intrări de adresare.

Tabelul de funcționare și schema bloc ale demultiplexorului a cărui schemă logică desfășurată este dată în fig. 3.26 (inclusiv traseul cu linie întreruptă) sunt prezentate în fig.3.27.

INTRARI				IESIRI							
<i>a</i>	<i>b</i>	<i>c</i>	\overline{D}	0	1	2	3	4	5	6	7
0	0	0	0	0	1	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	1
0	1	0	0	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1
1	0	0	0	1	1	1	1	0	1	1	1




Figura 3.27


1	0	1	0	1	1	1	1	1	0	1	1
1	1	0	0	1	1	1	1	1	1	0	1
1	1	1	0	1	1	1	1	1	1	1	0
*	*	*	1	1	1	1	1	1	1	1	1

Din tabel se observă că demultiplexorul funcționează ca un decodificator cu 8 ieșiri dacă la intrarea de date \bar{D} se aplică semnal logic zero, deci practic un demultiplexor poate fi folosit ca decodificator. Si reciproca este valabilă, adică un decodificator poate fi utilizat ca demultiplexor. În cazul de față, decodificatorul din fig. 3.26 poate fi utilizat ca demultiplexor cu patru ieșiri (primele patru) dacă intrarea cu ponderea cea mai mare se consideră ca fiind intrare de date.

Multiplexorul și demultiplexorul pot fi utilizate pentru transmiterea mai multor semnale pe o singură linie.

Circuitele decodificatoare sunt foarte utile la implementarea sistemelor de funcții. Exemplu: să se sintetizeze un circuit logic combinațional care să facă conversia din cod binar natural în cod Gray de trei variabile folosind un circuit decodificator cu 8 ieșiri.

	a	b	c	f_1	f_2	f_3
P_0	0	0	0	0	0	0
P_1	0	0	1	0	0	1
P_2	0	1	0	0	1	1
P_3	0	1	1	0	1	0
P_4	1	0	0	1	1	0
P_5	1	0	1	1	1	1
P_6	1	1	0	1	0	1
P_7	1	1	1	1	0	0



$$f_1 = P_4 + P_5 + P_6 + P_7$$

$$f_2 = P_2 + P_3 + P_4 + P_5$$

$$f_3 = P_1 + P_2 + P_5 + P_6$$

Figura 3.28