

Dan NICULA

# ELECTRONICĂ DIGITALĂ

## Carte de învățatură 2.0



Editura Universității *TRANSILVANIA* din Brașov  
ISBN 978-606-19-0563-8








2015

## Lecția 3

# Porți logice

### 3.1 Noțiuni teoretice

O poartă logică este un circuit electronic care implementează o funcție logică. Porțile logice au asociate simboluri grafice.

		NOT	AND	NAND	OR	NOR	XOR	XNOR
								
A	B	$\bar{A}$	$A \cdot B$	$\overline{A \cdot B}$	$A + B$	$\overline{A + B}$	$A \oplus B$	$\overline{A \oplus B}$
0	0	1	0	1	0	1	0	1
0	1	1	0	1	1	0	1	0
1	0	0	0	1	1	0	1	0
1	1	0	1	0	1	0	0	1

Noțiunea de *poartă* se justifică prin faptul că se poate considera că unul din semnale condiționează trecerea altui semnal prin circuit.

Logica Booleană operează cu două valori: *adevărat* și *fals*. Acestor valori li se pot asocia pe mulțimea binară două valori numerice: 0 = fals, 1 = adevărat.

Evaluarea valorii de adevăr a unei expresii formate din propoziții simple este posibilă prin considerarea unor operatori de *negare*, *conjuncție* și *disjuncție*.

Tabelele de adevăr al operatorilor sunt:

NOT		AND		OR	
A	$\bar{A}$	A	$A \cdot B$	A	$A + B$
0	1	0	0	0	0
1	0	0	0	0	1
		1	0	1	1
		1	1	1	1

Pe baza celor 3 operatori, se pot defini operatori compuși, conform tabelelor de adevăr:

NAND			NOR			XOR			XNOR		
A	B	$\overline{A \cdot B}$	A	B	$\overline{A + B}$	A	B	$A \oplus B$	A	B	$\overline{A \oplus B}$
0	0	1	0	0	1	0	0	0	0	0	1
0	1	1	0	1	0	0	1	1	0	1	0
1	0	1	1	0	0	1	0	1	1	0	0
1	1	0	1	1	0	1	1	0	1	1	1



### 3.2 Pentru cei ce vor doar să promoveze examenul

1. Să se determine porțile logice echivalente porților:

a)  $A \cdot \overline{B}$

b)  $A + \overline{B}$

c)  $\overline{A \cdot \overline{B} \cdot C}$

d)  $\overline{A + B + \overline{C}}$

*Soluție*

O poartă logică echivalentă se obține prin negarea atât a intrărilor cât și a ieșirilor și interschimbarea operatorilor logici AND  $\Leftrightarrow$  OR. Transformarea se poate justifica analitic aplicarea teoremei lui DeMorgan. Eventual, anterior aplicării teoremei lui DeMorgan se aplică întregii expresii o dublă negare.

a)  $A \cdot \overline{B} = \overline{\overline{A \cdot \overline{B}}} = \overline{\overline{A} + B} = \overline{\overline{A}} + \overline{B} = A + \overline{B}$


c)  $\overline{A \cdot \overline{B} \cdot C} = \overline{A} + \overline{\overline{B}} + \overline{C} = \overline{A} + B + \overline{C}$

2. Să se determine structura de porți logice care realizează următoarea funcție logică:

$$Y = (A \cdot B + C + D) \cdot \overline{E \cdot F \cdot G}$$


*Soluție*

Structura de porți reprezintă o implementare a operatorilor prezenți în expresia funcției, ținând cont de precedența acestora (figura 3.1).



**Figura 3.1** Structura de porți logice pentru implementarea funcției de la problema 2.

3. Să se determine funcția logică a structurii de porți logice prezentate în figura 3.2.



**Figura 3.2** Structura de porți logice (problema 3).

4. Desenați diagramele temporale asociate circuitelor cu porți logice prezentate în figura 3.3.


*Soluție*

Circuitul are trei intrări: A, B și C. Stimulii de intrare vor avea  $2^3 = 8$  valori diferite. Pentru fiecare combinație de intrare se determină valoarea logică a ieșirii porților, în funcție de tipul acestora.

$$D = A + \overline{B}, E = D \cdot \overline{C}$$

Formele de undă pentru D și E se determină prin aplicarea funcțiilor menționate pentru toate combinațiile intrărilor. O alternativă constă în utilizarea unui tabel de adevăr pentru centralizarea datelor.





**Figura 3.3** Circuite cu porți logice și diagrame temporale asociate (problema 4).

A	B	C	$\overline{B}$	$\overline{C}$	$D = A + \overline{B}$	$E = D \cdot \overline{C}$
0	0	0	1	1	1	1
0	0	1	1	0	1	0
0	1	0	0	1	0	0
0	1	1	0	0	0	0
1	0	0	1	1	1	1
1	0	1	1	0	1	0
1	1	0	0	1	1	1
1	1	1	0	0	1	0

### 3.3 Pentru cei ce vor să învețe

1. Să se demonstreze că următoarele seturi de operatori logici sunt complete. Prezentați modul de realizare a tuturor operatorilor logici (NOT, AND, NAND, OR, NOR, XOR, XNOR) utilizând numai porțile din setul complet.

- {AND, NOT}
- {NAND}
- {OR, NOT}
- {NOR}
- {XOR, AND}

*Soluție*

În figura 3.4 este prezentat modul de realizare a operatorilor logici NOT, AND, NAND, OR, NOR, XOR și XNOR utilizând doar porțile din seturile complete {AND, NOT}, {NAND}, {OR, NOT}, {NOR} și {XOR, AND}.


2. Justificați semnificația de "poartă logică" pentru porțile logice: AND, OR, XOR, NOR, NAND.

*Soluție*

Se consideră porțile cu două intrări. Dacă se denumește o intrare *data* și o intrare *validare*, se pot găsi următoarele semnificații ale funcționării porților logice.

- AND:** Dacă *validare* = 1, trece *data* (poarta este deschisă).  
Dacă *validare* = 0, la ieșire este întotdeauna 0 (poarta este blocată pentru *data*).
- OR:** Dacă *validare* = 0, trece *data* (poarta este deschisă).  
Dacă *validare* = 1, la ieșire este întotdeauna 1 (poarta este blocată pentru *data*).
- XOR:** Dacă *validare* = 0, trece *data* (poarta este deschisă).  
Dacă *validare* = 1, trece  $\overline{data}$  (poarta este deschisă ca un inversor).
- NAND:** Dacă *validare* = 1, trece  $\overline{data}$  (poarta este deschisă ca un inversor).





**Figura 3.4** Realizarea operatorilor logici cu operatori din seturi complete (problema 1).

**NOR:** Dacă  $validare = 0$ , la ieșire este întotdeauna 1 (poarta este blocată pentru  $data$ ).  
 Dacă  $validare = 0$ , trece  $\overline{data}$  (poarta este deschisă ca un inversor).  
 Dacă  $validare = 1$ , la ieșire este întotdeauna 0 (poarta este blocată pentru  $data$ ).

3. Să se determine porțile logice echivalente porților:

- a)  $A \cdot \overline{B}$       b)  $A \cdot \overline{B} \cdot C$       c)  $\overline{A \cdot B}$       d)  $A + B + \overline{C}$

*Soluție*

O poartă logică echivalentă se obține prin negarea atât a intrărilor cât și a ieșirilor și interschimbarea operatorilor logici  $AND \Leftrightarrow OR$ . Figura 3.5 prezintă porți logice echivalente.


4. Să se determine structura de porți logice care realizează următoarea funcție logică:

$$Y = (A \cdot B \cdot C + D) \cdot \overline{E \cdot F} + G \cdot H \cdot (\overline{I + J} + K)$$


*Soluție*

Structura de porți este prezentată în figura 3.6.





**Figura 3.5** Porți logice echivalente (problema 3).



**Figura 3.6** Structura de porți logice (problema 4).

5. Să se determine structurile de porți logice care realizează următoarele funcții logice. Să se simplifice expresiile utilizând prelucrări analitice și să se determine structurile de porți logice simplificate.

- a)  $Y_1 = (\overline{A \cdot B} + C) \cdot [(D + E) \cdot F + G]$ ;  
b)  $Y_2 = (A \cdot \overline{B} + C) \cdot \overline{A \cdot B} + \overline{B} \cdot C$ ;  
c)  $Y_3 = \overline{A \cdot B} \cdot (\overline{C \cdot D} + \overline{C \cdot D}) + A \cdot B \cdot (\overline{C \cdot D} + \overline{C \cdot D}) + A \cdot \overline{B} \cdot \overline{C \cdot D}$ ;  
d)  $Y_4 = (\overline{A \cdot B} + A \cdot \overline{B}) \cdot (C \cdot D + C \cdot \overline{D})$ ;  
e)  $Y_5 = A \cdot B \cdot (C + D \cdot E \cdot F) + C \cdot E \cdot (A + B + F)$ .

*Soluție*

Structurile de porți sunt prezentate în figura 3.7.

6. Să se determine funcția logică a structurii de porți logice prezentate în figura 3.8.

*Soluție*

Pornind de la intrarea rețelei spre ieșire, după fiecare poartă se determină expresia logică a ieșirii respective care este apoi propagată la intrarea următoarelor porți logice. Pentru rețeaua din figura 3.8, la ieșirile porților se deduc:


$$\begin{aligned} G_1 &= \overline{A} \\ G_2 &= \overline{D} \\ G_3 &= G_1 \cdot B = \overline{A} \cdot B \\ G_4 &= C \cdot D \\ G_5 &= B \cdot C \\ G_6 &= A \cdot C \cdot G_2 = A \cdot C \cdot \overline{D} \\ G_7 &= G_4 + G_5 = C \cdot D + B \cdot C \\ G_8 &= G_3 \cdot G_7 = (\overline{A} \cdot B) \cdot (C \cdot D + B \cdot C) \\ G_9 &= F = G_6 + G_8 = A \cdot C \cdot \overline{D} + \overline{A} \cdot B \cdot (C \cdot D + B \cdot C) = A \cdot C \cdot \overline{D} + \overline{A} \cdot B \cdot C \cdot D + A \cdot B \cdot C. \end{aligned}$$

7. Determinați funcțiile logice implementate de structurile de porți logice din figura 3.9.

*Soluție*

- a)  $Y = \overline{A \cdot B \cdot C} + (E \cdot F + \overline{G}) \cdot B$   
b)  $Y = B \cdot (C \cdot \overline{D} \cdot E + F \cdot G \cdot \overline{E}) \cdot (\overline{A \cdot B} + C)$





**Figura 3.7** Structuri de porți logice (problema 5).

8. Desenați diagramele temporale asociate circuitelor cu porți logice prezentate în figura 3.10-a,b.

*Soluție*

Circuitele au trei intrări: A, B și C. Stimulii de intrare vor avea  $2^3 = 8$  valori diferite. Pentru fiecare combinație de intrare se determină valoarea logică a ieșirii porților, în funcție de tipul acesteia.

a)  $D = A \cdot \overline{B}$ ,  $E = D + \overline{C}$

b)  $D = A \cdot \overline{B}$ ,  $F = B \cdot C$ ,  $G = D + F$

Diagramele temporale sunt prezentate în aceeași figură 3.10-a,b.

9. Determinați tipul porților logice caracterizate de diagramele temporale prezentate în figura 3.11. A, B și C sunt intrări iar D și E sunt ieșiri.

*Soluție*

Diagramele temporale prezintă formele de undă ale intrărilor A, B, C și ale ieșirilor D și E. Se observă că diagramele prezintă toate combinațiile intrărilor,  $2^3 = 8$ .

În primul caz, se remarcă faptul că ieșirea D este egală cu 1 dacă un număr impar de intrări sunt egale cu 1. Aceasta implică relația:

$$D = A \oplus B \oplus C.$$

În al doilea caz, funcția este:

$$E = \overline{A} \cdot B \cdot C + A \cdot \overline{B} \cdot \overline{C} + A \cdot B \cdot C.$$

Implementarea directă a funcției este prezentată în figura 3.12. Alternativa este să se realizeze tabelul de adevăr și să se completeze coloanele ieșirilor pe baza formelor de undă. Ulterior, expresia funcției se poate deduce din tabelul de adevăr.

10. Să se implementeze funcția logică  $F = A \oplus B$  cu porți:

a) NAND cu două intrări;






Figura 3.8 Structura de porți logice (problema 6).





Figura 3.9 Structura de porți logice (problema 7).

b) NOR cu două intrări.

*Soluție*

Pentru implementarea cu porți NAND, funcția F se rescrie:

$$F = A \oplus B = A \cdot \overline{B} + \overline{A} \cdot B = \overline{A \cdot \overline{B}} + \overline{\overline{A} \cdot B} = \overline{(A \cdot \overline{B}) \cdot (\overline{A} \cdot B)}$$

Pentru implementarea cu porți NOR, funcția F se rescrie:

$$F = A \oplus B = A \cdot \overline{B} + \overline{A} \cdot B = \overline{\overline{A \cdot \overline{B}}} + \overline{\overline{\overline{A} \cdot B}} = \overline{(\overline{A} + B)} + \overline{(A + \overline{B})} = \overline{(\overline{A} + B)} + \overline{(A + \overline{B})}$$

Ambele implementări sunt reprezentate în figura 3.13.

Se observă că în ambele implementări anterioare sunt necesare două porți pentru realizarea intrărilor negate. Se pot rescrie expresiile pentru a se pune în evidență termeni comuni astfel:

$$\overline{A \cdot \overline{B}} = \overline{A \cdot \overline{B}} + \overline{A \cdot \overline{A}} = \overline{A \cdot (\overline{B} + \overline{A})} = \overline{A \cdot (\overline{AB})}$$

$$\overline{\overline{A} \cdot B} = \overline{\overline{A} \cdot B} + \overline{\overline{B} \cdot B} = \overline{B \cdot (\overline{A} + \overline{B})} = \overline{B \cdot (\overline{AB})}$$





Figura 3.10 Circuite cu porți logice și diagrame temporale asociate (problema 8).





**Figura 3.11** Diagrame temporale (problema 9).



**Figura 3.12** Circuite determinate pe baza diagramei temporale prezentate în figura 3.11 (problema 9).

Deci:  $F = A \oplus B = \overline{\overline{A \cdot (\overline{A \cdot B})} \cdot B \cdot (\overline{A \cdot B})}$ .

Similar:

$$\overline{A + B} = \overline{(\overline{A + B}) + B}$$

$$\overline{A + B} = \overline{A + (\overline{A + B})}$$

Deci:  $F = A \oplus B = \overline{\overline{(\overline{A + B}) + B} + A + (\overline{A + B})}$ .

Cele două implementări optimizate sunt prezentate în figura 3.14.

11. Justificați afirmația că poarta logică XOR implementează un circuit de adunare a doi biți.

*Soluție*

Tabelul de adevăr al funcției logice XOR și al adunării pe 2 biți este prezentat în continuare.


A	B	$A \oplus B$	$A + B$ (plus)
0	0	0	0
0	1	1	1
1	0	1	1
1	1	0	0

Se observă egalitatea coloanelor asociate funcției logice XOR și a funcției matematice de adunare.

12. Justificați afirmația că poartă logică AND implementează un circuit de înmulțire a doi biți.


*Soluție*

Tabelul de adevăr al funcției logice AND și al înmulțirii pe 2 biți este prezentat în continuare.



**Figura 3.13** Implementarea funcției XOR cu porți NAND și NOR (problema 10).





**Figura 3.14** Implementarea funcției XOR cu porți NAND și NOR, optimizate (problema 10).

$A$	$B$	$A \cdot B$	$A \times B$ (înmulțire)
0	0	0	0
0	1	0	0
1	0	0	0
1	1	1	1

Se observă egalitatea coloanelor asociate funcției logice AND și a funcției matematice de înmulțire.

13. Operațiile logice cu șiruri de biți (bus-uri de date) se efectuează considerând fiecare bit separat (operații "bit cu bit"). Se consideră următoarele bus-uri de 8 biți:  $A = 10101101$  și  $B = 10001110$ .

Determinați rezultatul operațiilor:  $A \cdot B$ ,  $\overline{A \cdot B}$ ,  $A + B$ ,  $\overline{A + B}$ ,  $A \oplus B$ ,  $\overline{A \oplus B}$ ,  $\overline{A}$ ,  $\overline{B}$ .

*Soluție*

$$\begin{aligned}
 A \cdot B &= 1010\_1101 \cdot 1000\_1110 = 1000\_1100; \\
 \overline{A \cdot B} &= \overline{1010\_1101 \cdot 1000\_1110} = 0111\_0011; \\
 A + B &= 1010\_1101 + 1000\_1110 = 1010\_1111; \\
 \overline{A + B} &= \overline{1010\_1101 + 1000\_1110} = 01010\_000; \\
 A \oplus B &= 1010\_1101 \oplus 1000\_1110 = 0010\_0011 \\
 \overline{A \oplus B} &= \overline{1010\_1101 \oplus 1000\_1110} = 1101\_1100 \\
 \overline{A} &= \overline{1010\_1101} = 0101\_0010 \\
 \overline{B} &= \overline{1000\_1110} = 0111\_0001.
 \end{aligned}$$

14. Implementați funcțiile  $F = X \cdot Y + \overline{X} \cdot \overline{Y} + \overline{Y} \cdot Z$  și  $G = A \cdot B \cdot C + \overline{A} \cdot \overline{C} + \overline{A} \cdot \overline{B}$  cu:
- porți AND, OR și NOT,
  - porți OR și NOT,
  - porți AND și NOT.

*Soluție*

Implementarea cu porți (AND, OR, NOT) se face direct din expresia prezentată (sumă de produse).

Implementarea cu porți (AND, NOT) se face prin modificarea operatorului OR cu o structură de porți echivalente folosind porți AND și NOT (așa cum este prezentat în figura 3.4).

Analitic, transformarea funcției se face prin aplicarea dublei negații și a teoremei lui DeMorgan asupra sumei.

$$F = X \cdot Y + \overline{X} \cdot \overline{Y} + \overline{Y} \cdot Z = \overline{\overline{X \cdot Y + \overline{X} \cdot \overline{Y} + \overline{Y} \cdot Z}} = \overline{X \cdot Y} \cdot \overline{\overline{X} \cdot \overline{Y}} \cdot \overline{\overline{Y} \cdot Z}$$

Implementarea cu porți (OR, NOT) se face prin modificarea operatorului AND cu o structură de porți echivalente folosind porți OR și NOT (așa cum este prezentat în figura 3.4).

Analitic, transformarea funcției se face prin aplicarea dublei negații și a teoremei lui DeMorgan asupra produselor.

$$F = X \cdot Y + \overline{X} \cdot \overline{Y} + \overline{Y} \cdot Z = \overline{\overline{X \cdot Y} \cdot \overline{\overline{X} \cdot \overline{Y}} \cdot \overline{\overline{Y} \cdot Z}} = \overline{\overline{X} + \overline{Y}} + \overline{\overline{X} + \overline{Y}} + \overline{\overline{Y} + \overline{Z}}$$

Structurile sunt prezentate în figura 3.15.

15. Precizați porți logice echivalente (opțional cu intrări sau ieșiri negate) pentru circuitele prezentate în figura 3.16.
16. Precizați circuitele logice echivalente cu porți NAND pentru circuitele prezentate în figura 3.17.
17. Determinați structura de porți logice care implementează funcțiile, fără a le simplifica. Simplificați funcțiile prin prelucrări algebrice și propuneți o structură de porți logice simplificată.




AND, OR, NOT


AND, NOT

OR, NOT


$$F = X \cdot Y + \overline{X} \cdot \overline{Y} + \overline{Y} \cdot Z$$



$$F = X \cdot Y + \overline{X} \cdot \overline{Y} + \overline{Y} \cdot Z$$




$$F = \overline{X} \cdot Y \cdot \overline{X} \cdot \overline{Y} \cdot \overline{Y} \cdot Z$$




$$F = \overline{X} + \overline{Y} + \overline{X} + \overline{Y} + \overline{Y} + \overline{Z}$$


$$G = A \cdot B \cdot C + \overline{A} \cdot \overline{C} + \overline{A} \cdot \overline{B}$$



$$G = A \cdot B \cdot C + \overline{A} \cdot \overline{C} + \overline{A} \cdot \overline{B}$$




$$G = \overline{A} \cdot B \cdot \overline{C} \cdot \overline{A} \cdot \overline{C} \cdot \overline{A} \cdot \overline{B}$$



$$G = \overline{A} + \overline{B} + \overline{C} + \overline{A} + \overline{C} + \overline{A} + \overline{B}$$

**Figura 3.15** Realizarea operatorilor logici cu operatori din seturi complete (problema 14).



**Figura 3.16** Circuite logice (problema 15).


- a)  $B \cdot \overline{C} + A \cdot B + A \cdot C \cdot D$       d)  $(A \cdot B + \overline{A} \cdot \overline{B}) \cdot (C \cdot \overline{D} + \overline{C} \cdot D)$   
b)  $(A + B) \cdot (C + D) \cdot (\overline{A} + B + D)$       e)  $W \cdot \overline{X} \cdot \overline{Y} + \overline{W} \cdot Z + X \cdot Y$   
c)  $A \cdot (B \cdot \overline{C} + \overline{B} \cdot C) + C \cdot (B \cdot D + \overline{B} \cdot \overline{D})$       f)  $W \cdot \overline{Y} \cdot (X + Z) + \overline{X} \cdot Y \cdot (W + Z) + W \cdot \overline{Z} \cdot (X + Y)$

18. Se consideră funcția logică  $F = X \cdot \overline{Y} \cdot Z + \overline{X} \cdot \overline{Y} \cdot Z + \overline{W} \cdot X \cdot Y + W \cdot \overline{X} \cdot Y + W \cdot X \cdot Y$
- Obțineți tabelul de adevăr al funcției.
  - Determinați structura de porți logice care implementează funcția, conform expresiei originale.
  - Simplificați expresia funcției utilizând algebra Booleană.
  - Obțineți tabelul de adevăr al funcției din expresia simplificată și demonstrați că este identic cu cel obținut anterior.
  - Determinați structura de porți logice care implementează funcția, conform expresiei minimizate.
  - Comparați costurile celor două implementări ca număr de porți logice și ca număr de intrări în porți logice.

*Soluție*



a) Tabelul de adevăr al funcției și structura de porți sunt prezentate în figura 3.18.

$$\begin{aligned} \text{c) } F &= X \cdot \overline{Y} \cdot Z + \overline{X} \cdot \overline{Y} \cdot Z + \overline{W} \cdot X \cdot Y + W \cdot \overline{X} \cdot Y + W \cdot X \cdot Y = \overline{Y} \cdot Z \cdot (X + \overline{X}) + X \cdot Y \cdot (W + \overline{W}) + W \cdot \overline{X} \cdot Y = \\ &= \overline{Y} \cdot Z + X \cdot Y + W \cdot \overline{X} \cdot Y = \overline{Y} \cdot Z + Y \cdot (X + \overline{X} \cdot W) = \overline{Y} \cdot Z + Y \cdot (X + W) = \overline{Y} \cdot Z + Y \cdot X + Y \cdot W \end{aligned}$$



**Figura 3.17** Circuite logice (problema 16).



Inițial	W	X	Y	Z	F	Simplificat
	0	0	0	0	0	
	0	0	0	1	1	
	0	0	1	0	0	
	0	0	1	1	0	
	0	1	0	0	0	
	0	1	0	1	1	
	0	1	1	0	1	
	0	1	1	1	1	
	1	0	0	0	0	
	1	0	0	1	1	
	1	0	1	0	1	
	1	0	1	1	1	
	1	1	0	0	0	
	1	1	0	1	1	
	1	1	1	0	1	
	1	1	1	1	1	

**Figura 3.18** Tabelul de adevăr și structura de porți logice inițială și simplificată (problema 18).

f) Costurile implementării, calculate ca număr de porți logice și ca număr de intrări în porți logice, sunt:

Implementare inițială:

3 porți NOT  $\times$  1 intrare;

5 porți AND  $\times$  3 intrări;

1 poartă OR  $\times$  5 intrări.

Total: 9 porți  $\times$  23 intrări.

Implementare după simplificare:

1 poartă NOT  $\times$  1 intrare;

3 porți AND  $\times$  2 intrări;

1 poartă OR  $\times$  3 intrări.

Total: 5 porți  $\times$  10 intrări.

19. Un circuit logic are trei intrări și două ieșiri. O ieșire este egală cu 1 dacă toate intrările sunt egale cu 1. A doua ieșire este egală cu 0 dacă două sau mai puțin de două intrări sunt egale cu 0. Să se determine tabelul de adevăr al funcțiilor și expresiile analitice ale acestora.

*Soluție*

Definirea celei de-a doua funcții este similară cu: "ieșirea este egală cu 0 dacă există 0, 1 sau 2 intrări egale cu 0", adică "ieșirea este egală cu 1 dacă există 3 intrări egale cu 0". Tabelul de adevăr al celor două funcții este:

A	B	C	O <sub>1</sub>	O <sub>2</sub>
0	0	0	0	1
0	0	1	0	0
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	0

Expresiile analitice ale ieșirilor sunt:

$$O_1 = A \cdot B \cdot C$$

$$O_2 = \overline{A} \cdot \overline{B} \cdot \overline{C} = \overline{A + B + C}$$

20. Determinați funcția logică cu trei intrări care este egală cu 1 doar în cazul în care valoarea de la intrare (exprimată în binar) este mai mică decât 3. Să se determine tabelul de adevăr și expresia ieșirii.

*Soluție*



Valoare	A	B	C	O
0	0	0	0	1
1	0	0	1	1
2	0	1	0	1
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	0
7	1	1	1	0

Expresia ieșirii este:  $O = \overline{A} \cdot (\overline{B} + \overline{C})$ .

21. Proiectați un circuit logic cu trei intrări și trei ieșiri. Dacă valoarea de la intrare (exprimată în binar) este 0, 1, 2 sau 3 atunci ieșirea este mai mare cu o unitate față de intrare. Dacă valoarea de la intrare este 4, 5, 6, sau 7 atunci ieșirea este mai mică cu o unitate față de intrare. Să se determine tabelul de adevăr și expresiile celor trei ieșiri.

*Soluție*

Valoare intrare	$I_2$	$I_1$	$I_0$	$O_2$	$O_1$	$O_0$	Valoare ieșire
0	0	0	0	0	0	1	1
1	0	0	1	0	1	0	2
2	0	1	0	0	1	1	3
3	0	1	1	1	0	0	4
4	1	0	0	0	1	1	3
5	1	0	1	1	0	0	4
6	1	1	0	1	0	1	5
7	1	1	1	1	1	0	6

Expresiile analitice ale ieșirilor sunt:

$$O_2 = \overline{I_2} \cdot I_1 \cdot I_0 + I_2 \cdot \overline{I_1} \cdot I_0 + I_2 \cdot I_1 \cdot \overline{I_0} + I_2 \cdot I_1 \cdot I_0 = \overline{I_2} \cdot I_1 \cdot I_0 + I_2 \cdot (\overline{I_1} \cdot I_0 + I_1 \cdot \overline{I_0} + I_1 \cdot I_0) = \overline{I_2} \cdot I_1 \cdot I_0 + I_2 \cdot (\overline{I_1} \cdot I_0 + I_1 \cdot (\overline{I_0} + I_0)) = \overline{I_2} \cdot I_1 \cdot I_0 + I_2 \cdot (\overline{I_1} \cdot I_0 + I_1 \cdot 1) = \overline{I_2} \cdot I_1 \cdot I_0 + I_2 \cdot (\overline{I_1} \cdot I_0 + I_1) = \overline{I_2} \cdot I_1 \cdot I_0 + I_2 \cdot (I_0 + I_1)$$

$$O_1 = I_2 \oplus I_1 \oplus I_0, \text{ (se observă că } O_1 = 1 \text{ dacă un număr impar de intrări sunt egale cu 1).}$$

$$O_0 = \overline{I_0}, \text{ (se observă coloana } O_0 \text{ complementară coloanei } I_0 \text{).}$$

22. Să se proiecteze un circuit logic care să compare 2 biți  $A$  și  $B$  producând 3 ieșiri:  $E = 1$  dacă  $A = B$ ,  $L = 1$  dacă  $A < B$  și  $G = 1$  dacă  $A > B$ .

*Soluție*

Tabelul de adevăr al circuitului comparator este:

A	B	G	E	L
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

Din tabelul de adevăr, rezultă ecuațiile circuitului comparator de 1 bit și structura de porți logice reprezentată în figura 3.19:

$$G = A \cdot \overline{B}$$

$$E = A \oplus B$$

$$L = \overline{A} \cdot B$$






Figura 3.19 Circuitul comparator de 1 bit: simbol bloc și structură de porți logice.

### 3.4 Pentru cei ce vor să devină profesioniști

1. Să se proiecteze un circuit logic care să compare 2 biți  $A$  și  $B$  și care să țină cont de rezultatul comparației unor biți de pondere superioară.

*Soluție*

În cazul propagării rezultatelor comparării de la biții mai semnificativi, circuitul are 5 intrări (intrările comparate  $A$  și  $B$  și intrările cu rezultatele comparării biților superiori  $G_i, E_i, L_i$ ) și 3 ieșiri (rezultatele comparării biților curenți sau propagarea rezultatelor comparării biților superiori  $G_o, E_o, L_o$ ).

Tabelul de funcționare al acestui circuit este:

$G_i$	$E_i$	$L_i$	$A$	$B$	$G_o$	$E_o$	$L_o$	Observații
0	0	0	X	X	X	X	X	caz imposibil la intrare
0	0	1	X	X	0	0	1	deja s-a determinat că $A < B$
0	1	0	0	0	0	1	0	prin compararea biților superiori, s-a determinat până acum că $A = B$
0	1	0	0	1	0	0	1	
0	1	0	1	0	1	0	0	
0	1	0	1	1	0	1	0	
0	1	1	X	X	X	X	X	caz imposibil la intrare
1	0	0	X	X	1	0	0	deja s-a determinat că $A > B$
1	0	1	X	X	X	X	X	caz imposibil la intrare
1	1	0	X	X	X	X	X	caz imposibil la intrare
1	1	1	X	X	X	X	X	caz imposibil la intrare

Din tabelul de adevăr se deduc ecuațiile:


$$\begin{aligned}
 G_o &= G_i + E_i \cdot A \cdot \bar{B} & A > B \text{ dacă din compararea biților mai semnificativi s-a dedus că } A > B \text{ (} G_i = 1 \text{) sau dacă până la acest index a fost egalitate (} E_i = 1 \text{) și } A_i > B_i. \\
 E_o &= E_i \cdot \overline{A \oplus B} & A = B \text{ dacă din compararea biților mai semnificativi s-a dedus egalitatea (} E_i = 1 \text{) și biții curenți sunt de asemenea egali } A_i = B_i. \\
 L_o &= L_i + E_i \cdot \bar{A} \cdot B & A < B \text{ dacă din compararea biților mai semnificativi s-a dedus că } A < B \text{ (} L_i = 1 \text{) sau dacă până la acest index a fost egalitate (} E_i = 1 \text{) și } A_i < B_i.
 \end{aligned}$$

Ecuțiile de mai sus se pot deduce prin observarea cazului când o anumită ieșire este activată, la parcurgerea biților de la cel mai semnificativ (stânga) spre cel mai puțin semnificativ (dreapta). Comparatorul de index  $i$  va realiza următoarele funcții:

- Numărul  $A$  este mai mare decât  $B$  ( $G_o = 1$ ) dacă în urma comparării biților superiori s-a decis că  $A > B$  ( $G_i = 1$ ) sau dacă în urma comparării biților superiori s-a decis că  $A = B$  ( $E_i = 1$ ) și  $A_i > B_i$ .
- Numărul  $A$  este egal cu  $B$  ( $E_o = 1$ ) dacă în urma comparării biților superiori s-a decis că  $A = B$  ( $E_i = 1$ ) și prin compararea biților curenți se constată că  $A_i = B_i$ .
- Numărul  $A$  este mai mic decât  $B$  ( $L_o = 1$ ) dacă în urma comparării biților superiori s-a decis că  $A < B$  ( $L_i = 1$ ) sau dacă în urma comparării biților superiori s-a decis că  $A = B$  ( $E_i = 1$ ) și  $A_i < B_i$ .

Figura 3.20 prezintă simbolul bloc și structura de porți logice a circuitului comparator cu propagarea rezultatelor comparării de la biții superiori.






**Figura 3.20** Circuitul comparator de 1 bit cu propagarea rezultatelor comparării biților superiori: simbol bloc și structură de porți logice.

2. Utilizând 4 instanțieri ale circuitului descris la problema 1, să se proiecteze un circuit comparator a două cuvinte de câte 4 biți.

*Soluție*

Compararea a două cuvinte de mai mulți biți se poate face prin instanțierea mui multor celule de comparare pe bit, conectate astfel încât să propage rezultatele compărării biților mai semnificativi spre biții mai puțin semnificativi. Esența compărării este că dacă prin compararea unor biți (cei mai semnificativi) se decide că un număr este mai mare, nu mai trebuie comparați cei mai puțin semnificativi pentru că nu vor schimba rezultatul final. La compararea celui mai semnificativ bit, intrările de transport se conectează astfel încât să semnifice egalitatea biților superiori ( $G_i E_i L_i = 010$ ). Circuitul pentru compararea a două numere de câte 4 biți este prezentat în figura 3.21.



**Figura 3.21** Circuitul comparator a două cuvinte de câte 4 biți.

3. Cum se definește noțiunea de "margine de zgomot"?

*Soluție*

Marginea de zgomot (Engl. "Noise Margin") reprezintă nivelul maxim al zgomotului (tensiune electrică) care poate afecta o linie de transmisiune digitală astfel încât valoarea logică detectată de receptor să fie identică cu valoarea logică emisă de sursă. Figura 3.22 prezintă grafic valorile de tensiune de ieșire generate de o poartă emițătoare și tensiuni de intrare la poarta receptoare. Se definesc noțiunile:

Margine de zgomot în starea H (High = 1 logic):  $NM_H = V_{OH} - V_{IH}$

Margine de zgomot în starea L (Low = 0 logic):  $NM_L = V_{IL} - V_{OL}$

Margine de zgomot :  $NM = \min(NM_H, NM_L)$

Se remarcă atributele asociate valorilor limită ale tensiunilor de intrare și ieșire:


$V_{OH}$  - tensiune minimă *garantată* la ieșirea porții emițătoare

$V_{OL}$  - tensiune maximă *garantată* la ieșirea porții emițătoare




$V_{IH}$  - tensiune minimă *acceptată* la intrarea porții receptoare

$V_{IL}$  - tensiune maximă *acceptată* la intrarea porții receptoare



**Figura 3.22** Definirea nivelelor de tensiune și a marginii de zgomot pentru porțile logice.

4. Propuneți un set de valori pentru intrările circuitului prezentat în figura 3.23 astfel încât ieșirea să fie egală cu 1.



**Figura 3.23** Circuitul pentru problema 4.

#### Soluție

Pentru ca ieșirea  $F$  să fie egală cu 1 trebuie ca toate intrările în poartă  $AND$  să fie egale cu 1. Pentru ca toate intrările porții  $AND$  să fie 1, trebuie ca la toate intrările porților  $NOR$  să fie semnale cu valoare logică 0. Rezultă:  $A = 1$ ,  $B = 0$  și  $C = 1$ .

Analitic, expresia funcției este:

$$F = \overline{A + C} \cdot \overline{A + B} \cdot \overline{B + C}$$

Din condiția  $F = 1$  rezultă:

$$\overline{A + C} = 1 \text{ și}$$

$$\overline{A + B} = 1 \text{ și}$$

$$\overline{B + C} = 1.$$





$$\overline{A + C} = 1 \Rightarrow \overline{A} + \overline{C} = 0 \Rightarrow \overline{A} = 0 \text{ și } \overline{C} = 0, \text{ adică } A = 1 \text{ și } C = 1.$$

$$\overline{A + B} = 1 \Rightarrow \overline{A} + \overline{B} = 0 \Rightarrow \overline{A} = 0 \text{ și } \overline{B} = 0, \text{ adică } A = 1 \text{ și } B = 0.$$

$$\overline{B + C} = 1 \Rightarrow \overline{B} + \overline{C} = 0 \Rightarrow \overline{B} = 0 \text{ și } \overline{C} = 0, \text{ adică } B = 0 \text{ și } C = 1.$$

În final, rezultă:  $A = 1$ ,  $B = 0$  și  $C = 1$ .

5. Cum se definește noțiunea de "fan-out"?

*Soluție*

Noțiunea de "*fan-out*" desemnează parametrul unei porți logice numeric egal cu numărul de porți de același tip ce pot fi comandate de o ieșire. Fiecare intrare într-o poartă logică conectează o capacitate suplimentară pe ieșirea porții care generează semnalul. La o încărcare mare, ieșirea unei porți logice nu mai poate genera un curent suficient de mare pentru a încărca sarcina capacitivă, ceea ce va determina deteriorarea fronturilor semnalelor digitale (fronturi mai puțin abrupte) și menținerea porții logice de destinație cu un semnal de intrare în domeniul interzis (între cele două nivele de tensiune asociate stărilor logice 0 și 1). Cantitativ, fan-out-ul unei porți se definește ca raportul între curentul de ieșire și curentul de intrare al unei porți logice.

Fan-out în starea H (High = 1 logic):  $FO_H = I_{OH} - I_{IH}$

Fan-out în starea L (Low = 0 logic):  $FO_L = I_{OL} - I_{IL}$

Fan-out:  $FO = \min(FO_H, FO_L)$

