


P-ţa Victoriei nr. 2 RO 300006 - Timişoara Tel: +4 0256 403000 Fax: +4 0256 403021 rector@rectorat.upt.ro www.upt.ro

Logică digitală


-Curs 8-Circuite logice secvențiale -2021-

Clasificare componente digitale

- Componente combinaționale
 - Ușor de analizat, partiționat, verificat



Componente secvenţiale



- Circuitele secvenţiale sunt circuitele care prezintă feedback (legătură inversă), adică o legătură de la ieşiri spre intrări;
- Denumirea de secvenţiale provine de la faptul că acestea ţin cont (reţin) secvenţa de intrări;
- ☐ Ele sunt elemente care prezintă memorie;
- Ieşirea unui circuit secvenţial este determinată atât pe baza intrării, cât şi pe baza stării curente (memorate);

- Exemplu: un robot care înregistrează mesaje după ce telefonul sună de 6 ori
- Pentru a număra mesajele, modulul are nevoie de 3 biți
- Când este memorat numărul spunem că modulul de numărare se află în starea 0
- □ Pentru situația în care sunt memorate numerele:
 1,2,3,4,5 spunem că modulul se află în starea
 1,2,3,4, respectiv 5
- Starea 5 denotă faptul că au sosit 5 apeluri, deci se poate înregitra mesajul, iar modulul de numărare trece în starea 0


- Exemplu: un robot care înregistrează mesaje după ce telefonul sună de 6 ori
- Pentru a număra mesajele, modulul are nevoie de de la biti

Ieșirea numărătorului de apeluri, depinde atât de **intrare** (se generează un apel nou), cât și de **starea curentă** (care reține câte apeluri au fost până la momentul curent)!

- 1,2,3,4,5 spunem că modulul se află în starea 1,2,3,4, respectiv 5
- Starea 5 denotă faptul că au sosit 5 apeluri, deci se poate înregitra mesajul, iar modulul de numărare trece în starea 0


- ☐ Circuitele secvențiale se clasifică:
 - Asincrone
 - Sincrone
- Componentele secvențiale asincrone își modifică starea și valorile de ieșire funcție de modificările semnalelor de la intrare (oricând!) se modifică acestea.
- ☐ Componentele secvențiale sincrone își modifcă valoarea funcție de valoarea semnalelor de intrare la momente bine definite de timp, dictate de un semnal (de intrare) care se numește tact (*clock*)

Semnalul de tact




- □ Palierul unui semnal reprezintă porțiunea unde acesta rămâne constant "0" logic (palier negativ) și "1" logic (palier pozitiv).
- Frontul crescător se referă la porțiunea unde semnalul își modifică valoarea de la "0" logic la "1 "logic (mai exact de la 10% din nivelul corespunzător lui "1" logic la 90% din nivelul corespunzător lui "1" logic
- □ t0 perioada semnalului de tact,
- □ tw(H) și tw(L) reprezintă durata unui impuls de 1 respectiv 0 logic

Semnalul de tact



b)Formă idealizată a semnalului

S-R Latch (SAU-NU) - asincron




Observații:

- \square Dacă S, R sunt active \rightarrow ieșirile sunt 0
- □ Dacă S, R sunt dezacticate simultan:
 - Pt porți care au exact aceași întârziere: Latch-ul intră într-o stare de oscilație (t₁₀+1.4 ns ieșirile sunt 1, t₁₀+2.8 ns ambele ieșiri sunt 0)
 - Pt porți cu întârzieri diferite: Latch-ul intră într-o stare nedefinită (poarta cu întârzierea mai mare își impune valoarea de ieșire la 1 logic)
- ☐ SR-latch-ul pt. S,R dezactivate simulatan are un comportament nedeterministic

Observații:

- ☐ Regula ca S, R să nu fie dezactivate simultan e greu de impus unui design:
 - Multe căi cu întârzieri diferite pentru unele situații greu de estimat (de ex. activitatea de comutare la design time)
 - Se impune regula mai strictă ca S şi R să nu fie activate simultan

Gated SR-latch




S	R	С	Q_next	Q_next
0	0	1	Q	\overline{Q}
0	1	1	0	1
1	0	1	1	0
1	1	1	-	-
*	*	0	Q	\overline{Q}


- Când semnalul C este activ valorile de la intrare sunt propagate prin latch
- Semnalele de intrare nu trebuie să se modifice în intervalul t_{setup} și t_{hold} al frontului descrescător

Gated SR-Latch

•Control signal C activates the latch








C	S	R	Q	Q(next)	
0	X	X	0	0	(inactive)
0	\mathbf{X}	\mathbf{X}	1	1	(inactive)
1	0	0	0	0	(hold)
1	0	0	1	1	(hold)
1	0	1	\mathbf{X}	0	(reset)
1	1	0	\mathbf{X}	1	(set)
1	1	1	\mathbf{X}	NA	(?)
			_		

Gated SR-latch (SR-latch sincron)




t12-t11≥ tsetup

t13-t12≥ thold

Copyright © 2004-2005 by Daniel D. Gajski


Slides by Philip Pham, University of California, Irvine

Gated D-latch




Flip-flop-uri

- Se mai numesc şi latch-uri sensibile pe frontul semnalului de tact;
- Bascularea se face pe frontul semnalului de tact (!nu pe palier – latch-uri)
- Două variante de arhitecturi:
 - Configurația master-slave
 - Edge-triggered FF




Latch sincron vs. FF sincron




FF-uri

- contrângeri de timp in operarea FF-urilor trebuie să aibe în vedere 3 timpi:
 - Timpul de setup: se referă la timpul necesar pentru ca semnalul de intrare (D) să rămână stabil înainte de apariția frontului semnalului de tact;
 - Timpul de hold: reprezintă timpul în care datele de intrare nu pot fi modificate după apariţia frontului semnalului de tact în vederea încărcării corecte a acestora;
 - Timpul aferent întârzirii datorate propagării (tp): constituie timpul necesar basculării FF-ului (clock to Q delay);

Prezentarea celor 3 timpi de propagare



Timpii de setup și hold pentru un FF care basculează pe front crescător al tactului



Timpi de propagare t_p

Tipuri de FF-uri

Copyright © 2004-2005 by Daniel D. Gajski

Flip-flop name	Flip-flop symbol	Characteristic table	Characteristic equation	Excitation table
SR	S Q Clk	S R Q(next) 0 0 0 0 1 0 1 0 1 1 1 NA	Q(next)=S+R'Q SR=0	Q. Q(next) S R 0 0 0 X 0 1 1 0 1 0 0 1 1 1 X 0
JK	J Q — Clk K Q'	J K O(next) 0 0 0 0 1 0 1 0 1 1 1 Q'	Q(next)=JQ'+K'Q	Q Q(next) J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0
D	D Q Clk	D Q(next) 0 0 1 1	Q(next)=D	Q Q(next) D 0 0 0 0 1 1 1 0 0 1 1 1
Т	T Q — Clk Q'	T Q(next) 0 Q 1 Q'	Q(next)=TQ'+T'Q	Q Q(next) T 0 0 0 0 1 1 1 0 1 1 1 0

Sildes by Philip Pham, University of California, Irvine

Modalitati de descriere: circuite secvențiale

- □ Tabelul caracteristic:
 - Pentru fiecare combinație de intrare, funcție de starea curentă este precizată starea următoare
- ☐ Ecuația caracteristică:
 - Ecuația rezultată în urma aplicării unei metode de minimizare
- □ Tabelul excitaţiilor:
 - Folosit la sinteza circuitului
 - Specifică intrările necesare pentru a trece din starea curentă în starea următoare
- □ Diagrame/grafuri de stare:
 - Graf orientat, în care valorile posibile (stările) sunt reprezentate prin cercuri, iar tranzițiile prin arce

Circuite secvențiale reprezentare


Circuitele secvenţiale:

- MEALY sunt caracterizate prin faptul că starea următoare şi ieşirea la un moment dat depind de starea prezentă si de intrarea prezentă;
- MOORE sunt caracterizate prin faptul că ieşirea depinde numai de starea circuitului. Starea următoare depinde de intrarea prezentă;
- Modelele matematice ale circuitelor secvenţiale se numesc in teoria comutaţiilor automate finite.

Circuite secvențiale: diagrame de stare

circuite de tip Mealy:

- fiecare nod se notează cu simbolul stării pe care o reprezintă,
- arcul care pleacă din nod se notează cu perechea intrarea care a generat tranziţia circuitului/ ieşirea generată în timpul tranziţiei.




Starea inițială se marchează printr-o săgeată aplicată nodului respectiv.

Circuite secvențiale: diagrame de stare

circuite de tip Moore:


- nodurile diagramei de stări se notează simbolul stării corespondente şi ieşirile
- arcul are notată intrarea care a generat tranziția.




Moore

PRESENT STATE Q1Q0	NEXT STATE Q ₁ (next) Q ₄ (next)	OUTPUTS Y	
	Cnt=0 Cnt=1		
0 0	00 01	0	

Copyright © 2004-2005 by Daniel D. Gajski



■ Moore



PRESENT STATE Q1Q0	NEXT S Q ₁ (next)	OUTPUTS Y	
	Cnt=0	Cnt=1	
0 0	0 0	01	0
01	01	10	0
10	10	11	0
11	11	0.0	1

State and output table

PRESENT STATE Q1Q0	NEXT S Q ₁ (next)	OUTPUTS Y		
	Cnt=0	Cnt=1		
0.0	0.0	01	0	
01	01	10	0	
10	10	11	0	
11	11	0.0	1	
State and output table				

$$Q_0(next) = D_0 = Cnt' Q_0 + Cnt Q_0'$$

$$Q_1(next) = D_1 = Cnt' Q_1 + Cnt Q_1' Q_0 + Cnt Q_1 Q_0'$$

$$Y = Q_0 Q_1$$


Next-state and output equation

■ Mealy


PRESENT STATE NEXT STATE /OUTPUTS

Q1Q0 Q1(next) Q0(next)/Y

Cnt=0 Cnt=1



Mealy




PRESENT STATE	NEXT STATE /OUTPUTS		
Q1Q0	$Q_1(next) Q_0(next)/Y$		
	Cnt=0	Cnt=1	
0 0	00/0	01/0	
01	01/0	10/0	
10	10/0	11/0	
11	11/0	00/1	

Mealy


PRESENT STATE	NEXT STATE /OUTPUTS	
Q1Q0	Q _I (next) Q	o(next)/Y
	Cnt=0	Cnt=1
0 0	00/0	01/0
01	01/0	10/0
10	10/0	11/0
11	11/0	00/1

$$\begin{split} Q_{\theta}(next) &= D_{\theta} = Cnt' \, Q_{\theta} + Cnt \, Q_{\theta}' \\ Q_{1}(next) &= D_{1} = Cnt' \, Q_{1} + Cnt \, Q_{1}' Q_{\theta} + Cnt \, Q_{1} Q_{\theta}' \\ Y &= Cnt \, Q_{\theta} \, Q_{1} \end{split}$$




Transformarea diagramei de stări Moore în diagramă de stări Mealy

se realizează transferând ieşirile din nodurile modelului Moore pe arcele ce conduc spre nodul respectiv.



Transformarea diagramei de stări Mealy în diagramă de stări Moore

fiecărei stări din modelul Mealy i se asociază tot atâtea stări în modelul Moore echivalent, câte ieşiri diferite generează modelul Mealy în timpul tranziţiei spre starea respectivă, ieşirile fiind generate in noile stări ale modelului MOORE.




Tipuri de FF-uri


Copyright © 2004-2005 by Daniel D. Gajski

Flip-flop name	Flip-flop symbol	Characteristic table	Characteristic equation	Excitation table
SR	S Q Clk	S R Q(next) 0 0 0 0 1 0 1 0 1 1 1 NA	Q(next)=S+R'Q SR=0	Q. Q(next) S R 0 0 0 X 0 1 1 0 1 0 0 1 1 1 X 0
JK	J Q — Clk K Q'	J K O(next) 0 0 0 0 1 0 1 0 1 1 1 Q'	Q(next)=JQ'+K'Q	Q Q(next) J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0
D	D Q Clk	D Q(next) 0 0 1 1	Q(next)=D	Q Q(next) D 0 0 0 0 1 1 1 0 0 1 1 1
Т	T Q — Clk Q'	T Q(next) 0 Q 1 Q'	Q(next)=TQ'+T'Q	Q Q(next) T 0 0 0 0 1 1 1 0 1 1 1 0

Sildes by Philip Pham, University of California, Irvine



Simbol: FF-uri cu intrări de date asincrone



Avantajele logicii sincrone

- Simplifică analiza timpilor de propagare în cadrul unui circuit design care prezintă un semnal de tact comun pentru toate elementele de memorare.
 - Astfel analiza de timp (timpul de setup şi timpul de hold, precum si timpul de propagare cand frecvenţele de lucru se apropie de frecvenţa maximă admisă) se reduce la analiza în raport cu un singur element de memorare.
- Modelul sincron separă partea de design aferentă logicii combinaţionale de cea secvenţială.
- De asemenea oferă protecţie în ceea ce priveşte hazardul specific logicii combinaţionale.

Întrebări?

Enough Talking Let's Get To It!!Brace Yourselves!!

