

Dan NICULA

# ELECTRONICĂ DIGITALĂ

## Carte de învățatură 2.0



Editura Universității *TRANSILVANIA* din Brașov  
ISBN 978-606-19-0563-8

2015

## Lecția 11

# Dispozitive programabile combinaționale

### 11.1 Noțiuni teoretice

Dispozitive programabile (Engl. "PLD = Programmable Logic Devices") sunt dispozitive cu structură fixă care prin programare pot determina un circuit combinațional cu funcții de transfer configurabile. Programabilitatea trebuie înțeleasă ca fiind modificarea funcției de transfer printr-o particularizare explicită a unor resurse. Există dispozitive care se pot particulariza/programa o singură dată (Engl. "OTP = One Time Programmable") și dispozitive programabile de mai multe ori, cu configurații diferite, denumite dispozitive re-programabile.

Principiul care stă la baza dispozitivelor combinaționale programabile constă în implementarea oricărei funcții logice exprimată în FCND (sumă de produse) pe o structură formată din două nivele logice: nivelul de porți AND care formează expresiile produs și nivelul de porți OR care adună ieșirile porților AND pentru a genera funcțiile de ieșire. Structura programabilă este reprezentată în figura 11.1.




Figura 11.1 Structuri combinaționale programabile.

În funcție de programabilitatea sau nu a celor două matrice AND și OR, dispozitivele programabile se pot clasifica conform tabelului:

Tip dispozitiv	Matrice AND	Matrice OR
ROM	Fix din fabrică	Programabil de către utilizator
PLA	Programabil de către utilizator	Programabil de către utilizator
PAL	Programabil de către utilizator	Fix din fabrică

Memoria ROM (Read Only Memory) este un circuit logic combinațional realizat ca un dispozitiv programabil având un nivel AND fix și complet (în interiorul structurii se generează toți mintermii asociați intrărilor) și un nivel OR



configurabil. Intrările în ROM sunt considerate *adresele* iar ieșirile sunt considerate *datele* citite din memorie. Întreaga memorie poate fi văzută ca fiind matrice în care datele sunt stocate în locații pe baza unei adrese. Simbolul bloc al unei memorii ROM  $2^N \times M$  este prezentat în figura 11.2. S-au notat cu  $N$  numărul de biți de adresă (în total  $2^N$  adrese) și cu  $M$  numărul de biți de date.




Figura 11.2 Simbol bloc al memoriei ROM  $2^N \times M$ .

Implementarea unui circuit logic combinațional cu ROM nu necesită minimizarea funcțiilor. Intrările sunt asociate cu biții de adresă ai circuitului ROM iar ieșirile circuitului combinațional se obțin de la datele memoriei ROM. Implementarea constă în realizarea schemei de conectare a memoriei ROM și a tabelului de programare a acesteia (adrese, date).

Structura ROM prezintă primul nivel AND complet, implementat sub forma unui decodificator care generează toți mintermii asociați intrărilor. Nivelul OR conține un număr de porți programabile egal cu numărul de ieșiri. Pe un circuit ROM  $2^N \times M$  pot fi implementate orice  $M$  funcții care depind de aceleași  $N$  intrări.




Figura 11.3 Structura ROM  $2^5 \times 8$ .


*Circuitele PLA (Programmable Logic Array)* au ambele nivele AND și OR programabile de către utilizator. Primul nivel, AND, implementează implicați primi, iar al doilea nivel, OR, unește anumiți implicați primi (configurabili) pentru a realiza anumite funcții (nu orice funcții). Implementarea circuitelor logice combinaționale cu PLA necesită minimizare deoarece acestea nu generează în structura lor decât un număr limitat de implicați primi (spre deosebire de memoriile ROM care generează toți mintermii asociați intrărilor). Structura PAL este limitată atât pe nivelul AND cât și pe nivelul OR.

Figura 11.4 prezintă o structură generică de PAL având 6 porți AND pe primul nivel logic și 4 porți OR pe al doilea nivel logic. Porțile AND au câte 8 intrări, posibil de conectat la cele 4 intrări (negate sau ne-negate). Pe nivelul AND se pot genera 8 implicați primi, posibil de utilizat în expresiile tuturor celor 4 funcții de ieșire.

Porțile OR au câte 6 intrări, posibil de conectat la cele ieșirile celor 6 porți AND de pe primul nivel, realizând astfel funcții cu maximum 6 implicați primi.

*Circuitele PAL (Programmable Array Logic)* au nivelul AND programabil de către utilizator și nivelul OR fix. Primul nivel, AND, implementează implicați primi, iar al doilea nivel, OR, unește implicații primi pentru a realiza anumite funcții (nu orice funcții). Implementarea circuitelor logice combinaționale cu PAL necesită minimizare deoarece acestea






**Figura 11.4** Structura PLA cu 4 intrări, 6 porți AND configurabile pe primul nivel, 4 porți OR configurabile pe al doilea nivel și 4 ieșiri.

nu generează în structura lor decât un număr limitat de implicantți primi (spre deosebire de memoriile ROM care generează toți mintermii asociați intrărilor). Structura PLA este limitată atât pe nivelul AND cât și pe nivelul OR. Mai mult, față de PLA, un circuit PAL nu poate utiliza un implicant prim decât pentru o singură ieșire. Dacă două ieșiri conțin în expresiile lor același implicant prim, acesta trebuie programat de două ori, odată în structura OR fixă a primei ieșiri și altă dată în structura OR fixă a celei de-a doua ieșiri.

Figura 11.5 prezintă o structură generică de PAL cu 4 intrări și 2 ieșiri. Pe nivelul AND, fiecare din cele două ieșiri au asociați câte 4 implicantți primi. Pe nivelul OR, fix, există câte o poartă OR pentru fiecare ieșire.



**Figura 11.5** Structura PAL cu 4 intrări,  $2 \times 4$  porți AND configurabile pe primul nivel, 2 porți OR fixe pe al doilea nivel și 2 ieșiri.

## 11.2 Pentru cei ce vor doar să promoveze examenul


- Implementați cu ROM un circuit logic combinațional care realizează operația de ridicare la putere  $A^B$  cu operanzi numere naturale codificate pe câte 2 biți.

*Soluție*

Operandul  $A \in \{1, 2, 3\}$ , operandul  $B \in \{0, 1, 2, 3\}$ .

Rezultă că cel mai mare rezultat este  $3^3 = 27$ , posibil de codificat pe 5 biți.

Pentru implementare este necesară o memorie ROM de dimensiune  $2^4 \times 5$ . Conectarea memoriei ROM este prezentată în figura 11.6.



**Figura 11.6** Implementarea cu ROM  $2^4 \times 5$  a circuitului aritmetic descris la problema 1.

Tabelul cu conținutul memoriei este următorul:


Numere naturale			Binar			ROM	
$A$	$B$	$A^B$	$A[1:0]$	$B[1:0]$	$A^B$	Adresa[3:0]	Data[4:0]
0	0	X	00	00	XXXXX	0000 = 0 <sub>10</sub>	XXXXX = X <sub>10</sub>
0	1	X	00	01	XXXXX	0001 = 1 <sub>10</sub>	XXXXX = X <sub>10</sub>
0	2	X	00	10	XXXXX	0010 = 2 <sub>10</sub>	XXXXX = X <sub>10</sub>
0	3	X	00	11	XXXXX	0011 = 3 <sub>10</sub>	XXXXX = X <sub>10</sub>
1	0	1	01	00	00001	0100 = 4 <sub>10</sub>	00001 = 1 <sub>10</sub>
1	1	1	01	01	00001	0101 = 5 <sub>10</sub>	00001 = 1 <sub>10</sub>
1	2	1	01	10	00001	0110 = 6 <sub>10</sub>	00001 = 1 <sub>10</sub>
1	3	1	01	11	00001	0111 = 7 <sub>10</sub>	00001 = 1 <sub>10</sub>
2	0	1	10	00	00001	1000 = 8 <sub>10</sub>	00001 = 1 <sub>10</sub>
2	1	2	10	01	00010	1001 = 9 <sub>10</sub>	00010 = 2 <sub>10</sub>
2	2	4	10	10	00100	1010 = 10 <sub>10</sub>	00100 = 4 <sub>10</sub>
2	3	8	10	11	01000	1011 = 11 <sub>10</sub>	01000 = 8 <sub>10</sub>
3	0	1	11	00	00001	1100 = 12 <sub>10</sub>	00001 = 1 <sub>10</sub>
3	1	3	11	01	00011	1101 = 13 <sub>10</sub>	00011 = 3 <sub>10</sub>
3	2	9	11	10	01001	1110 = 14 <sub>10</sub>	01001 = 9 <sub>10</sub>
3	3	27	11	11	11011	1111 = 15 <sub>10</sub>	11011 = 27 <sub>10</sub>

- Să se realizeze un modul de memorie ROM  $8K \times 16$  utilizând circuite ROM  $2K \times 8$ . Să se identifice chip-ul defect dacă la citirea memorie se determină următoarele erori:
  - La adresa 666 se citește #ABCD deși trebuia să se citească #ABCC.
  - La adresa 6666 se citește #7777 deși trebuia să se citească #6666.
  - La adresa 4000 se citește #ABCD deși trebuia să se citească #ABCC.
  - La adresa 2012 se citește #DEAD deși trebuia să se citească #DEED.

*Soluție*

Pentru a realiza modulul de memorie  $8K \times 16$  sunt necesare  $4 \times 2 = 8$  chip-uri  $2K \times 8$ . Modulul are 13 biți de adresă iar chip-ul are doar 11 biți de adresă. Cei mai puțin semnificativi 11 biți se conectează pe porturile de adresă ale tuturor chip-urilor, adresând simultan toate chip-urile. Cei mai semnificativi 2 biți ai adresei modulului selectează chip-ul ale cărui date vor fi prezentate pe ieșirea modulului. Cuvântul de date citite de 16 biți se obține din concatenarea a două grupuri de câte 8 biți generați de două chip-uri adiacente.





**Figura 11.7** Modul ROM  $8K \times 16$  implementat cu chip-uri ROM  $2K \times 8$ .

Pentru a determina rândul chip-ului defect se convertește în binar adresa și se deduc valorile celor mai semnificativi doi biți (care selectează multiplexorul). Circuitul este prezentat în figura 11.7.

a) Adresa  $666_{10} = 0_0010_1001_1010_2 = 00_01010011010$ , adresează rândul cu chip-urile #1 și #0.

Diferența în conținutul datelor între #ABCD și #ABCC este la bitul 0, care este stocat în chip-ul din dreapta. Deci, chip-ul defect este chip-ul #0.

3. Să se implementeze cu ROM  $64 \times 1$  funcția:


$$Y(A, B, C, D, E, F) = \sum(0, 1, 2, 3, 4, 5, 6, 9, 11, 12, 13, 15, 16, 19, 21, 25, 26, 28, 29, 30, 31, 33, 34, 36, 37, 39, 41, 44, 45, 46, 49, 51, 53, 55, 57, 59, 60, 61, 62)$$

*Soluție*

Implementarea cu ROM a circuitelor logice combinaționale nu necesită minimizarea funcțiilor. În cazul în care numărul de biți de adresă pentru ROM este egal cu numărul de intrări ale funcției, variabilele funcției se conectează direct pe intrările de adrese ale circuitului ROM. Datele citite din ROM reprezintă funcția. Particularizarea funcției constă în conținutul memoriei ROM, descris printr-un tabel de corespondență adresă-date. Circuitul este prezentat în figura 11.8. Tabelul cu conținutul memoriei ROM conține 1 la adresele a căror valoare apare în forma canonică a funcției  $Y$  și 0 în rest.

4. Care este diferența dintre circuitele PAL și circuitele PLA?



Figura 11.8 Implementare cu ROM  $64 \times 1$ , problema 3.

### 11.3 Pentru cei ce vor să învețe

1. Să se implementeze pe o structură de circuit PLA generic un convertor de cod din BCD pentru o matrice de afișare pe 7 segmente.

*Soluție*

Minimizarea corelată este tehnica uzuală pentru obținerea funcțiilor de implementat pe circuite PLA deoarece aceste circuite au resurse interne limitate pe nivelul de AND programabil. Tabelul de adevăr pentru conversia din cod BCD în 7 segmente este:

A	B	C	D	$S_0$	$S_1$	$S_2$	$S_3$	$S_4$	$S_5$	$S_6$
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	0	0	1	1
1	0	1	0	x	x	x	x	x	x	x
1	0	1	1	x	x	x	x	x	x	x
1	1	0	0	x	x	x	x	x	x	x
1	1	0	1	x	x	x	x	x	x	x
1	1	1	0	x	x	x	x	x	x	x
1	1	1	1	x	x	x	x	x	x	x

Utilizând reprezentarea funcțiilor cu diagrame V-K, se obțin formele minime ale celor 7 funcții de ieșire (figura 11.9):

$$S_0 = A + B \cdot D + C + \overline{B} \cdot \overline{D}$$

$$S_1 = A + \overline{C} \cdot \overline{D} + C \cdot D + \overline{B}$$

$$S_2 = A + B + \overline{C} + D$$

$$S_3 = \overline{B} \cdot \overline{D} + C \cdot \overline{D} + B \cdot \overline{C} \cdot D + \overline{B} \cdot C$$

$$S_4 = \overline{B} \cdot \overline{D} + C \cdot D$$

$$S_5 = A + \overline{C} \cdot \overline{D} + B \cdot \overline{D} + B \cdot \overline{C}$$

$$S_6 = A + C \cdot \overline{D} + B \cdot \overline{C} + \overline{B} \cdot C$$

Funcțiile minimizate independent conțin 14 termeni produs diferiți și necesită, la o implementare cu circuit PLA, 14 porți programabile AND. Acest număr de porți AND poate fi redus dacă se minimizează corelat cele 7 funcții. În figura 11.10 sunt prezentate diagramele V-K cu o minimizare corelată a celor 7 funcții. S-a căutat să se identifice implicații primi, nu neapărat esențiali, care să fie comuni la cât mai multe diagrame V-K obținându-se următoarele expresii pentru cele 7 ieșiri:


$$S_0 = I + II + III + IV + V = B \cdot \overline{C} \cdot D + C \cdot D + \overline{B} \cdot \overline{D} + A + B \cdot C \cdot \overline{D}$$

$$S_1 = VI + VII + II + III = \overline{B} \cdot D + \overline{C} \cdot \overline{D} + C \cdot D + \overline{B} \cdot \overline{D}$$

$$S_2 = VI + I + VII + II + V = \overline{B} \cdot D + B \cdot \overline{C} \cdot D + \overline{C} \cdot \overline{D} + C \cdot D + B \cdot C \cdot \overline{D}$$

$$S_3 = VIII + I + III + V = \overline{B} \cdot C + B \cdot \overline{C} \cdot D + \overline{B} \cdot \overline{D} + B \cdot C \cdot \overline{D}$$





**Figura 11.9** Minimizare individuală pe diagramele V-K, problema 1.

$$\begin{aligned}
 S_4 &= III + V = \overline{B} \cdot \overline{D} + B \cdot C \cdot \overline{D} \\
 S_5 &= IX + VII + IV + V = B \cdot \overline{C} + \overline{C} \cdot \overline{D} + A + B \cdot C \cdot \overline{D} \\
 S_6 &= IX + VIII + IV + V = B \cdot \overline{C} + \overline{B} \cdot C + A + B \cdot C \cdot \overline{D}
 \end{aligned}$$

Funcțiile corelate conțin numai 9 termeni produs diferiți. Deci, pentru implementare sunt necesare 9 porți AND programabile. Circuitul rezultat este prezentat în figura 11.11.

2. Să se implementeze cu o memorie ROM un convertor de cod din BCD în 7 segmente. Circuitul are 4 intrări și 7 ieșiri.

*Soluție*

Memoria ROM necesară are dimensiune  $2^4 \times 7$ . Modul de conectare este prezentat în figura 11.12.

Conținutul memoriei ROM este prezentat în tabel:









Figura 11.10 Minimizare corelată pe diagramele V-K, problema 1.


Adresă $[3:0] = \{ABCD\}$	Data $[6:0] = S_{0123456}(\text{hex})$
0000 = 0 <sub>10</sub>	111_1110 = 7EH
0001 = 1 <sub>10</sub>	011_0000 = 30H
0010 = 2 <sub>10</sub>	110_1101 = 6DH
0011 = 3 <sub>10</sub>	111_1001 = 79H
0100 = 4 <sub>10</sub>	011_0011 = 33H
0101 = 5 <sub>10</sub>	101_1011 = 5BH
0110 = 6 <sub>10</sub>	101_1111 = 5FH
0111 = 7 <sub>10</sub>	111_0000 = 70H
1000 = 8 <sub>10</sub>	111_1111 = 7FH
1001 = 9 <sub>10</sub>	111_1011 = 7BH
1010 = 10 <sub>10</sub>	XXX_XXXX = XXH
1011 = 11 <sub>10</sub>	XXX_XXXX = XXH
1100 = 12 <sub>10</sub>	XXX_XXXX = XXH
1101 = 13 <sub>10</sub>	XXX_XXXX = XXH
1110 = 14 <sub>10</sub>	XXX_XXXX = XXH
1111 = 15 <sub>10</sub>	XXX_XXXX = XXH

3. Să se implementeze pe structuri generice PLA și PAL (cu patru termeni produs pe fiecare poartă OR) un





**Figura 11.11** Implementarea convertorului din cod BCD în cod matrice cu șapte segmente pe un circuit PLA generic, problema 1.



**Figura 11.12** Memoria ROM pentru implementarea convertorului din cod BCD în cod matrice cu 7 segmente.

convertor din BCD în cod Gray.


*Soluție*

Tabelul de adevăr este:

Intrări BCD				Ieșiri Gray			
$B_3$	$B_2$	$B_1$	$B_0$	$G_3$	$G_2$	$G_1$	$G_0$
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	1	1	1	0
0	1	1	0	1	0	1	0
0	1	1	1	1	0	1	1
1	0	0	0	1	0	0	1
1	0	0	1	1	0	0	0
1	0	1	0	x	x	x	x
1	0	1	1	x	x	x	x
1	1	0	0	x	x	x	x
1	1	0	1	x	x	x	x
1	1	1	0	x	x	x	x
1	1	1	1	x	x	x	x



Implementările cu PAL sau PLA necesită exprimarea funcțiilor printr-o formă minimă. Utilizând diagramele V-K, figura 11.13, se obțin formele minime:



**Figura 11.13** Diagramele V-K ale convertorului din cod BCD în cod Gray, problema 3.

$$G_3 = I + II + III = B_3 + B_2 \cdot B_0 + B_2 \cdot B_1$$

$$G_2 = IV = B_2 \cdot \overline{B}_1$$

$$G_1 = V + VI = B_2 + B_1$$

$$G_0 = VII + VIII + IX + X = \overline{B}_3 \cdot \overline{B}_2 \cdot \overline{B}_1 \cdot B_0 + B_2 \cdot B_1 \cdot B_0 + B_3 \cdot \overline{B}_0 + \overline{B}_2 \cdot B_1 \cdot \overline{B}_0$$

Implementările cu PAL și PLA sunt prezentate în figurile 11.14-a, b.

4. Să se implementeze următoarele funcții cu o memorie ROM  $64 \times 4$ :

$$Y_1(F, E, D, C, B, A) = \overline{F} \cdot \overline{D} \cdot \overline{B} + F \cdot D \cdot B \cdot \overline{A} + \overline{F} \cdot E \cdot \overline{D} \cdot \overline{C} \cdot B \cdot \overline{A};$$

$$Y_2(F, E, D, C, B, A) = F \cdot E \cdot \overline{D} \cdot A + F \cdot E \cdot \overline{C} \cdot A + F \cdot E \cdot \overline{D} \cdot \overline{C} \cdot B + F \cdot E \cdot D \cdot C \cdot B \cdot \overline{A};$$

$$Y_3(F, E, D, C, B, A) = F \cdot \overline{E} \cdot \overline{D} \cdot \overline{B} + F \cdot \overline{E} \cdot \overline{D} \cdot C \cdot \overline{A};$$

$$Y_4(F, E, D, C, B, A) = F \cdot \overline{E} \cdot D \cdot A + F \cdot \overline{E} \cdot D \cdot \overline{C} \cdot B + F \cdot \overline{E} \cdot D \cdot C \cdot \overline{B}.$$

5. Utilizând circuite ROM de capacitate  $256 \times 8$ , în care sunt înscrise toate rezultatele înmulțirilor dintre numerele reprezentate pe 4 biți, precum și circuite sumatoare de lungimi corespunzătoare, să se structureze un multiplicator combinațional pentru cuvinte de 8 biți.
6. Să se implementeze pe o structură de circuit PLA generic un comparator digital pentru două cuvinte  $A$  și  $B$  de 4 biți. Circuitul generează la ieșire funcțiile:  $A = B$ ,  $A > B$  și  $A < B$ . Nu se primesc semnale pentru relațiile de ordonare de la un modul comparator de rang superior.
7. Implementați următoarele funcții cu:
- ROM  $16 \times 4$ ;
  - două circuite ROM  $8 \times 4$  și 4 multiplexoare 2:1;
  - PLA, cu 4 intrări, 4 ieșiri, 6 porți AND programabile și 4 porți OR programabile;
  - PAL, cu 4 intrări, 4 ieșiri, 3 porți AND programabile pentru fiecare ieșire.

$$F_1 = A \cdot C + \overline{A} \cdot B \cdot \overline{C} + A \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}$$

$$F_2 = A \cdot \overline{C} \cdot \overline{D} + \overline{A} \cdot \overline{B} \cdot C \cdot \overline{D}$$






Figura 11.14 Implementarea pe circuite PAL și PLA generice a convertorului din cod BCD în cod Gray.

$$F_3 = B \cdot \overline{C} \cdot D + A \cdot C \cdot B + \overline{A} \cdot \overline{B} \cdot C \cdot \overline{D} + A \cdot C \cdot \overline{B}$$

$$F_4 = A \cdot \overline{C} \cdot \overline{D} + B \cdot \overline{C} \cdot D + \overline{A} \cdot \overline{B} \cdot C \cdot \overline{D} + A \cdot B \cdot \overline{C}$$

## 11.4 Pentru cei ce vor să devină profesioniști

1. Se consideră problema: "Ana are o sumă de bani de la bunica. În fiecare zi cheltuie jumătate plus 1 leu din suma pe care o are, după 3 zile nerămânând nimic. Ce sumă a avut inițial?"

Soluția problemei generalizate este:

$$SUMA = 2^{ZILE+1} - 2$$

Să se implementeze un circuit combinațional cu ROM  $2^5 \times 30$  care să calculeze suma pe baza numărului de zile pentru maximum o lună ( $ZILE \in \{1, 31\}$ ).

*Soluție*


Rezolvarea problemei se poate face cu un circuit combinațional care are la intrare numărul de zile (reprezentat pe 5 biți) și la ieșire suma, reprezentată pe 32 de biți. Rezolvarea este evidentă cu un circuit ROM  $2^5 \times 32$ . Însă, prin observarea valorilor stocate în memorie se remarcă faptul că cei mai puțin semnificativi 2 biți ai rezultatului au tot timpul aceeași valoare "10", deci ar putea să nu mai fie scriși în memorie:

```
SUMA[1] = 0000_0000_0000_0000_0000_0000_0010
SUMA[2] = 0000_0000_0000_0000_0000_0000_0110
SUMA[3] = 0000_0000_0000_0000_0000_0000_1110
SUMA[4] = 0000_0000_0000_0000_0000_0001_1110
```



...  
 SUMA [29] = 0011\_1111\_1111\_1111\_1111\_1111\_1110  
 SUMA [30] = 0111\_1111\_1111\_1111\_1111\_1111\_1110  
 SUMA [31] = 1111\_1111\_1111\_1111\_1111\_1111\_1110

Circuitul este prezentat în figura 11.15 iar tabelul de programare a ROM-ului este prezentat în figura 11.16.



**Figura 11.15** Circuit cu ROM care rezolvă "problema Anei".

Adresa[4:0]	Data[31:0]
0	00_0000_0000_0000_0000_0000_0000
1	00_0000_0000_0000_0000_0000_0000
2	00_0000_0000_0000_0000_0000_0001
3	00_0000_0000_0000_0000_0000_0011
4	00_0000_0000_0000_0000_0000_0111
5	00_0000_0000_0000_0000_0000_1111
6	00_0000_0000_0000_0000_0001_1111
7	00_0000_0000_0000_0000_0011_1111
8	00_0000_0000_0000_0000_0111_1111
9	00_0000_0000_0000_0000_1111_1111
10	00_0000_0000_0000_0001_1111_1111
11	00_0000_0000_0000_0011_1111_1111
12	00_0000_0000_0000_0111_1111_1111
13	00_0000_0000_0000_1111_1111_1111
14	00_0000_0000_0001_1111_1111_1111
15	00_0000_0000_0011_1111_1111_1111
16	00_0000_0000_0111_1111_1111_1111
17	00_0000_0000_1111_1111_1111_1111
18	00_0000_0001_1111_1111_1111_1111
19	00_0000_0011_1111_1111_1111_1111
20	00_0000_0111_1111_1111_1111_1111
21	00_0000_1111_1111_1111_1111_1111
22	00_0001_1111_1111_1111_1111_1111
23	00_0011_1111_1111_1111_1111_1111
24	00_0111_1111_1111_1111_1111_1111
25	00_1111_1111_1111_1111_1111_1111
26	00_0001_1111_1111_1111_1111_1111
27	00_0011_1111_1111_1111_1111_1111
28	00_0111_1111_1111_1111_1111_1111
29	00_1111_1111_1111_1111_1111_1111
30	01_1111_1111_1111_1111_1111_1111
31	11_1111_1111_1111_1111_1111_1111

**Figura 11.16** Tabel de programare a circuitului ROM care rezolvă "problema Anei".

