




3.4. Full associative mapping

 k -associativity : $k = 2^s$ $s = 0 \Rightarrow$ direct mapping $s = m \Rightarrow$ full associativity unde $2^m =$ nr. of blocks in cache

indexare de formă

// 8 blockuri ce nu mai sunt indexate
înl., că îs toate la același index.

12 poate fi mapat oriunde: ex: pe 5.

 \rightarrow Avem nevoie scris tot nr, nu doar o parte din el.Exemplu: 2^{24} words

$$MM \text{ size} = 16 \text{ MiB} = 2^{24} \text{ B} = \frac{2^{24} \text{ B}}{2^{22} \text{ B/block}} = 2^{22} \text{ blocks}$$

Bytes

1 word = 1 B

1 block = 4 words

Cache data size = 1 k blocks


Address Code

8192 230

4100 2715

12292 170

Address	MM					Block number
0	0	1	2	3		0
4	4	5	6	7		1
						2
						3
1024						1024
1100	2415					1025
						3
8188						2044
8192	230					2048
						3
12288						3072
12292	170					3073
						3
$2^{24}-4$						$2^{22}-1$



3.5. Cache performance metrics

Miss: atunci când CPU nu găsește informația căutată în Cache

$$\text{Miss Rate} = 1 - \text{Hit Rate}$$

Hit: atunci când CPU găsește ce caută în Cache

- Miss Causes
- Compulsory (Cold Start misses): missuri apărute când reșetezi întregul și cache-ul e gol
 - soluție: bigger blocks
 - Conflict: 2 blocuri se mapează la același index (se întâmplă la set-associative)
 - soluție: crește set-associativity
 - Capacity: memorie Cache mică
 - soluție: bigger cache

$$\text{Average Memory Access Time (AMAT)} =$$

T_{ac} = timp de acces la cache

$$\text{Hit rate} + \text{Miss rate} = 1$$

$$= T_{ac} \cdot \text{Hit rate} + (T_{ac} + \text{Miss Penalty}) \cdot \text{Miss rate}$$

$$= T_{ac} + \text{Miss Penalty} \times \text{Miss rate}$$

Miss Penalty = timpul pe care îl ia informația să fie încărcată în cache.

Bigger block \rightarrow Miss Rate scade, dar Miss Penalty crește

$$\begin{aligned} \text{CPU time (real, not ideal)} &= \text{Clock cycles for program} \times \text{CCT} = \\ &= (\text{Execution clock cycles} + \text{Memory stall clock cycles}) \times \text{CCT} \\ &= \text{IC} \times (\underbrace{\text{Exec. clock cycles per instruction}}_{\text{CPI}} + \text{Memory stall clock cycles per instruction}) \times \text{CCT} \end{aligned}$$

$$\begin{aligned} \text{Memory stall clock cycles per instruction} &= \\ &= \underbrace{\text{Memory accesses per instruction} \times \text{Miss Rate} \times \text{Miss Penalty}}_{\text{Misses per instruction}} \end{aligned}$$

Reader:

$$\text{CPU time} = \text{IC} \times (\text{CPI}_{\text{exec.}} + \text{Memory accesses per instr.} \times \text{Miss Rate} \times \text{Miss Penalty}) \times \text{CCT}$$

3.6. Write policies : 10% writes

Cache / Memory coherence \rightarrow Update

a) Write through : implicit update

b) Write back : update on replacement

- dirty bit : dacă blocurile sunt dirty,

bitul e 1, dacă acele blocuri sunt înlocuite

What happens in case of miss?

\Rightarrow Allocate

a) Write Allocate

b) Write No Allocate


Pairings
 { Write through + Write No Allocate
 { Write back + Write Allocate

3.4. Replacement policies (cu sens doar la set și full asociativitate)

- random : când SA e mică
- FIFO
- Least recently used - LRU



Modul de generare random a numerelor prin polinom indivizibil
 $G(x) = x^4 + x + 1$



D_3	D_2	D_1	D_0	EX
1	0	0	0	1
0	1	0	0	2
0	0	1	0	4
0	0	0	1	8
1	1	0	0	3
0	1	1	0	6
0	0	1	1	12
1	1	0	1	11
1	0	1	0	5
0	1	0	1	10
1	1	1	0	7
0	1	1	1	14
1	1	1	1	15
1	0	1	1	13
1	0	0	1	9
1	0	0	0	1

Perioada de repetiție : $2^4 - 1 = 15$ clock-uri