

Actividad de Formación Práctica N°1 - RPI - Año 2025

Tema: Realizar un análisis exhaustivo de las especificaciones de los microcontroladores basados en los núcleos ARM Cortex M0/M0+, M3 y M4. Comparar las características fundamentales de cada núcleo, incluyendo aspectos como el consumo de energía, el costo, y las capacidades de procesamiento.

Tipo de Actividad de Formación Práctica: Resolución de Problemas de Ingeniería

Unidad Temática 2.- Arquitectura de un microprocesador.

Unidad Temática 6.- Microprocesadores.

1.- Alcance de la Actividad:

El objetivo de esta actividad es que los alumnos realicen un análisis exhaustivo de las especificaciones de los microcontroladores basados en los núcleos ARM Cortex M0/M0+, M3 y M4. Deben identificar y comparar características fundamentales de cada núcleo, incluyendo consumo de energía, costo y capacidades de procesamiento, con el fin de comprender ventajas y limitaciones técnicas.

2.- Condiciones para Desarrollo de la Actividad:

A.- Análisis de Especificaciones: Revisión técnica de las especificaciones de los núcleos Cortex M0/M0+, M3 y M4.

B. Comparación Técnica: Comparación de características fundamentales (procesamiento, consumo y costo).

C. Informe: Elaborar un informe que incluya introducción, metodología, resultados, discusión, conclusiones y referencias.

3.- Informe sobre la Actividad Realizada:

1. Introducción: Importancia del análisis específico y la selección adecuada de microcontroladores según la aplicación.
2. Metodología: Enfoque analítico utilizado para evaluar especificaciones y elegir aplicaciones.
3. Resultados y Selecciones: Detalle de cada microcontrolador y aplicación propuesta, con tablas o gráficos comparativos.
4. Discusión: Evaluación de beneficios técnicos de cada aplicación con el microcontrolador elegido.
5. Conclusiones: Resumen de hallazgos y recomendaciones para aplicaciones futuras.
6. Referencias: Documentación técnica, estudios y artículos.

4.- Duración: 3 Hs.

Actividad de Formación Práctica N°1 - RPI - Año 2025

ESTUDIANTE: LEGUIZAMON MARCELO.....

ESTUDIANTE:PISTAN ULISES.....

FECHA DE INICIO: __/__/__

FECHA DE PRESENTACIÓN: __/__/__


CONFORMIDAD DEL DOCENTE:.....

Comparación de Microcontroladores ARM Cortex-M0/M0+, M3 y M4

1. Introducción

La arquitectura ARM se ha consolidado como el estándar dominante en el diseño de microcontroladores utilizados en sistemas embebidos, gracias a su equilibrio entre potencia de procesamiento, bajo consumo energético y costo competitivo. Dentro de esta arquitectura, la familia Cortex-M ocupa un lugar privilegiado por estar diseñada específicamente para aplicaciones de control, dispositivos conectados a la Internet de las Cosas (IoT), sistemas industriales, automotrices y médicos.

Sin embargo, cada núcleo de esta familia presenta características particulares que lo hacen más adecuado para ciertos escenarios. Los núcleos Cortex-M0/M0+ se orientan a aplicaciones de muy bajo consumo y costo reducido; el Cortex-M3 ofrece un balance entre consumo y rendimiento, siendo altamente versátil; y el Cortex-M4, con su soporte para procesamiento digital de señales (DSP) y unidad de coma flotante (FPU), se enfoca en aplicaciones más exigentes en cálculo matemático. Analizar sus especificaciones comparativas permite comprender las ventajas y limitaciones de cada uno, facilitando la selección del microcontrolador adecuado según los requerimientos de diseño.



2. Metodología

El análisis realizado se fundamenta en la revisión de la literatura técnica y documentación oficial. La principal fuente utilizada es el libro *The Definitive Guide to ARM Cortex-M3 and Cortex-M4 Processors* de Joseph Yiu, específicamente los capítulos 1 a 4, donde se describen la arquitectura, conjunto de instrucciones y características de los núcleos. Complementariamente, se consultaron documentos técnicos de ARM y resultados de benchmarks estandarizados como Dhrystone (DMIPS/MHz) y CoreMark (CoreMark/MHz), los cuales permiten medir la eficiencia de procesamiento y compararla entre núcleos.

El enfoque adoptado consistió en:

1. Analizar las características arquitectónicas de cada núcleo.
2. Evaluar su rendimiento y eficiencia energética en términos de DMIPS/MHz y CoreMark/MHz.

DMIPS/MHz (Dhrystone MIPS por MHz)

- **¿Qué es?:** DMIPS significa *Dhrystone Million Instructions Per Second*. Es un benchmark clásico que mide la velocidad de un procesador ejecutando operaciones aritméticas y de manipulación de datos en lenguaje C.
- **¿Cómo se mide?:** se toma el rendimiento de un procesador con un programa estándar llamado *Dhrystone benchmark* y se normaliza respecto a un VAX-11/780 (una computadora antigua que se usa como referencia).
- **DMIPS/MHz:** significa cuántos *millones de instrucciones* puede ejecutar el procesador por cada MHz de frecuencia de reloj.
 - Ejemplo: si un núcleo Cortex-M3 tiene **1.25 DMIPS/MHz**, quiere decir que a **100 MHz** rendiría aproximadamente **125 DMIPS**.


CoreMark/MHz

- **¿Qué es?:** CoreMark es un benchmark más moderno y diseñado específicamente para microcontroladores y sistemas embebidos. Lo creó la organización **EEMBC** (Embedded Microprocessor Benchmark Consortium).
- **¿Qué mide?:** evalúa cuatro operaciones fundamentales:
 1. Manipulación de listas enlazadas.
 2. Operaciones de matrices.
 3. Algoritmos de estado finito.
 4. Algoritmos de filtrado (tipo DSP).
- **CoreMark/MHz:** indica cuántos *puntos CoreMark* obtiene el procesador por cada MHz de reloj.
 - Ejemplo: un Cortex-M4 con **3.38 CoreMark/MHz** a **100 MHz** daría unos **338 CoreMark**.

3. Considerar el costo relativo de implementación en microcontroladores comerciales.

4. Revisar los periféricos del núcleo que integran cada familia, destacando diferencias relevantes.
5. Comparar ventajas y limitaciones técnicas a través de tablas y análisis narrativo.

3. Resultados



3.1. ARM Cortex-M0 / M0+

El Cortex-M0 y su variante optimizada Cortex-M0+ se basan en la arquitectura ARMv6-M. Son núcleos diseñados con un número reducido de puertas lógicas, lo que permite obtener dispositivos de muy bajo costo y consumo. Implementan un pipeline de dos etapas y un bus de tipo von Neumann, donde instrucciones y datos comparten el mismo espacio de memoria. El set de instrucciones soportado está compuesto principalmente por instrucciones Thumb de 16 bits y algunas de 32 bits, lo que garantiza buena densidad de código pero limita las capacidades de procesamiento en tareas complejas. Carecen de soporte para operaciones de DSP, SIMD y FPU.

En cuanto al consumo energético, destacan por ser los más eficientes de la familia Cortex-M, con valores por debajo de 100 $\mu\text{A}/\text{MHz}$ en ciertas implementaciones. Su rendimiento medido se ubica alrededor de 0.9–1.0 DMIPS/MHz y 2.15 CoreMark/MHz.

Los periféricos del núcleo disponibles incluyen un NVIC reducido (hasta 32 interrupciones), un temporizador SysTick opcional y soporte básico de depuración con comparadores limitados. No disponen de MPU ni de bit-banding.

Por sus características, los Cortex-M0/M0+ son ideales para aplicaciones donde el bajo costo y el consumo energético reducido son prioritarios, como sensores inalámbricos, dispositivos IoT y controladores simples alimentados por baterías.

3.2. ARM Cortex-M3

El Cortex-M3 se basa en la arquitectura ARMv7-M y representa un salto cualitativo respecto al M0/M0+. Integra un pipeline de tres etapas y un bus Harvard, que permite manejar separadamente instrucciones y datos, logrando mayor eficiencia. El set de instrucciones corresponde a Thumb-2, que combina instrucciones de 16 y 32 bits, ofreciendo un mayor rango de operaciones.




FIGURE 1.7

The evolution of ARM processor architecture

Entre sus mejoras se incluyen la instrucción de división por hardware, operaciones aritméticas más avanzadas y un controlador de interrupciones (NVIC) con soporte para hasta 240 vectores y múltiples niveles de prioridad, lo que le otorga gran capacidad en aplicaciones de control en tiempo real.

Su consumo típico se encuentra entre 100 y 200 $\mu\text{A}/\text{MHz}$. En términos de rendimiento, alcanza aproximadamente 1.25 DMIPS/MHz y 3.32 CoreMark/MHz.

A nivel de periféricos de núcleo, el M3 dispone de un SysTick estándar, un SCB (System Control Block) completo, soporte para bit-banding, opción de incluir un MPU y un conjunto mucho más amplio de herramientas de depuración (SWD/JTAG, DWT, ITM, más comparadores de breakpoint y watchpoint).

Por su balance entre costo, consumo y capacidad de procesamiento, el Cortex-M3 se adapta a un amplio rango de aplicaciones: sistemas automotrices, control industrial, comunicaciones y dispositivos médicos.

3.3. ARM Cortex-M4

El Cortex-M4 extiende las capacidades del M3, añadiendo instrucciones de procesamiento digital de señales (DSP), operaciones SIMD y la opción de integrar una unidad de coma flotante (FPU) de precisión simple. Estas características lo convierten en un procesador especialmente adecuado para aplicaciones que requieren cálculos matemáticos intensivos y en tiempo real.

El rendimiento del M4 es comparable al del M3 en términos de DMIPS (1.25/MHz), pero su capacidad de ejecutar operaciones DSP y de coma flotante lo sitúan por encima en aplicaciones específicas, alcanzando un CoreMark/MHz de 3.38. El costo y el área de silicio

Actividad de Formación Práctica N°1 - RPI - Año 2025

son más elevados en comparación al M3, pero se justifican en aplicaciones donde el procesamiento digital es crítico.

En cuanto a periféricos de núcleo, el M4 conserva las características del M3 (NVIC completo, SysTick, SCB, bit-banding, depuración avanzada y opción de MPU), pero añade la posibilidad de integrar la FPU. Su ecosistema de depuración y traza es igualmente robusto, facilitando el desarrollo de aplicaciones complejas.

El Cortex-M4 es ampliamente utilizado en sistemas de control de motores, procesamiento de señales de audio, comunicaciones avanzadas e instrumentación.




FIGURE 1.8

ARMv6-M architecture is based on many features from ARMv7-M

3.4. Comparación en Tabla — Arquitectura y Rendimiento


Característica Cortex-M0/M0+ Cortex-M3 Cortex-M4

Característica	Cortex-M0/M0+	Cortex-M3	Cortex-M4
Arquitectura	ARMv6-M, 2 etapas	ARMv7-M, 3 etapas	ARMv7-M, 3 etapas + DSP/FPU
Bus	von Neumann	Harvard	Harvard
Instrucciones	Thumb 16-bit básico	Thumb-2 (16/32-bit)	Thumb-2 + DSP + SIMD + FPU
Consumo típico	<100 μ A/MHz	100-200 μ A/MHz	>200 μ A/MHz
Rendimiento (DMIPS/MHz)	0.9-1.0	1.25	1.25
CoreMark/MHz	2.15	3.32	3.38
Costo	Muy bajo	Medio	Medio-alto
Aplicaciones	IoT, sensores, wearables	Control industrial, automotriz	DSP, audio, control avanzado

3.5. Comparación en Tabla — Periféricos del Núcleo

Periférico	Cortex-M0/M0+	Cortex-M3	Cortex-M4
NVIC (interrupciones)	Hasta 32 IRQs	Hasta 240 IRQs	Hasta 240 IRQs
SysTick	Opcional	Sí	Sí
SCB (System Control Block)	Limitado	Completo	Completo
MPU	No	Opcional	Opcional
Bit-banding	No	Sí	Sí
FPU	No	No	Opcional (M4F)
Debug / Trace	Básico (SWD limitado)	Completo (SWD/JTAG, DWT, ITM)	Completo + soporte FPU

4. Discusión



El análisis comparativo evidencia que cada núcleo Cortex-M responde a un perfil de aplicación diferente. El Cortex-M0/M0+ es la opción más económica y con menor consumo, pero sus periféricos de núcleo y set de instrucciones limitados restringen su uso en aplicaciones complejas. El Cortex-M3 logra un equilibrio adecuado entre costo, consumo y rendimiento, y dispone de periféricos de núcleo más completos (SCB, SysTick, bit-banding, depuración avanzada), lo que lo convierte en el más versátil. Finalmente, el Cortex-M4 ofrece el mayor potencial en aplicaciones que demandan procesamiento intensivo gracias a su soporte de DSP y la opción de FPU, manteniendo los mismos periféricos del M3 y añadiendo capacidad matemática.

5. Conclusiones

La elección del núcleo ARM Cortex-M adecuado depende del balance entre consumo, costo, capacidad de procesamiento y los periféricos de núcleo requeridos. Para dispositivos ultra low power y bajo presupuesto, la mejor opción es el Cortex-M0/M0+. Para proyectos que demandan un balance entre eficiencia energética, periféricos de núcleo completos y versatilidad, el Cortex-M3 resulta la alternativa más adecuada. En cambio, para aplicaciones

que requieren cálculos intensivos y funciones DSP, el Cortex-M4 es la opción óptima, aun cuando su costo y consumo sean superiores.

La familia Cortex-M, en su conjunto, garantiza escalabilidad, compatibilidad y facilidad de migración de software, lo que permite adaptar soluciones a distintos escenarios de aplicación sin necesidad de rediseñar la base del sistema.

6. Referencias

- Yiu, Joseph. *The Definitive Guide to ARM Cortex-M3 and Cortex-M4 Processors*. 3rd Edition. Newnes, 2014.
- ARM Ltd. Documentación técnica oficial de los núcleos Cortex-M0, Cortex-M3 y Cortex-M4.
- Benchmarks CoreMark y Dhrystone publicados por EEMBC y ARM.