

UNIVERSITÉ DE TECHNOLOGIE DE BELFORT-MONTBÉLIARD

SM57 : Le bus LIN appliqué au STM32F407

USART : Universal Synchronous/Asynchronous Receiver Transmitter


Alexandre.ravey@utbm.fr

I. Caractéristiques

- 4 modules USART: de 1,2,3 et 6
- 2 modules UART: 4,5


Mode de fonctionnement:

- Asynchrone
- Synchrone (si USART)
- Single wire
- Com multiprocesseur
- IrDa (Infrarouge)
- LIN
- SmartCard



I. Caractéristiques


- Utilisation de l'USART3 car connecté à la carte fille



I. Caractéristiques

Les données à transmettre (8bits de poids faible) sont placés dans USART→DR

Les données (8 ou 9 bits) sont transmises au registre à décalage pour écriture sur TX




La séparation des registres utilisateur et décalage permet d'insérer la prochaine donnée dans USART→DR alors que la transmission n'est pas terminée.

I. Caractéristiques

Après détection du bit de start, les données sont shiftées dans le registre bit par bit


Après détection du bit de stop, les données sont envoyées dans USART→DR



La lecture de USART→DR remet automatiquement les différents flags de réception à 0 et permet une nouvelle réception

I. Caractéristiques

- Trame d'une transmission asynchrone 8 bits
 - Données : $0x25 = b'00100101'$



Au repos, la ligne est à l'état haut

Pour marquer le début de la transmission, on passe la ligne à 0 (bit de start)

Les données sont transmises bit par bit


Pour marquer la fin de la transmission, on utilise un bit de stop à l'état haut

On laisse la ligne au repos ou une autre transmission avec un bit de start débute

I. Caractéristiques

- Cas particulier de la carte DYSCOVERY
- Les broches USART2_RX et TX du STM32F407 sont reliées aux broches ST_Link TX et RX du programmeur/débogueur
- Le ST_Link émule un port COM du point de vue du PC (VCP)
- Permet de faire transiter le signal de la liaison série ainsi que celui du débogueur sur le câble USB et donc ne nécessite pas de câble supplémentaire.

Figure 6. ST-LINK VCP connection to USART2



Config. Générale

- Registres concernés par la config. générale de l'USART

[illegible]

II. Configuration

- **USART_SR** : Registre de statut et de contrôle de la transmission (datasheet: page1007)

Reset value: 0x0000 00C0


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						CTS	LBD	TXE	TC	RXNE	IDLE	ORE	NF	FE	PE
						rc_w0	rc_w0	r	rc_w0	rc_w0	r	r	r	r	r

- TXE: Transmit data register empty:
 0: la donnée n'a pas été transféré au registre à décalage
 1: la donnée à été transférée au registre à décalage
- TC: Transmission complete (1 oui 0 non)
- RXNE: Read data register not empty
 1: la donnée est prêt à être lu dans DR
 0: Pas de donnée reçu

II. Configuration

Exemple de fonctionnement des flags TXE et TC:

Figure 299. TC/TXE behavior when transmitting



II. Configuration

- **USART_DR** : Data Register (datasheet: page1010)
 - Les 8 bits de poids faibles sont utilisés:
 - En transmission, en écrivant dans le registre, celui ci démarre la transmission
 - En réception, l'octet reçu est placé dans le registre, une lecture permet de remettre les flags de réceptions à 0 et démarrer une nouvelle réception

II. Configuration

- **USART_BRR** : Baud Rate Register(datasheet: page1010)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV_Mantissa[11:0]												DIV_Fraction[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Permet de paramétrer l'horloge pour cadencer la transmission / réception:
Possède une partie entière (Mantisse) et une partie fractionnelle (fraction)

Equation 1: Baud rate for standard USART (SPI mode included)

$$\text{Tx/Rx baud} = \frac{f_{\text{CK}}}{8 \times (2 - \text{OVER8}) \times \text{USARTDIV}}$$

USARTDIV is an unsigned fixed point number that is coded on the USART_BRR register.

- When OVER8=0, the fractional part is coded on 4 bits and programmed by the DIV_fraction[3:0] bits in the USART_BRR register
- When OVER8=1, the fractional part is coded on 3 bits and programmed by the DIV_fraction[2:0] bits in the USART_BRR register, and bit DIV_fraction[3] must be kept cleared.

II. Configuration

L'oversampling bit OVR permet de découper le temps d'un bit (One bit time) en une somme de fraction de temps. Deux configurations sont possibles dans le STM32F407: un oversampling de 8 ou de 16.

Permet d'éliminer les parasites du au bruit et donc une mauvaise lecture du bit.

II. Configuration

Figure 301. Data sampling when oversampling by 16





Figure 302. Data sampling when oversampling by 8



II. Configuration

Le microcontrôleur échantillonne en 3 points et prend les décisions suivantes en fonction de la valeur prélevée

Le bit NE permet de détecter que la transmission est parasitée

Table 133. Noise detection from sampled data

Sampled value	NE status	Received bit value
000	0	0
001	1	0
010	1	0
011	1	1
100	1	0
101	1	1
110	1	1
111	0	1

II. Configuration

How to derive USARTDIV from USART_BRR register values when OVER8=0

Example 1:

If DIV_Mantissa = 0d27 and DIV_Fraction = 0d12 (USART_BRR = 0x1BC), then

Mantissa (USARTDIV) = 0d27

Fraction (USARTDIV) = $12/16 = 0d0.75$

Therefore USARTDIV = 0d27.75

Example 2:

To program USARTDIV = 0d25.62

This leads to:

DIV_Fraction = $16 * 0d0.62 = 0d9.92$

The nearest real number is 0d10 = 0xA

DIV_Mantissa = mantissa (0d25.620) = 0d25 = 0x19

Then, USART_BRR = 0x19A hence USARTDIV = 0d25.625

II. Configuration

How to derive USARTDIV from USART_BRR register values when OVER8=1

Example 1:

If DIV_Mantissa = 0x27 and DIV_Fraction[2:0] = 0d6 (USART_BRR = 0x1B6), then

Mantissa (USARTDIV) = 0d27

Fraction (USARTDIV) = $6/8 = 0d0.75$

Therefore USARTDIV = 0d27.75

Example 2:

To program USARTDIV = 0d25.62

This leads to:

DIV_Fraction = $8 * 0d0.62 = 0d4.96$

The nearest real number is 0d5 = 0x5

DIV_Mantissa = mantissa (0d25.620) = 0d25 = 0x19

II. Configuration

Des tableaux donnés dans la datasheet vous permette de voir les valeurs de BRR ainsi que le pourcentage d'erreur en fonction de la fréquence d'horloge (AHB) sélectionnée:

Table 143. Error calculation for programmed baud rates at $f_{PCLK} = 42$ MHz or $f_{PCLK} = 84$ MHz, oversampling by $8^{(1)(2)}$

Oversampling by 8 (OVER8=1)							
Baud rate		$f_{PCLK} = 42$ MHz			$f_{PCLK} = 84$ MHz		
S.No	Desired	Actual	Value programmed in the baud rate register	Value programmed in the baud rate register	Actual	Value programmed in the baud rate register	% Error
1.	2.4 KBps	2.4 KBps	2187.5	0	2.4 KBps	NA	0
2.	9.6 KBps	9.6 KBps	546.875	0	9.6 KBps	1093.75	0
3.	19.2 KBps	19.195 KBps	273.5	0.02	19.2 KBps	546.875	0
4.	38.4 KBps	38.391 KBps	136.75	0.02	38.391 KBps	273.5	0.02
5.	57.6 KBps	57.613 KBps	91.125	0.02	57.613 KBps	182.25	0.02
6.	115.2 KBps	115.068 KBps	45.625	0.11	115.226 KBps	91.125	0.02
7.	230.4 KBps	230.769 KBps	22.75	0.11	230.137 KBps	45.625	0.11
8.	460.8 KBps	461.538 KBps	11.375	0.16	461.538 KBps	22.75	0.16
9.	921.6 KBps	913.043 KBps	5.75	0.93	923.076 KBps	11.375	0.93
10.	1.792 MBps	1.826 MBps	2.875	1.9	1.787Mbps	5.875	0.27
11.	1.8432 MBps	1.826 MBps	2.875	0.93	1.826 MBps	5.75	0.93
12.	3.584 MBps	3.5 MBps	1.5	2.34	3.652 MBps	2.875	1.9
13.	3.6864 MBps	3.82 MBps	1.375	3.57	3.652 MBps	2.875	0.93
14.	7.168 MBps	N.A	N.A	N.A	7 MBps	1.5	2.34
15.	7.3728 MBps	N.A	N.A	N.A	7.636 MBps	1.375	3.57

II. Configuration

- **USART_CR1** : Control register 1 (datasheet: page1010)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OVER8	Reserved	UE	M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK
rw	Res.	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- OVER8: Oversampling (0:16 1:8)
- UE: USART Enable (1 active le périphérique)
- M: Word length:
 - 0: 1 bit de start, 8 bit de données, n bit de Stop
 - 1: 1 bit de start, 9 bit de données, n bit de Stop
- PCE: Parity control enable (1 pour activer la parité)
- PS: Parity selection (1: paire, 0: impaire)

II. Configuration

- USART_CR1** : Control register 1 (datasheet: page1010)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OVER8	Reserved	UE	M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK
rw	Res.	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- PEIE: PE interrupt enable (1 active l'interruption sur les erreur de parité)
- TXEIE: TX interrupt enable (1 active l'interruption sur le transfère de DR vers le registre à décalage en écriture)
- TCIE: Transmission complete interrup enable (1 active l'interruption sur fin de transmission
- RXNEIE: RXNE interrupt enable (1 active l'interruption de réception (erreur ou donnée)).

II. Configuration

- **USART_CR1** : Control register 1 (datasheet: page1010)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OVER8	Reserved	UE	M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK
rw	Res.	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- TE: Transmitter Enable: (1 active la communication en transmission)
- RE: Receiver enable (1 active la communication en Réception)

Bit 0 **SBK**: Send break

This bit set is used to send break characters. It can be set and cleared by software. It should be set by software, and will be reset by hardware during the stop bit of break.

0: No break character is transmitted

1: Break character will be transmitted

II. Configuration

- **USART_CR2** : Control register 2 (datasheet: page1013)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	LINEN	STOP[1:0]		CLKEN	CPOL	CPHA	LBCL	Res.	LBDIE	LBDL	Res.	ADD[3:0]			
	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw

- STOP[1:0]: n bit de stop (1 ; 0,5 ; 2 ou 1,5)
- CLKEN: Clock Enable (dans le cas de communication synchrone)
- CPOL et CPHA : permet de configurer Clock Polarity et Clock Phase si liaison synchrone.
- LINEN, LBDL et LBDIE sont réservés à la communication LIN
- ADD: Adresse, réservé à la communication multiprocesseur

II. Configuration

- USART_CR2** : Control register 2 (datasheet: page1013)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	LINEN	STOP[1:0]		CLKEN	CPOL	CPHA	LBCL	Res.	LBDIE	LBDL	Res.	ADD[3:0]			
	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw

Bit 6 **LBDIE**: LIN break detection interrupt enable

Break interrupt mask (break detection using break delimiter).

0: Interrupt is inhibited

1: An interrupt is generated whenever LBD=1 in the USART_SR register

Bit 5 **LBDL**: *lin* break detection length

This bit is for selection between 11 bit or 10 bit break detection.

0: 10-bit break detection

1: 11-bit break detection

II. Configuration

- **USART_CR3** : Control register 3 (datasheet: page1014)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				ONEBIT	CTSIE	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HDSEL	IRLP	IREN	EIE
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- ONEBIT: Prélèvement de l'information en trois point (0) ou 1 point (1)
- CTSIE, CTSE et RTSE permettent de configurer le contrôle de flux ainsi que l'interruption associé.
- DMAT, DMAR permettent de configurer le module DMA
- SCEN et NACK permettent de configurer le mode SmartCard
- HDSEL: Half-Duplex selection (pour mode single wire)

II. Configuration

- USART_CR3** : Control register 3 (datasheet: page1014)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				ONEBIT	CTSIE	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HDSEL	IRLP	IREN	EIE
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- IRLP et IREN permette de configurer le mode IrDA (infrarouge)
- EIE: Error interrupt enable (1 pour activer l'interruption d'erreur: saturation ou parasite)

II. Configuration

En plus des registres propres à l'USART, il ne faut pas oublier de configurer les 2 broches RX et TX en entrée et sortie avec le mode: Alternate Function

II. Interruptions

L'USART donne la possibilité d'utiliser des interruptions pour son fonctionnement:


Table 147. USART interrupt requests

Interrupt event	Event flag	Enable control bit
Transmit Data Register Empty	TXE	TXEIE
CTS flag	CTS	CTSIE
Transmission Complete	TC	TCIE
Received Data Ready to be Read	RXNE	RXNEIE
Overrun Error Detected	ORE	
Idle Line Detected	IDLE	IDLEIE
Parity Error	PE	PEIE
Break Flag	LBD	LBDIE
Noise Flag, Overrun error and Framing Error in multibuffer communication	NF or ORE or FE	EIE

II. Interruptions

Chaque interruption est reliée au même vecteur:

Figure 320. USART interrupt mapping diagram



II. Interruptions

Pour utiliser une ou plusieurs de ces interruptions, il faut:

- Activer le type d'interruption voulu dans les registres de configuration (IE)
- Activer l'interruption de l'USART concerné (exemple avec USART2):

```
/* USART2 interrupt Init */
```

```
NVIC_SetPriority(USART2_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(),0, 0));
```

```
NVIC_EnableIRQ(USART2_IRQn);
```

II. Interruptions

L'ISR peut être ensuite écrite dans le fichier
stm32f4xx_it.c:

```
void USART3_IRQHandler(void)
{
    //Ecrire ici le code concernant la routine d'interruption
    (ISR)

}
```