Rapport du Projet Conception d'un Système Numérique AES VHDL

Modélisation VHDL de l'algorithme de chiffrement AES

Table des Matières

Rapport du Projet Conception d'un Système Numérique AES VHDL

```
SubBytes
   SubBytes Entity
   SubBytes Architecture
   Component SBox
       Entity
       Architecture
       Testbench
   SubBytes TestBench
ShiftRows
   ShiftRows Entity
   ShiftRows Architecture
   ShiftRows TestBench
MixColumns
   MixColumns Entity
   MixColumns Architecture
   Component MixColumn
       Entity
       Architecture
       Testbench
   MixColumns TestBench
AddRoundKey
   AddRoundKey Entity
   AddRoundKey Architecture
   AddRoundKey TestBench
Round
   Round Entity
   Round Architecture
   Component Registre D
       Entity
       Architecture
       TestBench
   Component state_to_bit128 et bit128_to_state
   Round TestBench
AES
   AES Entity
   AES Architecture
   Component Machine d'Etat
       Entity
       Architecture
       TestBench
   Component Compteur de Round
       Entity
       Architecture
       TestBench
   AES TestBench
Conclusion
```

SubBytes

SubBytes effetcue une transformation non linéaire appliqué à tous les octets de l'état en utilisant une SBox.




Figure 1: Principe du SubBytes

SubBytes Entity



Figure 2: SubBytes Entity

```
1  entity subbytes is
2
3  port (
4  data_i: in type_state;
5  data_o: out type_state
6  );
7
8  end entity subbytes;
```

Note: Le type type_state est un array(0 to 3) de row_state, qui luimême est un array(0 to 3) de bit8 (std_logic_vector(7 downto 0)). Il s'agit donc d'un tableau 4 x 4 avec 1 octet par case.

	input	bytes				State	array				outpu	t bytes	
in_0	in_4	in ₈	in_{12}		$S_{0,0}$	$S_{0,1}$	$S_{0,2}$	$S_{0,3}$		out ₀	out ₄	out ₈	out_{12}
in_1	in_5	in ₉	in_{13}		$S_{1,0}$	$S_{1,1}$	$S_{1,2}$	$S_{1,3}$		out_1	out ₅	out ₉	out ₁₃
in_2	in_6	in_{10}	in_{14}	7	$S_{2,0}$	$S_{2,1}$	$S_{2,2}$	$S_{2,3}$	7	out ₂	out ₆	out_{10}	out ₁₄
in_3	in_7	in_{11}	<i>in</i> ₁₅		$S_{3,0}$	$S_{3,1}$	$S_{3,2}$	$S_{3,3}$		out ₃	out ₇	out ₁₁	out ₁₅

Figure 3: Représentation d'un State array

SubBytes Architecture

Ici, on va chercher à appliquer la SBox sur chaque octet de l'état (16 octets) **de manière concurrente**. Par conséquent, on utilise 1 SBox **pour chaque** octet.

Dans la partie déclarative de l'architecture de SubBytes, on déclare un component sbox, que l'on implémentera plus tard.

```
architecture subbytes_arch of subbytes is
2
3
      component sbox
4
        port (
5
          data_i: in bit8;
6
          data_o: out bit8
7
        );
      end component;
8
9
10 begin
```

Dans la partie descriptive de l'architecture de SubBytes, on génère 1 sbox par case, et on fait entrer la data_i et sortir la data_o correspondant.

```
1
    begin
2
3
      S_row: for i in 0 to 3 generate
4
        S_case: for j in 0 to 3 generate
5
          sbox: sbox port map(
6
            data_i \Rightarrow data_i(i)(j),
7
            data_o => data_o(i)(j)
8
          );
        end generate S_case;
9
      end generate S_row;
10
11
12
   end architecture subbytes_arch;
```

Il nous reste plus qu'à implémenter la SBox et **tester**.

Component SBox

Entity



Figure 4: SBox Entity

```
1  entity sbox is
2
3  port (
4  data_i: in bit8;
5  data_o: out bit8
6  );
7
8  end entity adder;
```

Architecture

Dans la partie déclarative de l'architecture SBox, on déclare un array de taille 256, **constante**, qui doit représenter la SBox suivante :

										У							
		0	1	2	3	4	5	6	7	8	9	a	b	С	d	е	f
	0	52	09	6a	d5	30	36	a 5	38	bf	40	a 3	9 e	81	f3	d7	fb
	1	7c	e 3	39	82	9b	2f	ff	87	34	8e	43	44	c4	de	e 9	cb
	2	54	7b	94	32	a6	c2	23	3d	ee	4c	95	0b	42	fa	с3	4e
	3	08	2 e	a1	66	28	d9	24	b2	76	5b	a2	49	6d	8b	d1	25
	4	72	f8	f6	64	86	68	98	16	d4	a4	5c	CC	5d	65	b6	92
	5	6C	70	48	50	fd	ed	b9	da	5e	15	46	57	a.7	8d	9d	84
	6	90	d8	ab	00	8c	bc	d3	0a	f7	e4	58	05	b8	b3	45	06
x	7	đ0	2c	1e	8f	ca	3f	0f	02	c1	af	bd	03	01	13	8a	6b
^	8	3a	91	11	41	4f	67	dc	ea	97	f2	cf	ce	f0	b4	e 6	73
	9	96	ac	74	22	e7	ad	35	85	e2	f9	37	e8	1c	75	df	6e
	a	47	f1	1a	71	1d	29	с5	89	6f	b7	62	0e	aa	18	be	1b
	b	fc	56	3e	4b	С6	d2	79	20	9a	db	c0	fe	78	cd	5a	f4
	С	1f	dd	a.8	33	88	07	c7	31	b1	12	10	59	27	80	ec	5f
	d	60	51	7f	a 9	19	b5	4a	0đ	2d	e5	7a	9f	93	с9	9c	ef
	е	a0	e0	3b	4d	ae	2a	f5	b0	c8	eb	bb	3c	83	53	99	61
	f	17	2b	04	7e	ba	77	d 6	26	e1	69	14	63	55	21	0c	7d

Figure 5 : SBox fournie à implémenter

```
1  architecture sbox_arch of sbox is
2     -- Déclaration d'un type "sbox"
3     type sbox_t is array (0 to 255) of bit8;
4     -- Déclaration des données de la sbox
5     constant sbox_c: sbox_t := (X"52", X"09", X"6a", [...], X"0c", X"7d");
6
7     begin
```

Dans la partie descriptive de l'architecture de SBox, on envoie l'image de sbox_c à data_o.

Cependant, il faut noter que data_i est en bit128 (std_logic_vector(127 downto 0)). Comme l'opérateur array() n'accepte que des integer en paramètre, on utilise la librairie ieee.numeric_stc.all afin de convertir des std_logic_vector en integer.

```
1 -- Pour utiliser le type bit8
   library lib_aes;
 3
   use lib_aes.crypt_pack.bit8;
4
 5 -- Pour utiliser les types de std_logic_1164
6 library ieee;
7
   use ieee.std_logic_1164.std_logic;
8
9 -- Pour convertir des std_logic_vector en integer
   use ieee.numeric_std.unsigned;
10
   use ieee.numeric_std.to_integer;
11
12
13
   -- [...]
14
15
   architecture sbox_arch of sbox is
16
17
       -- [...]
18
19
   begin
20
     data_o <= sbox_c(to_integer(unsigned(data_i)));</pre>
21
22
23
   end architecture sbox_arch;
```

Testbench

Test: "Tout l'ensemble de 0 à 255 doit correspondre à la SBox"

- En entrée : Un variable allant de 0 à 255.
- On s'attend à obtenir la transformation de la variable à partir de la SBox.

Résultat :



Figure 6: Résultat obtenu pour le test SBox

En passant par les test par assertions VHDL, on obtient dans la console :

```
# ** Warning: NUMERIC_STD.TO_INTEGER: metavalue detected, returning
0

Time: 0 ns Iteration: 0 Instance: /sbox_tb/DUT

# ** Failure: Simulation Finished

Time: 2560 ns Iteration: 0 Process: /sbox_tb/test File:
    SRC/BENCH/sbox_tb.vhd

# Break in Process test at SRC/BENCH/sbox_tb.vhd line 70
```

Donc, toutes les assertions sont passées, donc **sbox est validé**.

Manuellement : sbox(0x7D) = 0x13.

SubBytes TestBench

En entrée :

```
1 ((x"79", x"47", x"8b", x"65"),
2 (x"1b", x"8e", x"81", x"aa"),
3 (x"66", x"b7", x"7c", x"6f"),
4 (x"62", x"c8", x"e4", x"03")
```

Ce que l'on attend:

```
1 ((x"af", x"16", x"ce", x"bc"),

2 (x"44", x"e6", x"91", x"62"),

3 (x"d3", x"20", x"01", x"06"),

4 (x"ab", x"b1", x"ae", x"d5"))
```

Résultat:




Figure 7: Résultat obtenu pour le test SubBytes

Toutes les assertions sont passés, donc **SubBytes est validé**.

Manuellement : D'après la figure ci-dessus, nous avons exactement ce que l'on attend :

AddRoundKey: 79 1b 66 62 47 8e b7 c8 8b 81 7c e4 65 aa 6f 03

Round 0

SubBytes : af 44 d3 ab 16 e6 20 b1 ce 91 01 ae bc 62 06 d5

<u>Figure 8 : Extrait de l'énoncé pour la validation SubBytes</u>

ShiftRows

ShiftRows doit permuter les octets de chaque ligne de l'état.

Le décalage dépend de indice (0...3) de la ligne.




Figure 9: Fonctionnement de ShiftRows

ShiftRows Entity



Figure 10: ShiftRows Entity

```
1  entity subbytes is
2  
3  port (
4   data_i: in type_state;
5   data_o: out type_state
6  );
7  
8  end entity subbytes;
```

ShiftRows Architecture

Dans la partie descriptive de l'architecture de ShiftRows, on utilisera des boucles generate afin d'appliquer la permutation de manière concurrente.

```
1
   architecture shiftrows_arch of shiftrows is
2
   begin
3
    rows: for i in 0 to 3 generate
4
5
       cases: for j in 0 to 3 generate
6
         data_o(i)(j) \leftarrow data_i(i)((i + j) \mod 4);
7
       end generate cases;
8
     end generate rows;
9
  end architecture shiftrows_arch;
```

ShiftRows TestBench

En entrée :

```
1 ((x"af", x"16", x"ce", x"bc"),

2 (x"44", x"e6", x"91", x"62"),

3 (x"d3", x"20", x"01", x"06"),

4 (x"ab", x"b1", x"ae", x"d5"))
```

Ce que l'on attend:

```
1 ((x"a0", x"29", x"43", x"21"),

2 (x"ae", x"8e", x"d5", x"fa"),

3 (x"2f", x"6d", x"d9", x"21"),

4 (x"bc", x"e0", x"81", x"fc"))
```

Résultat :

•		
=> /shiftrows_tb/data_i_s	-No Data-	({{AF} {16} {CE} {BC}} {{44} {E6} {91} {62}} {{D3} {20} {01} {06}} {{AB} {B1} {AE} {D5}}
<u>+</u> > (0)	-No Data-	({AF} {16} {CE} {BC}
± - → (1)	-No Data-	({44} {E6} {91} {62}
± - → (2)	-No Data-	({D3} {20} {01} {06}
<u>+</u> > (3)	-No Data-	({AB} {B1} {AE} {D5}
//shiftrows_tb/data_o_s	-No Data-	\{\{AF}\{16\}\{CE\}\{\BC\}\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\
± - → (0)	-No Data-	({AF} {16} {CE} {BC}
± - → (1)	-No Data-	({E6} {91} {62} {44}
± - ♦ (2)	-No Data-	({01} {06} {D3} {20}
<u>+</u> > (3)	-No Data-	({D5} {AB} {B1} {AE}
=	-No Data-	{{AF} {16} {CE} {BC}} {{E6} {91} {62} {44}} {{01} {06} {D3} {20}} {{D5} {AB} {B1} {AE}}
<u>+</u> - → (0)	-No Data-	{AF} {16} {CE} {BC}
<u>+</u> > (1)	-No Data-	{E6} {91} {62} {44}
± - → (2)	-No Data-	{01} {06} {D3} {20}
<u>+</u> - (3)	-No Data-	{D5} {AB} {B1} {AE}

<u>Figure 11 : Résultat obtenu pour le test ShiftRows</u>

Toutes les assertions sont passés, donc ShiftRows est validé.

Manuellement : D'après la figure ci-dessus, nous avons exactement ce que l'on attend :

SubBytes : af 44 d3 ab 16 e6 20 b1 ce 91 01 ae bc 62 06 d5 ShiftRows : af e6 01 d5 16 91 06 ab ce 62 d3 b1 bc 44 20 ae

<u>Figure 12 : Extrait de l'énoncé pour la validation ShiftRows</u>

MixColumns

MixColumns applique une transformation linaire sur chaque colonne de l'état.




Figure 13: Fonctionnement de MixColumns

MixColumns Entity




Figure 14: MixColumns Entity

La MixColumns possède comme **entrée** :

- la matrice d'état en entrée que l'on nomme data_i, de type type_state
- enable_i, de type std_logic, qui permet :
 - o Si enable = 1, data_o <= MixcColumns(data_i)</pre>
 - Sinon, data_o <= data_i, ce qui permet le fonctionnement du round final de l'AES

La MixColumns possède comme sortie :

• la matrice d'état future que l'on nomme data_o de type type_state

```
1  entity mixcolumns is
2
3  port (
4   data_i: in type_state;
5   enable_i: in std_logic;
6   data_o: out type_state
7  );
8
9  end entity mixcolumns;
```

MixColumns Architecture

Dans la partie déclarative de l'architecture de MixColumns, on déclare le composant mixcolumn qui servira à appliquer la fonction MixColumns. On déclare également des signaux qui permet la conversion entre colonne et état.

```
architecture mixcolumns_arch of mixcolumns is
 2
 3
      component mixcolumn
 4
        port (
 5
          data_i: in column_state;
 6
          data_o: out column_state
 7
        );
8
      end component;
9
10
      type state_col_major is array(0 to 3) of column_state;
11
      signal columns_i_s: state_col_major;
12
      signal columns_o_s: state_col_major;
13
14 begin
```

Dans la partie descriptive de l'architecture de MixColumns, on convertit l'état en entrée en colonnes, puis on applique mixcolumn et on envoie le résultat.

```
begin
 1
 2
 3
      -- Slice Data_i in columns
 4
      rows_order_i: for i in 0 to 3 generate
 5
        columns_order_i: for j in 0 to 3 generate
          columns_i_s(j)(i) <= data_i(i)(j);</pre>
 6
 7
        end generate columns_order_i;
      end generate rows_order_i;
8
9
10
      -- Apply MixColumn for each column
      columns_order: for j in 0 to 3 generate
11
12
        MC: mixcolumn port map(
13
          data_i => columns_i_s(j),
14
          data_o => columns_o_s(j)
15
        );
16
      end generate columns_order;
17
      -- Restore state from new columns (or old columns depending
18
    enable_i)
19
      rows_order_o: for i in 0 to 3 generate
20
        columns_order_o: for j in 0 to 3 generate
          data_o(i)(j) \leftarrow columns_o_s(j)(i) when enable_i = '1' else
21
    data_i(i)(j);
22
        end generate columns_order_o;
23
      end generate rows_order_o;
24
25 end architecture mixcolumns_arch;
```

Component MixColumn

Les colonnes doivent être traitées comme des polynômes dans $GF(2^8)^2$ et multipliées modulo $x^8+x^4+x^3+x+1$.

La multiplication polynômiale par x peut être implémenté à l'aide d'un décalage à gauche suivi d'un ou-exclusif avec la valeur 0b1 0001 1011 conditionné par le bit de poids fort du polynôme.

Exemple avec un octet d'une colonne :

Cas 1: Bit de poids fort = 0

$$\{02\} \otimes S_{0,c} = 0x02 \odot 0b0111 1111 = 0b1111 1110$$

Donc, le modulo n'est pas nécessaire.

Cas 2: Bit de poids fort = 1

$$\{02\} \otimes S_{0,c} = 0x02 \odot 0b1111 0000 \oplus 0b1 0001 1011$$

$$= 0b1 1110 0000 \oplus 0b1 0001 1011$$

$$= 0b1111 1011$$

Ici, le modulo a été utilisé.

Donc, pour l'implémenter, on le conditionne avec le bit de poids fort du polynôme.

La fonction MixColumn doit être appliqué de cette manière :

$$\begin{bmatrix} s_{0,c} \\ s_{1,c} \\ s_{2,c} \\ s_{3,c} \end{bmatrix} = \begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \begin{bmatrix} s_{0,c} \\ s_{1,c} \\ s_{2,c} \\ s_{3,c} \end{bmatrix}$$

$$= \begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \begin{bmatrix} s_{0,c} \\ s_{1,c} \\ s_{2,c} \\ s_{3,c} \end{bmatrix}$$

$$s'_{0,c} = (\{02\} \bullet s_{0,c}) \oplus (\{03\} \bullet s_{1,c}) \oplus s_{2,c} \oplus s_{3,c} \oplus s_{3,c}$$

Entity



Figure 15: MixColumn Entity

```
1  entity mixcolumn is
2
3  port (
4   data_i: in column_state;
5   data_o: out column_state
6  );
7
8  end entity mixcolumn;
```

Note: column_state est un array(0 to 3) de bit8.

Architecture

Nous partitionnons notre fonction:

 data2_s est la colonne en entrée multiplié par 2 dans l'ensemble de Galois

```
architecture mixcolumn_arch of mixcolumn is
 1
 2
 3
      signal data2_s: column_state;
 4
 5
    begin
 6
 7
      data2_s <= (
 8
        std_logic_vector((unsigned(data_i(0)(6 downto 0)) & "0") xor
          ("000" & data_i(0)(7) & data_i(0)(7) & "0" & data_i(0)(7) &
 9
    data_i(0)(7))),
        std_logic_vector((unsigned(data_i(1)(6 downto 0)) & "0") xor
10
          ("000" & data_i(1)(7) & data_i(1)(7) & "0" & data_i(1)(7) &
11
    data_i(1)(7))),
        std_logic_vector((unsigned(data_i(2)(6 downto 0)) & "0") xor
12
          ("000" & data_i(2)(7) & data_i(2)(7) & "0" & data_i(2)(7) &
13
    data_i(2)(7))),
        std_logic_vector((unsigned(data_i(3)(6 downto 0)) & "0") xor
14
15
          ("000" & data_i(3)(7) & data_i(3)(7) & "0" & data_i(3)(7) &
    data_i(3)(7))
16
      );
```

 data3_s est la colonne en entrée multiplié par 3 dans l'ensemble de Galois

```
architecture mixcolumn_arch of mixcolumn is
2
3
      signal data2_s: column_state;
4
      signal data3_s: column_state;
5
6
   begin
7
      --[...]
8
      data3_s <= (
9
        data2_s(0) xor data_i(0),
10
        data2 s(1) xor data i(1),
11
        data2_s(2) xor data_i(2),
        data2_s(3) xor data_i(3)
12
13
      );
```

• On applique data_o les opérations décrites ci-dessus :

```
architecture mixcolumn_arch of mixcolumn is
 1
 2
 3
        signal data2_s: column_state;
 4
        signal data3_s: column_state;
 5
 6
    begin
 7
 8
        --[...]
 9
       data_0(0) \leftarrow data_s(0) \times data_s(1) \times data_i(2) \times data_s(3)
     data i(3);
       data_o(1) \leftarrow data_i(0) \times or data2_s(1) \times or data3_s(2) \times or
10
     data_i(3);
11
       data_o(2) \leftarrow data_i(0) \times data_i(1) \times data2_s(2) \times data_i(2) \times data2_s(3) \times data2_s(3)
     data3_s(3);
12
       data_o(3) \leftarrow data_s(0) \times data_i(1) \times data_i(2) \times data_i(2)
     data2_s(3);
13
14 end architecture mixcolumn_arch;
```

Testbench

En entrée : une colonne

```
1 | (x"af", x"44", x"d3", x"ab")
```

Ce que l'on attend:

```
1 (x"a0", x"ae", x"2f", x"bc")
```

Résultat:



Figure 16: Résultat obtenu pour le test MixColumn

Toutes les assertions sont passés, donc MixColumn est validé.

Manuellement : D'après la figure ci-dessus, nous avons exactement ce que l'on attend :

ShiftRows: af e6 01 d5 MixColumns: a0 ae 2f bc

<u>Figure 17 : Extrait de l'énoncé pour la validation MixColumn</u>

MixColumns TestBench

En entrée : un état et 2 cas d'utilisation (enabled et disabled)

Ce que l'on attend : Quand enable_i = 1

```
1 ((x"a0", x"29", x"43", x"21"),

2 (x"ae", x"8e", x"d5", x"fa"),

3 (x"2f", x"6d", x"d9", x"51"),

4 (x"bc", x"e0", x"81", x"fc"));
```

Quand enable_i = 0

```
1 ((x"af", x"16", x"ce", x"bc"),

2 (x"e6", x"91", x"62", x"44"),

3 (x"01", x"06", x"d3", x"20"),

4 (x"d5", x"ab", x"b1", x"ae"));
```

Résultat:




Figure 18: Résultat obtenu pour le test MixColumns

Toutes les assertions sont passés, donc MixColumns est validé.

Manuellement : D'après la figure ci-dessus, nous avons exactement ce que l'on attend :

ShiftRows: af e6 01 d5 16 91 06 ab ce 62 d3 b1 bc 44 20 ae MixColumns: a0 ae 2f bc 29 8e 6d e0 43 d5 d9 81 21 fa 51 fc

<u>Figure 19 : Extrait de l'énoncé pour la validation MixColumns</u>

AddRoundKey

AddRoundKey fait simplement un XOR entre l'état et une sous clé (round key).

AddRoundKey Entity



Figure 20: AddRoundKey Entity

VHDL:

```
1  entity addroundkey is
2
3  port (
4   data_i: in type_state;
5   key_i: in type_state;
6   data_o: out type_state
7  );
8
9  end entity addroundkey;
```

AddRoundKey Architecture

Le résultat est immédiat :

```
1
    architecture addroundkey_arch of addroundkey is
 2
    begin
 3
4
      rows: for i in 0 to 3 generate
 5
        cases: for j in 0 to 3 generate
          data_o(i)(j) \leftarrow data_i(i)(j) \times key_i(i)(j);
 6
 7
        end generate rows;
 8
      end generate cases;
 9
10 end architecture;
```

AddRoundKey TestBench

En entrée : un state et une sous-clé

State:

```
1 ((x"52", x"6f", x"20", x"6c"),

2 (x"65", x"20", x"76", x"65"),

3 (x"73", x"65", x"69", x"20"),

4 (x"74", x"6e", x"6c", x"3f"))
```

Sous-clé:

```
1 ((x"2b", x"28", x"ab", x"09"),

2 (x"7e", x"ae", x"f7", x"cf"),

3 (x"15", x"d2", x"15", x"4f"),

4 (x"16", x"a6", x"88", x"3c"))
```

Ce que l'on attend :

```
1 ((x"79", x"47", x"8b", x"65"),

2 (x"1b", x"8e", x"81", x"aa"),

3 (x"66", x"b7", x"7c", x"6f"),

4 (x"62", x"c8", x"e4", x"03"))
```

Résultat:




Figure 21: Résultat obtenu pour le test AddRoundKey

Toutes les assertions sont passés, donc **AddRoundKey est validé**.

Manuellement : D'après la figure ci-dessus, nous avons exactement ce que l'on attend :

InitKey: 2b 7e 15 16 28 ae d2 a6 ab f7 15 88 09 cf 4f 3c SetPlaintext: 52 65 73 74 6f 20 65 6e 20 76 69 6c 6c 65 20 3f AddRoundKey: 79 1b 66 62 47 8e b7 c8 8b 81 7c e4 65 aa 6f 03

Figure 22 : Extrait de l'énoncé pour la validation AddRoundKey

Round

Un round doit appliquer toute les fonctions que nous avons développé jusque là. En fonction du nombre de round, nous devrons sélectionner quel fonction appliquer :




Figure 23: Composition des rounds

Il nous faudra donc cadencer notre architecture avec un registre D.

Round Entity




Figure 24: Round Entity

Le Round possède comme entrée :

- Le texte clair que l'on nomme text_i, de type bit128
- La sous-clé en entrée que l'on nomme current_key_i, de type bit128
- L'horloge clock_i en std_logic et le reset resetb_i (reset si le niveau est bas)
- enable_round_computing_i en std_logic qui servira de choisir l'entrée entre le texte clair pour le round 0, ou les résultats des précédant round.
- enable_mix_columns_i qui servira de d'activer/désactiver MixColumns pour le Round 0 et Round 10

Le round possède comme **sortie** :

• Le texte chiffré du round que l'on nomme cipher_o de type bit128

```
entity round is
 1
 2
 3
      port (
 4
        text_i: in bit128;
 5
        current_key_i: in bit128;
 6
        clock_i: in std_logic;
 7
        resetb_i: in std_logic;
 8
        enable_round_computing_i: in std_logic;
9
        enable_mix_columns_i: in std_logic;
10
        cipher_o: out bit128
11
      );
12
13
    end entity round;
```

Round Architecture

Comme nos entrées sont des bit128 et que notre architecture se base sur des type_state, on convertira les bits128 en entrée en state, et les state en sortie en bit128

On prévoit donc notre architecture VHDL:




Figure 25: Round Architecture

On connecte donc nos différents composants en VHDL:

```
1
    architecture round_arch of round is
 2
 3
           -- Déclaration des composants et signaux affichés dans le
    schéma
 4
 5
    begin
 6
 7
      text_bit128_to_state: bit128_to_state
 8
        port map(
 9
          data_i => text_i,
10
          data_o => text_state_s
11
        );
12
13
14
      -- demux
      input_ARK_s <= output_MC_s when enable_round_computing_i = '1'</pre>
15
    else text_state_s;
16
17
      current_key_bit128_to_state: bit128_to_state
18
        port map(
```

```
data_i => current_key_i,
19
20
          data_o => current_key_s
21
        );
22
23
      addroundkey_instance: addroundkey
24
        port map(
25
          data_i => input_ARK_s,
26
          key_i => current_key_s,
27
          data_o => output_ARK_s
28
        );
29
30
      register_d_instance: register_d
31
        port map(
32
          resetb_i => resetb_i,
33
          clock i => clock i,
34
          state_i => output_ARK_s,
35
          state_o => cipher_state_s
36
        );
37
38
      cipher_to_bit128: state_to_bit128
39
        port map(
40
          data_i => cipher_state_s,
41
          data_o => cipher_o
42
        );
43
44
      subbytes_instance: subbytes
45
        port map(
46
          data_i => cipher_state_s,
47
          data_o => output_SB_s
48
        );
49
50
      shiftrows_instance: shiftrows
51
        port map(
52
          data_i => output_SB_s,
53
          data_o => output_SR_s
54
        );
55
56
      mixcolumns_instance: mixcolumns
57
        port map(
58
          data_i => output_SR_s,
59
          data_o => output_MC_s,
60
          enable_i => enable_mix_columns_i
61
        );
62
63
    end architecture round_arch;
64
```

Component Registre D

Le registre D permettra de cadencer notre round et de synchroniser avec un compteur de round et une machine d'état.

Entity




Figure 26: Registre D Entity

```
entity register_d is
1
2
3
     port (
4
      resetb_i : in std_logic;
5
        clock_i : in std_logic;
       state_i : in type_state;
7
        state_o : out type_state
8
      );
   end entity register_d;
10
```

Architecture

On adapte notre registre D au type state.

```
1
    architecture register_d_arch of register_d is
 2
 3
      signal state_s : type_state;
 4
 5
    begin
 6
      seq_0 : process (clock_i, resetb_i) is
7
8
9
      begin
10
11
        -- Reset clears state
        if resetb_i = '0' then
12
13
          for i in 0 to 3 loop
14
            for j in 0 to 3 loop
15
              state_s(i)(j) \ll (others \Rightarrow '0');
            end loop;
16
          end loop;
17
18
19
        -- New data at RISING
20
        elsif clock_i'event and clock_i='1' then
```

```
state_s <= state_i;
end if;

end if;

end process seq_0;

-- Output
state_o <= state_s;

end architecture register_d_arch;</pre>
```

TestBench


Test 1 : "Le registre D n'est pas initialisé avant le premier coup ascendant d'horloge"

Test 2 : "Le registre D est initialisé après le premier coup ascendant d'horloge"

Test 3: "Le registre D change d'état après un coup ascendant d'horloge"

Test 4 : "Le registre D se réinitialise avec resetb_i sans attendre l'horloge"

Résultat:



<u>Figure 27 : Résultat obtenu pour le test Registre D</u>

Toutes les assertions sont passés, donc Registre D est validé.

Component state_to_bit128 et bit128_to_state

La relation entrée/sortie avec le composant est assez explicite.

Input bit sequence	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	
Byte number	0						1							2											
Bit numbers in byte	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0	

```
egin{aligned} a0 &= \{input_0,\,input_1,\,\ldots,\,input_7\}; \ a1 &= \{input_8,\,input_9,\,\ldots,\,input_{15}\}; \ &dots \ a15 &= \{input_{120},\,input_{121},\,\ldots,\,input_{127}\}. \end{aligned}
```

Figure 28 : Concordance des bits avec les octets d'un état

Source: NIST, <u>"Fips-197, announcing the ADVANCED ENCRYPTION STANDARD (AES)"</u>

Avec bit128 to state:

```
entity bit128_to_state is
 2
 3
     port (
4
        data_i: in bit128;
 5
        data_o: out type_state
6
     );
 7
8
    end entity bit128_to_state;
9
   architecture bit128_to_state_arch of bit128_to_state is
10
11
    begin
12
13
      rows: for i in 0 to 3 generate
14
        cases: for j in 0 to 3 generate
          data_o(3 - i)(3 - j) \leftarrow data_i((8 * (i+1) - 1) + (32 * j)
15
    downto (i * 8 + j * 32));
16
        end generate cases;
17
      end generate rows;
18
19 end architecture bit128_to_state_arch;
```

Round TestBench

On teste le Round o et le Round 1 inscrit dans l'énoncé.

Test 1 : "Le round n'est pas initialisé avant le coup d'horloge"

Test 2 : "Le resultat du round 1 (791b6662478eb7c88b817ce465aa6f03) est obtenu au premier coup d'horloge."

- En entrée :
 - enable round computing s=0
 - ∘ enable mix columns s=0
 - text_i_s="526573746f20656e2076696c6c65203f"
 - o current_key_i_s="2b7e151628aed2a6abf7158809cf4f3c"

Test 3: "Le resultat du round 2 (d54257ea74ccc710b56066f9de80a1b8) est obtenu au 2e coup d'horloge."

- En entrée :
 - La suite du test 2 (791b6662478eb7c88b817ce465aa6f03)
 - o enable_round_computing_s=1
 - o enable_mix_columns_s=1
 - text_i_s="526573746f20656e2076696c6c65203f"
 - o current key i s="75ec78565d42aaf0f6b5bf78ff7af044"

Résultat:




Figure 29 : Résultat obtenu pour le test Round

Toutes les assertions sont passés, donc Round est validé.

Manuellement : D'après la figure ci-dessus, nous avons exactement ce que l'on attend :

InitKey: 2b 7e 15 16 28 ae d2 a6 ab f7 15 88 09 cf 4f 3c SetPlaintext: 52 65 73 74 6f 20 65 6e 20 76 69 6c 6c 65 20 3f addRoundKey: 79 1b 66 62 47 8e b7 c8 8b 81 7c e4 65 aa 6f 03 Round 0

SubBytes: af 44 d3 ab 16 e6 20 b1 ce 91 01 ae bc 62 06 d5
ShiftRows: af e6 01 d5 16 91 06 ab ce 62 d3 b1 bc 44 20 ae
MixColumns: a0 ae 2f bc 29 8e 6d e0 43 d5 d9 81 21 fa 51 fc
ComputeKey: 75 ec 78 56 5d 42 aa f0 f6 b5 bf 78 ff 7a f0 44

***GRoundKey: d5 42 57 ea 74 cc c7 10 b5 60 66 f9 de 80 al b8

Figure 30 : Extrait de l'énoncé pour la validation Round

AES

Pour gérer les états de l'AES, nous utiliserons une machine d'état couplé avec un compteur de round. En fonction de l'état, nous fournissons la sous-clé correspondante au round et exécutons le round.

AES Entity

On utilisera un signal start_i pour démarrer l'AES et un signal aes_on_o affichant si l'AES est en cours d'exécution.




Figure 31: AES Entity

```
entity aes is
 1
 2
 3
      port (
 4
        clock_i: in std_logic;
 5
        resetb_i: in std_logic;
 6
        start_i: in std_logic;
 7
        text_i: in bit128;
 8
        aes_on_o: out std_logic;
9
        cipher_o: out bit128
10
      );
11
12
   end entity aes;
```

AES Architecture

On prévoit cette architecture :




Figure 32: AES Architecture


Cela se fait sans problème en VHDL :

```
1
    architecture aes_arch of aes is
 2
 3
      component KeyExpansion_I_O_table is
 4
        -- [...] I/O décrit sur le schéma
 5
      end component KeyExpansion_I_0_table;
 6
 7
      component counter is
 8
        -- [...] I/O décrit sur le schéma
9
      end component counter;
10
      component fsm_aes is
11
12
        -- [...] I/O décrit sur le schéma
13
      end component fsm_aes;
14
15
      component round is
16
        -- [...] I/O décrit sur le schéma
17
      end component round;
18
19
      -- [...] Signaux décrit sur le schéma
20
21
    begin
22
23
      KeyExpansion_I_0_instance: KeyExpansion_I_0_table
24
        port map(
25
          round_i => round_s,
```

```
26
          expansion_key_o => current_key_s
27
        );
28
29
      counter_instance: counter
30
       port map(
31
          clock_i => clock_i,
32
          resetb_i => resetb_i,
33
          init_counter_i => init_counter_s,
34
          start_counter_i => start_counter_s,
35
          round_o => round_s
36
        );
37
38
      fsm_aes_instance: fsm_aes
39
        port map(
40
          round_i => round_s,
41
          clock_i => clock_i,
42
          resetb_i => resetb_i,
43
          start_i => start_i,
44
          init_counter_o => init_counter_s,
45
          start_counter_o => start_counter_s,
          enable_output_o => enable_output_s,
46
47
          aes_on_o => aes_on_o,
48
          enable_round_computing_o => enable_round_computing_s,
49
          enable_mix_columns_o => enable_mix_columns_s
50
        );
51
52
      round_instance: round
53
        port map(
54
          text_i => text_i,
55
          current_key_i => current_key_s,
56
          clock_i => clock_i,
57
          resetb_i => resetb_i,
58
          enable_round_computing_i => enable_round_computing_s,
59
          enable_mix_columns_i => enable_mix_columns_s,
60
          cipher_o => cipher_s
61
        );
62
63
      -- Mux
      cipher_o <= cipher_s when enable_output_s='1' else</pre>
64
    65
   end architecture aes_arch;
66
```

Component Machine d'Etat

La machine d'état contrôle le comportement du round en fonction du compteur de round.



<u>Figure 33 : Machine d'état</u>

Voici donc la configuration des données en fonction des états :

	idle	start_counter	round_o	round_1to9	round10	end_fsm
init_counter_o	1	1	0	0	0	0
start_counter_o	0	1	1	1	0	0
enable_output_o	0	0	0	0	0	1
aes_on_o	0	0	1	1	1	0
enable_RC_o	0	0	0	1	1	0
enable MC o	0	0	0	1	0	0

Entity




Figure 34: Machine d'état Entity

D'après le diagramme d'état, on définit rapidement les entrées et les sorties :

```
entity fsm_aes is
 2
 3
      port (
 4
        round_i: in bit4; -- Utilise: 10, Max: 16
 5
        clock_i: in std_logic;
 6
        resetb_i: in std_logic;
 7
        start_i: in std_logic;
8
        init_counter_o: out std_logic;
9
        start_counter_o: out std_logic;
        enable_output_o: out std_logic;
10
11
        aes_on_o: out std_logic;
12
        enable_round_computing_o: out std_logic;
        enable_mix_columns_o: out std_logic
13
14
      );
15
   end entity fsm_aes;
16
```

Architecture

Dans la partie déclarative, on définit nos états :

```
1 architecture fsm_aes_arch of fsm_aes is
2
3 type state_fsm is (idle, start_counter, round_0, round_1to9, round10, end_fsm);
4 signal etat_present, etat_futur: state_fsm;
5 begin
```

Dans la partie descriptive, on définit 3 process.

Pour changer d'état en fonction de l'horloge et du reset, nous utiliserons un process dédié, sensible à l'horloge et au reset :

```
-- architecture fsm_aes_arch
2
     event_dispatcher: process (clock_i, resetb_i)
3
     begin
       if resetb_i = '0' then
4
5
         etat_present <= idle;</pre>
6
       elsif clock_i'event and clock_i = '1' then
7
         etat_present <= etat_futur;</pre>
8
       end if;
9
     end process event_dispatcher;
```

Pour changer d'état en fonction des entrées, nous utiliserons un autre process dédié, sensible à l'état présent, le start et le round :

```
-- architecture fsm_aes_arch
 2
      event_map_to_state: process (etat_present, start_i, round_i)
 3
      begin
 4
        case etat_present is
 5
          when idle =>
             if start_i = '0' then
 6
7
               etat_futur <= idle; -- loop until start</pre>
8
             else
9
               etat_futur <= start_counter;</pre>
10
             end if;
           when start_counter =>
11
12
             etat_futur <= round_0;</pre>
13
           when round_0 =>
14
             etat_futur <= round_1to9;</pre>
15
          when round_1to9 =>
16
             if to_integer(unsigned(round_i)) < 9 then</pre>
17
               etat_futur <= round_1to9; -- loop while round_i < 9
18
             else
19
               etat_futur <= round10;</pre>
20
             end if;
21
          when round10 =>
22
             etat_futur <= end_fsm;</pre>
23
           when end_fsm =>
```

```
24 etat_futur <= idle;
25 end case;
26 end process event_map_to_state;
```

Pour changer les données en fonction de l'état, nous utiliserons également un process dédié, sensible à l'état présent :

```
-- architecture fsm_aes_arch
 2
      state_model: process (etat_present)
 3
      begin
 4
         case etat_present is
 5
           when idle =>
 6
             init_counter_o <= '1';</pre>
 7
             start counter o <= '0';
             enable_output_o <= '0';</pre>
 8
             aes_on_o <= '0';
 9
10
             enable round computing o <= '0';
11
             enable_mix_columns_o <= '0';</pre>
           ... -- Le comportement est défini dans le tableau ci-dessus.
12
           when end fsm =>
13
14
             init_counter_o <= '0';</pre>
15
             start_counter_o <= '0';</pre>
             enable_output_o <= '1';</pre>
16
17
             aes_on_o <= '0';
18
             enable_round_computing_o <= '0';</pre>
19
             enable_mix_columns_o <= '0';</pre>
20
         end case;
21
      end process state_model;
```

TestBench

Les tests unitaires sont :

- Test 1: "Tester que la FSM est en état initial (Idle)"
- Test 2 : "Pendant un signal start, la FSM reste en état initial mais son état futur est start counter"
- Test 3 : "Après un signal start, la FSM est en état start counter"
- Test 4: "Après l'état start, la FSM est en état Ro"
- Test 5 : "Après l'état Ro, la FSM est en état R1toR9"
- Test 6 : "Après l'état R1toR9, la FSM est en état R10"
- Test 7 : "Après l'état R10, la FSM est en état End"
- Test 8 : "Après l'état End, la FSM est en état Idle"

Résultat:




Figure 35: Résultat obtenu pour le test Machine d'Etat


Toutes les assertions sont passés, donc la machine d'état est validé.

Manuellement : On peut voir que l'ordre des états décrit la même évolution prévu que sur la figure 42.

Component Compteur de Round

Notre compteur doit aller de 0 à 10, on utilise donc un compteur 4 bits.

Entity



<u>Figure 36 : Compteur Entity</u>

Notre compteur devra être armé avec init_counter_i, et devra s'incrémenter dès que le start_counter_i passe à 1.

```
entity counter is
 2
 3
      port (
      clock_i: in std_logic;
 4
      resetb_i: in std_logic;
init_counter_i: in std_logic;
 5
 6
 7
       start_counter_i: in std_logic;
 8
        round_o: out bit4
9
      );
10
11 | end entity counter;
```

Architecture

L'architecture est simplement basé sur un registre D.

```
architecture counter_arch of counter is
 1
 2
 3
      signal round_s : bit4;
 4
 5
    begin
 6
      seq_0 : process (clock_i, resetb_i) is
 7
      begin
 8
        -- Reset clears state
        if resetb i = '0' then
 9
          round s <= "0000";
10
11
12
        -- New data at RISING
13
        elsif clock_i'event and clock_i = '1' then
14
          -- Arm
15
          if init_counter_i = '1' then
            round_s <= "0000";
16
17
          -- Start counting
18
19
          elsif start_counter_i = '1' then
20
            round_s <= std_logic_vector(unsigned(round_s) + 1);</pre>
            if round s = "1011" then -- if round > 10
21
22
               round s <= "0000";
            end if;
23
          end if;
24
25
        end if:
      end process seq_0;
26
27
28
      round_o <= round_s;</pre>
29
    end architecture counter_arch;
```

TestBench

Les tests unitaires sont :

- Test 1 : "Le compteur s'incrémente et suit le timing prévu"
- Test 2 : "Le compteur s'arrête quand start = 0"
- Test 3 : "Le compteur se réinitialise quand init = 1"

Résultat :




Figure 37: Résultat obtenu pour le test Compteur

Toutes les assertions sont passés, donc la machine d'état est validé.

Manuellement : On peut voir que nous incrémentons jusqu'à 10, puis s'arrête quand start = 0, et se réinitialise quand init = 1.

AES TestBench

Nous faisons 2 starts.

Les tests unitaires sont :

- Test 1: "aes_on_o_s = 1 après un start"
- Test 2: "aes_on_o_s = 0 à la fin et obtient le bon résultat"

Résultat final:




Figure 38 : Résultat obtenu pour le test AES

Toutes les assertions sont passés, donc l'AES' est validé.

Manuellement : On peut vérifier chaque cipher_o correspond aux fin des rounds :

Round o AddRoundKey: 79 1b 66 62 47 8e b7 c8 8b 81 7c e4 65 aa 6f o3 AddRoundKey: d5 42 57 ea 74 cc c7 10 b5 60 66 f9 de 80 a1 b8 Round 2 AddRoundKey: 9b f4 64 34 f9 fb 21 92 36 a3 28 d6 e4 27 a8 4d Round 3 AddRoundKey: 24 dd ad 90 50 14 a4 da co af 77 b9 oa 7a d6 d7 Round 4 AddRoundKey: 26 84 65 31 b7 10 13 be 29 24 bc 90 db a2 6c oc Round 5 AddRoundKey: 29 8a b2 69 ab do 4b 5f 75 af af 5b c5 2c 5o 56 Round 6 AddRoundKey: 8b 91 bo 15 24 bb 54 18 ba fc 4c 1d 42 3d 56 81 Round 7 AddRoundKey: 8a 78 9a 75 7b 07 fd 4b 28 93 38 7f 5b a5 ea e9 AddRoundKey: 77 07 6c ff 86 93 4a dc d8 61 6d b1 43 5c ca d4 Round 9

AddRoundKey: c3 29 63 ee d4 bf f1 38 75 f5 96 25 83 f1 64 of

Conclusion

La modélisation VHDL du chiffrement AES est maintenant validé. Il ne reste plus qu'à intégrer un mode d'opération (tel que <u>CBC ou Cipher Block Chaining</u>) pour pouvoir chiffrer plusieurs blocs et intégrer au niveau matériel.

Ce projet n'a posé aucune difficulté, ni ralentissement et a été très formateur.

