# FASE 1 PROYECTO DE SEMINARIO DE ARQUITECTURA

EQUIPO:3

BRANCO MUSICH FLORES

DANIEL SANCHEZ ZEPEDA

JUAN PABLO CALZADA AVALOS

# INTRODUCCION

Bueno a lo largo de este proyecto mi equipo y yo decimos organizarnos para tener dos reuniones para ponernos de acuerdo para la realización de la fase 1, Mi compañero musich en esta ocasión le toco hacer el código de algunos modulos y Juan pablo le toco la parte del reporte y a mi Daniel me toco ser el Admin lo cual me puse de acuerdo con mis compañeros para realizar una llamada de discord el dia 3 Y 4 de diciembre por la tarde lo cual fue la primera comunicación para que me explicaran y me implementaran su trabajo que llevaban para asi yo poder realizar la presentación debida a continuación les presentare la información recolectada de mis compañeros hasta el momento

### **ARQUITECTURA MIPS**



La arquitectura MIPS32 (Million Instructions Per Second) es una arquitectura estándar de alto rendimiento y eficiencia que es la base de millones de productos electrónicos, desde simples microcontroladores hasta equipos de networking de alta gama.

Esta arquitectura cuenta con un set de instrucciones robusto, que es escalable desde 32 hasta 64 bits., una amplia gama de herramientas de desarrollo y amplio soporte de muchas empresas y licencias.

Esta arquitectura incluye distintas funciones importantes como el SIMD (Single Instruction Multiple Data) y virtualización. Dichas tecnologías, en conjunto con otras como el multi-threading (MT), extensiones DSP y EVA (Enhanced Virtual Addressing); hacen posible que esta arquitectura siga siendo útil en las cargas de trabajo de software modernos que requieren de mayores capacidades de memoria, así como mayor velocidad en la ejecución de procesos y entornos seguros de ejecución.

MIPS32 se basa en un set de instrucciones RISC de longitud fija (32 bits) con una codificación estándar, así como un modelo de carga y almacenamiento de datos. La arquitectura está simplificada para permitir una ejecución optimizada de lenguajes de alto nivel. Las operaciones lógicas y aritméticas utilizan un formato con tres operandos, permitiéndole a los compiladores optimizar la formulación de expresiones complejas. La disponibilidad de 32 registros de uso general le permite a los compiladores optimizar aún más la generación de código al guardar datos usados frecuentemente en registros.

### SET DE INSTRUCCIONES

El set de instrucciones contiene una gran variedad de operaciones, entre las más importantes se encuen


- 21 instrucciones aritméticas.
- 8 instrucciones lógicas.
- 8 instrucciones para la manipulación de bits.
- 12 instrucciones de comparación.
- 25 instrucciones de salto y branch.
- 15 instrucciones de carga (load).
- 10 instrucciones de almacenamiento.
- 8 instrucciones de desplazamiento.
- 4 instrucciones misceláneas.



DE MANERA GENERAL, LAS INSTRUCCIONES SE PUEDEN SEPARAR EN TRES CATEGORÍAS DISTINTAS:

- TIPO R: EJECUTAN OPERACIONES ARITMÉTICAS Y LÓGICAS.
- TIPO I: TRANSFIEREN DATOS ENTRE REGISTROS, EJECUTAN OPERACIONES ARITMÉTICO/LÓGICAS INMEDIATAS, SE ENCARGAN DE HACER BRANCHES.
- TIPO J: REALIZAN SALTOS UNA INSTRUCCIÓN A OTRA.

### CADA TIPO DE INSTRUCCIÓN DISTRIBUYE LOS 32 BITS DE MANERA DISTINTA:



Separación de los bits en las instrucciones MIPS


# **INSTRUCCIONES MIPS**

Instrucción	Tipo	Sintaxis
Add	R	Add \$rd, \$rs, \$rt
Sub	R	Sub \$rd, \$rs, \$rt
Mul	R	Mul \$rd, \$rs, \$rt
Div	R	Div \$rs, \$rt
<u>Or</u>	R	<u>Or</u> \$ <u>rd</u> , \$ <u>rs</u> , \$ <u>rt</u>
And	R	And \$rd, \$rs, \$rt
SIt	R	<u>Slt</u> \$ <u>rd</u> , \$ <u>rs</u> , \$ <u>rt</u>
Nop	R	NOP
addi	ı	addi \$rs,\$rt,imm
subi	1	subi \$rs,\$rt,imm
ori	I	ori \$ <u>rt</u> ,\$ <u>rs,imm</u>

andi lw sw siti		andi \$rt,\$rs,imm	
		lw \$rt,offset(base)	
		sw \$rt,offset(base)	
		stti \$rt,\$rs.inmediato	
beq			

bne	1	bne \$rs, \$rt, imm	
bgtz	ı	bgtz \$rs.imm	
adiu	ı	adiu \$rt,\$rs.imm	
J	J	j destino	

# PROYECTO FINAL FASE 1




```
C:/Users/Branco/Desktop/PROYECTOfINALpROFEsEMama/UC.v (/tb_dataPathR
Ln#
        timescale lns/lns
     module UC(
       input [5:0] opCode,
       output reg amemToReg, regWrite, amemToWrite,
       output reg branch, ALUSrc, amemToRead, regDist,
       output reg [2:0]aluOp
      -);
8
9
       always @(*)
10
     🖹 begin
11
               case (opCode)
12
               6'b0000000://Istrucciones tipo R
13
               begin
14
               alu0p = 3'b000;
15
               amemToReg = 1'b0:
               amemToWrite = 1'b0;
16
17
               redWrite = 1'bl:
18
               branch = 1'b1:
19
               ALUSrc = 1'b0;
20
               amemToRead = 1'b0:
21
               regDist = 1'bl;
22
23
               default//Instrucciones tipo ?
24
               begin
25
               alu0p = 3'b111;
26
               amemToReg = 1'bl;
27
               amemToWrite = 1'bl;
28
               regWrite = 1'bl;
29
               branch = 1'b0:
30
               ALUSrc = 1'b1:
31
               amemToRead = 1'bl:
32
               regDist = 1'b0;
33
               end
34
               endcase
35
36
       endmodule
37
```

```
C:/Users/Branco/Desktop/PROYECTOfINALpROFEsEMama/pd
Ln#
        timescale lns/lns
     □ module Pc(
           input [31:0] dirIn,
           input clk,
           output reg [31:0] dirOut
       reg [31:0] pcl;
 9
10
       always@(posedge clk)
11
     🗎 begin
12
           if(clk == 1)
13
                begin
14
                    dirOut = pcl;
15
                    pcl = dirIn;
17
      - end
18
     🗎 initial begin
19
           pcl = 0:
20
       end
21
      endmodule
22
```

```
C:/Users/Branco/Desktop/PROYECTOfINALpROFEsEMama/adderPc.v (/tb_dataPath
        timescale lns/lns
     □ module AdderPc(
           input [31:0] pcIn,
           output reg[31:0] dataOut
      -);
       integer b4;
     always@(*)begin
9
           b4 = 3'b100;
10
           case (b4)
11
               3'b100:
12
                        begin
13
                                dataOut = pcIn + b4;
                        end
           endcase
16
       end
17
18
       initial
19
     begin
20
               dataOut = 32'd0:
       end
22
       endmodule
```

```
Ln#
        timescale lns/lns
     □ module Imemoria(
       input [31:0] pcDir,
       output reg [31:0] instOut
       ):
               Registro encargado de almacenar las instrucciones
       reg [7:0] mem inst [511:0];
     白 //
               Registros que me dice en que numero de indice voy
10
               Ciclo encargado de mandar como una sola instruccion 4 celdas de memoria
11
       always ((*)
12
     □ begin
13
           instOut = (mem_inst[pcDir], mem_inst[pcDir + 1], mem_inst[pcDir + 2], mem_inst[pcDir + 3]);
       end
15
       initial
16
     ⊟ begin
       //000000 00000 00001 10100 00000 100000 SUMA $20 = $0+$1
18
       mem inst[0] = 8'b000000000;
19
       mem inst[1] = 8'b000000001;
       mem inst[2] = 8'b10100000;
       mem inst[3] = 8'b00100000;
22
       //000000 00101 00110 10101 00000 100010 RESTA $21 = $5-$6
23
       mem_inst[4] = 8'b000000000;
       mem inst[5] = 8'b10100110;
24
25
       mem_inst[6] = 8'b10101000;
       mem inst[7] = 8'b00100010;
27
       //000000 01010 01011 10110 00000 100100 AND $22 = $10 & $11
       mem inst[8] = 8'b00000001;
29
       mem inst[9] = 8'b01001011;
30
       mem inst[10] = 8'b10110000;
       mem inst[11] = 8'b00100100;
32
       //000000 01110 01111 10111 00000 100101 OR $23 = $14 | $15
33
       mem inst[12] = 8'b000000001;
34
       mem inst[13] = 8'b11001111;
35
       mem_inst[14] = 8'b10111000;
       mem inst[15] = 8'b00100101;
       //000000 10010 10011 11000 00000 101010 SLT $24 = $18 < $17?1:0
38
       mem inst[16] = 8'b000000010;
39
       mem inst[17] = 8'b01010011;
       mem inst[18] = 8'b11000000;
       mem inst[19] = 8'b00101010;
42
       //000000 10011 01000 11001 00000 011000 MULTIPLICACION $25 = $19 * $8
43
       mem inst[20] = 8'b000000010;
       mem inst[21] = 8'b01101000;
       mam inst[22] - 8th11001000:
```

```
mem inst[21] = 8'b01101000;
44
45
      mem inst[22] = 8'b11001000;
      mem inst[23] = 8'b00011000;
46
47
      //000000 00011 00010 11010 00000 011010 DIVISION $26 = $3 / $2
48
      mem inst[24] = 8'b000000000;
49
      mem inst[25] = 8'b01100010;
50
      mem inst[26] = 8'b11010000;
51
      mem inst[27] = 8'b00011010;
52
      //000000_10010_10011 11011 00000 000000 NOP $27 = 0
53
      mem inst[28] = 8'b000000010;
54
      mem inst[29] = 8'b01010011;
55
      mem inst[30] = 8'b11011000;
56
      mem inst[31] = 8'b000000000;
57
      end
58
       endmodule
```



```
C:/Users/Branco/Desktop/PROYECTOfINALpROFEsEMama/mux21BR.v (/tb_d
Ln#
        timescale lns/lns
     module MUX21BR(
       input [31:0] signOut, brOut,
       input sel,
       output reg [31:0] dataOut
       );
       always @(*)
 9
     □ begin
10
                case (sel)
11
                        1'b1:
12
                        begin
13
                                 dataOut = signOut;
14
                        end
15
                        1'b0:
16
                        begin
17
                                 dataOut = brOut;
18
                        end
19
                endcase
20
       end
21
       endmodule
```

```
Ln#
        timescale lns/lns

    □ module MUX21INST(
       input [4:0] rtOut, rdOut,
       input sel,
       output reg [4:0] dataOut
       );
       always @(*)
     □ begin
10
                case (sel)
                        1'b1:
11
12
                        begin
13
                                 dataOut = rdOut:
14
                        end
                         1'b0:
16
                        begin
                                 dataOut = rtOut:
18
                        end
19
                endcase
20
       endmodule
```

```
Ln#
        timescale Ins/lns
     module DataPathR(
       input clk
      1:
       wire [31:0] instOut://Memoria de instrucciones a UC, BR, MUXBR,
       wire regWrite://Unidad de Control a Banco de Registro
       wire [31:0]RDatal, RData2;//Banco de Registro a ALU y Mem, el segundo va al m
       wire [31:0]MuxBrOut;//MUX21BR a ALU
       wire [2:0]UALUOp://Unidad de Control a ALU Control
       wire membrite://Unidad de Control a Mem para activar escritura
       wire memReg; //Unidad de control a Mux21
       wire [2:0] ALUCout: //ALU Control a ALU
       wire [31:0] ResALU://ALU a Mem y MUX21
       wire [31:0] ReadData; //Mem a MUX
       wire [31:0] MuxOut://MUX a Banco de Registro
       wire regDist:// Unidad de Control a MUX21InstMem
       wire branch; //Unidad de Control a MUXPc
19
       wire memRead: //Unidad de Control a Mem para activar lectura
       wire ALUSrc: //Unidad de Control a MUX21BR
       wire cl://AND de branch y zeroflag
       wire zerof;
       wire [31:0]Mux21Pc://Mux21Pc a Pc
       wire [31:0]adderOut://adderPc a MUX21Pc
       wire [31:0]pcOut://Pc a memoria de instrucciones y adderPc
26
       wire [4:0] muxInstOut: //MUXInstMem a banco de resgistros
27
     B Pc pc (
29
       .dirIn(Mux21Pc), .clk(clk), .dirOut(pcOut)
30
31
     [ Imemoria instMem(
33
       .pcDir(pcOut), .instOut(instOut)
34
35
     E AdderPc add (
       .pcIn(pcOut), .dataOut(adderOut)
39
40
       .opCode(instOut[31:26]), .amemToReg(memReg), .regWrite(regWrite),
       .amemToWrite(memWrite),.branch(branch), .ALUSrc(ALUSrc),
       .amemToRead(memRead), .regDist(regDist), .aluOp(UALUOp)
44
```

```
.amemToRead(memRead), .regDist(regDist), .alu0p(UALU0p)
44
      - );
45

    □ MUX21 mux1(
       .memOut(ReadData), .aluOut(ResALU), .sel(memReq), .dataOut(MuxOut)
49
     .rtOut(instOut[20:16]), .rdOut(instOut[15:11]), .sel(regDist), .dataOut(muxInstOut)
51
52
53
     55
      .shiftOut(32'd0), .addPcOut(adderOut), .sel(32'd0), .dataOut(Mux21Pc)
56
     - ):
57
58
      Banco registros BR
59
      .dirL1(instOut[25:21]), .dirL2(instOut[20:16]),
61
       .dirW(muxInstOut),.wr(regWrite), .datoIn(MuxOut),
      .dataOutl(RDatal), .dataOut2(RData2)
63
     -);
64
     66
       .signOut(32'd0), .brOut(RData2), .sel(ALUSrc), .dataOut(MuxBrOut)
67
     -);
68
69
      assign cl= branch & zeroF; //assign de la compuerta and que se conecta al muxPc
70
71
      ALU Control ALUC (.func (instOut [5:0]), .sel (UALUOp), .aluF (ALUCout));
72
73
      ALU alu (.A(RDatal), .B(MuxBrOut), .SEL(ALUCout), .RESULTADO(ResALU), .ZF(zeroF));
74
      AMem mem(.dir(ResALU), .dataIn(RData2), .wr(memWrite), .rd(memRead), .dataOut(ReadData));
76
      endmodule
```

```
Ln#
       `timescale lns/lns
     module tb dataPathR();
       reg clk = 0;
      DataPathR DUV(.clk(clk));
      always #100 clk = ~(clk);
 8
 9
       initial
10
     🛱 begin
11
      #3300;
12
      $stop;
13
      end
14
15
      endmodule
16
```

### SIMULACION DE LOS MODULOS ANTERIORES

