



UNIVERSIDAD DEL CAUCA

FACULTAD DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES

PROGRAMA DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES

ASIGNATURA : DISEÑO DE CIRCUITOS DIGITALES CON VHDL

CRÉDITOS : 3

MODALIDAD : TEÓRICO - PRÁCTICA INTENSIDAD : 4 HORAS SEMANALES PRERREQUISITOS: CIRCUITOS DIGITALES ÁREA : INGENIERÍA APLICADA

DEPARTAMENTO: TELEMÁTICA

OBJETIVOS

Al finalizar el curso el estudiante debe estar en capacidad de:

- Identificar las sintaxis de VHDL sintetizable.
 - Diseñar sistemas digitales complejos.
- Conocer las herramientas y procedimientos avanzados de simulación usando VHDL.
- Participar en el diseño de nuevas arquitecturas para microcontroladores y microprocesadores.

METODOLOGÍA

La asignatura tiene una modalidad teórico/práctica, con clases magistrales y prácticas demostrativas que son evaluadas por temas a través de evaluaciones y prácticas pequeñas para obtener el 70% de la nota de la materia y el 30% se obtiene con un trabajo final de mediana complejidad.

CONTENIDO

CAPÍTULO 1: INTRODUCCIÓN AL LENGUAJE DE DESCRIPCIÓN HARDWARE (VHDL)

- 1.1 Que son los lenguajes de descripción hardware.
- 1.2 Representación del Diseño.
- 1.3 Niveles de abstracción.
- 1.4 Proceso para el diseño de un sistema digital.

CAPÍTULO 2: Estructura del lenguaje VHDL

- 1.1 Unidades fundamentales del VHDL
- 1.2 Librerías y paquetes en VHDL.
- 1.3 Entity
- 1.4 Architecture
- 1.5 Generic
- 1.6 Tipos de datos básicos

CAPÍTULO 3: Arquitectura Concurrente (Flujo de Datos)

- 2.1 Introducción
- 2.2 Introducción a la simulación con bancos de prueba
- 2.3 La sintaxis WHEN
- 2.4 La sintaxis SELECT
- 2.5 La sintaxis GENERATE
- 2.6 Implementación de circuitos aritméticos usando operadores
- 2.7 Implementación de circuitos secuenciales usando arquitectura concurrente

CAPÍTULO 4: Arquitectura Comportamental (RTL)

- 3.1 Latch y Flip-Flops
- 3.2 PROCESS
- 3.3 La sintaxis IF
- 3.4 SIGNAL
- 3.5 VARIABLE
- 3.6 La sintaxis WAIT



- 3.7 La sintaxis LOOP
- 3.8 La sintaxis CASE

CAPÍTULO 5: PACKAGE y COMPONENT

- 4.1 PACKAGE
- 4.2 COMPONENT
- 4.3 GENERIC MAP
- 4.4 Interconexión de COMPONENT con GENERATE
- 4.5 CONFIGURATION
- 4.6 BLOCK

CAPÍTULO 6: FUNCTION y PROCEDURE

- 5.1 La sintaxis ASSERT
- 5.2 FUNCTION
- 5.3 PROCEDURE
- 5.4 Comparaciones

CAPÍTULO 7: Simulación avanzada con bancos de prueba en VHDL

- 6.1 Tipos de simulaciones
- 6.2 Escribiendo datos a archivos
- 6.3 Leyendo datos desde archivos
- 6.4 Simulación gráfica
- 6.5 Plantilla general en VHDL para bancos de prueba
- 6.6 Generación de estímulos
- 6.7 Simulaciones funcionales y temporales manuales
- 6.8 Simulaciones funcionales y temporales automáticas

CAPÍTULO 8: Diseño de máquinas de estado (FSM)

- 7.1 Plantilla en VHDL para el diseño de FSMs
- 7.2 Modelos ineficientes de FSMs
- 7.3 Estilos de codificación de FSMs
- 7.4 Diversos tipos de diseño de FSMs

CAPÍTULO 9: Diseño de circuitos de memoria

- 8.1 Implementación de buses bidireccionales
- 8.2 Archivos de inicialización de memoria
- 8.3 ROM
- 8.4 RAM
- 8.5 Interfaces de memoria externa.

EVALUACIÓN

El tipo de evaluación y la respectiva ponderación son concertadas el primer día de clase con los estudiantes, teniendo en cuenta el reglamento estudiantil de la Universidad del Cauca. El sistema de evaluación promueve la eficiencia y calidad del proceso de enseñanza - aprendizaje del curso, detectando el nivel de desempeño de los estudiantes con el fin de realizar los correctivos necesarios durante el transcurso del semestre.

BIBLIOGRAFÍA

- 1. Terés, Torroja, Olcoz, Villar. VHDL. Lenguaje Estandard de Diseño electrónico. Mac Graw Hill.1998.
- 2. Daniel D. Gajski. "Principles of digital Design", Prentice Hall, 1997.
- 3. K.C. Chang, "Digital Systems Design with VHDL and Synthesis", IEEE Inc. 1999.
- 4. Douglas J. Smith. "HDL Chip Design". Doone Publications, 1996.
- 5. R. Airrian, J. Bergé y V. Olive. "Circuit Synthesis with VHDL", Kluwer academic Publischers, 1994.
- 6. Brown, S.; Vranesic. Fundamentos de lógica digital con diseño VHDL. Segunda Edición. McGraw Hill.