Computer Architecture Final Project Group20

B06505021 楊欣哲 B06901188 李宗倫 B07901007 張智盛

No latch:

```
Statistics for case statements in always block at line 154 in file
'/home/raid7_2/userb06/b06188/Final_Project_v2/RISCV.v'
                                                                                                       full/ parallel
                                                                                                              auto/auto
 Statistics for case statements in always block at line 191 in file
'/home/raid7_2/userb06/b06188/Final_Project_v2/RISCV.v'
                                                                                               | full/ parallel |
                                         Line
                                          226
                                                                                                                 auto/auto
                                                                                                                 auto/auto
Warning:
R-1004)
                                   /home/raid7_2/userb06/b06188/Final_Project_v2/RISCV.v:81: Net Read_data_1 connected to instance r is declared a
Warning:
R-1004)
                                  /home/raid7\_2/userb06/b06188/Final\_Project\_v2/RISCV.v: 81: \ Net \ mem\_wdata\_D \ connected \ to \ instance \ r \ is \ declared \ and \ an arrow of the connected \ to \ instance \ r \ is \ declared \ and \ an arrow of the connected \ to \ instance \ r \ is \ declared \ and \ an arrow of \ arrow 
 Inferred memory devices in process
    in routine RISCV line 72 in file
        '/home/raid7_2/userb06/b06188/Final_Project_v2/RISCV.v'.
                 Register Name
                                                                          | Type
  Warning: /home/raid7_2/userb06/b06188/Final_Project_v2/RISCV.v:663: signed to unsigned conversion occurs. (VER-318)
Inferred memory devices in process
    in routine register line 675 in file
        '/home/raid7_2/userb06/b06188/Final_Project_v2/RISCV.v'.
                  Register Name
                                                                          | Type
 Statistics for MUX OPs
   | block name/line | Inputs | Outputs | # sel inputs |
Presto compilation completed successfully.

Current design is now '/home/raid7_2/userb06/b06188/Final_Project_v2/RISCV.db:RISCV'
Loaded 2 designs.

Current design is 'RISCV'.

Current design is 'RISCV'.
```


Time report:

U2452/Y (A022X2)	0.24	3.89 f
U1299/Y (INVX3)	0.06	3.95 r
U1298/Y (NAND2X2)	0.04	3.99 f
PC_reg_13_/D (DFFHQX2)	0.00	3.99 f
data arrival time		3.99
clock CLK (rise edge)	3.70	3.70
clock network delay (ideal)	0.50	4.20
clock uncertainty	-0.10	4.10
PC_reg_13_/CK (DFFHQX2)	0.00	4.10 r
library setup time	-0.11	3.99
data required time		3.99
data required time		3.99
data arrival time		-3.99
slack (MET)		0.00

Area report:

```
Number of nets:
Number of cells:
Number of combinational cells:
Number of sequential cells:
Number of macros/black boxes:
                                                          13397
                                                          12464
                                                          10435
                                                           2023
Number of buf/inv:
Number of references:
                                              136163.729862
24228.687720
Combinational area:
Buf/Inv area:
Noncombinational area:
                                               61401.748293
Macro/Black Box area:
                                                     0.000000
Net Interconnect area:
                                             1539401.150757
Total cell area:
Total area:
                                              197565.478155
                                            1736966.628911
dc_shell>
```

single cycle RISCV architecture



大致上分成 PC,ICACHE,register,immgen,control unit,alu,DCACHE 七大部分。

其中,ICACHE,DCACHE 中資料是以 small endian 形式儲存,而 register 是以 big endian 形式儲存,因此從 ICACHE 讀 INSTRUCTION,和從 DCACHE 讀 READ_DATA 和寫 WRITE_DATA 需要額外進行 endian conversion。

ALUSRC的部分跟課本的架構不同,主要是因為多了 jal 和 jalr 的指令,我希望能將 PC+4 寫入 ALU_RESULT,在傳回 WRITE_DATA。因為 ALU_RESULT 本來就是寫入 WRITE DATA 的其中一個選項,這樣的寫法能增加共用。

Alu的部分, slt, sub, bne, beq 可共用一個減法器, 這樣可以節省而積。

Outcome:

RTL pass cycle: 4.09 SYN pass cycle: 4.09

Total cell area: 197565.478155

A*T: 808042.805


Index	RISCV_tb.v	RISCV_syn.sdc	Total cell	Area*Time
	的 cycle time	的 cycle time	area	value
1	5.9	5.9	156018	920506
2	4.5	4	190208	855936
3	4.3	3.8	193666	832763
4	4.2	3.8	193666	813397
5	4.1	3.7	197565	810016
6	<mark>4.09</mark>	3.7	197565	808040
7	4	3.5	224552	898208

在此次 project 中,我們嘗試了許多不同 cycle 的組合,試圖找到最佳的 A*T value。

一開始,我們將 RISCV_tb.v 及 RISCV_syn.sdc 的 cycle time 都設定為一樣,發現到 AT 的最小值出現在 T=5.9 時。後來,我們試圖降低 RISCV_syn.sdc 的 cycle time,並讓 RISCV_syn.sdc 的時間<=RISCV_tb.v 的時間,經過數十次的 try and error,最後列出如上表格中可以通過

simulation 的 cycle time 及其 AT 值。從表格中可以發現,area 隨著 RISCV_syn.sdc 的時間降低而增加,並在達到 3.5 時急劇上升,進而導致 index 7 的 AT 結果反而不如 index 6 的 AT 結果。

總結我們的實驗結果發現:在 AT 值當中,area 及 time (RISCV_tb.v 的 cycle time) 兩者呈現反向關係,並且可以找到使 AT 乘積最小的點,也就 是 index6 的結果。



上圖的每個數據點是我們在每個 time 可以得到的最小 AT 值,最後取 AT 最小的點為結果。

分工:

B06505021 楊欣哲:程式主架構設計與撰寫

B06901188 李宗倫:程式效能優化及 AT value try & error

B07901007 張智盛:程式正確性驗證(生成測資測試)