

# گزارش پروژه دوم درس اصول سیستمهای کامپیوتری

سید علی عمادی - ۹۵۱۰۰۱۹۱

امین جلالی - ۹۵۱۰۰۰۹۴

## گام ۱: طراحی واحد محاسبه و منطق

به هر کدام از مقادیر operation یک عمل خاص نسبت داده شده است که در جدول زیر آمده است.


عملیات	Operation
Or	0000
And	0001
Xor	0010
Nor	0011
Add	0100
Sub	0101
Min(A,B)	0110
div	0111
Mul	1000
Sra	1001
Srl	1010
Sll	1011

طرز کار alu به اینصورت است که ابتدا تمام این ۱۲ عملیات محاسبه می شوند، سپس با استفاده از multiplexer که سیگنال selector آن همان operation است، مقدار درست به C و سایر خروجی ها نسبت داده می شود. شبیه سازی تمام عملیات alu در آخر بخش alu آورده شده است.

حال طرز پیاده سازی عملیات غیر بدهی را به ترتیب توضیح می دهیم:


### • Add :

از یک fullAdder یک بیتی که شماتیک آن در زیر آمده است استفاده شده و سپس خروجی carryout بیت نام به عنوان carryin بیت i+1 ام در نظر گرفته شده است.




شکل ۱- Full adder یک بیتی

در شکل زیر قسمتی از سخت افزار جمع آمده است:



شکل ۲- قسمتی از سخت‌افزار جمع ۳۲ بیتی


برای تشخیص وقوع **overflow** هم از مداری به شکل زیر استفاده می‌شود. به طور کلی در جمع اگر حاصل جمع دو عدد مثبت عددی منفی شود و یا حاصل جمع دو عدد منفی یک عدد مثبت شود **overflow** رخ داده است.



شکل ۳- مدار محاسبه overflow

### • Sub:


می‌دانیم که  $a - b = a + \bar{b} + 1$  بنابراین برای محاسبه تفریق دو عدد هم از همان سخت‌افزار جمع استفاده می‌کنیم با این تفاوت که ابتدا  $b$  را **not** می‌کنیم و **carryIn** اولیه را هم برابر با ۱ قرار می‌دهیم.



شکل ۴- سخت‌افزار تفریق

- Min(A,B):

$A - B$  محاسبه می‌شود اگر سمت چپ ترین بیت برابر با ۱ بود ، خروجی برابر با ۱ می‌شود و اگر سمت چپ ترین بین برابر با ۰ بود خروجی برابر با صفر می‌شود.



شکل ۵- سخت افزار min

- Div :

برای تقسیم از الگوریتم موجود در کتاب استفاده شده است. ابتدا دو رجیستر ۴ بیتی با نامهای remainder و divisor در نظر گرفته شده‌اند. که ۳۲ بیت سمت راست رجیستر remainder برابر با مقسوم و ۳۲ بیت سمت چپ divisor برابر با مقسوم علیه است. همچنین رجیستر دیگری با نام quotient وجود دارد که ۳۲ بیتی است و مقدار اولیه آن صفر است. مراحل زیر را ۳۳ بار انجام می‌دهیم:

1. remainder = remainder – divisor

2a. if remainder  $\geq 0 \rightarrow$  remainder = remainder + divisor, sll quotient, quotient[0] = 0

2b. if remainder  $< 0 \rightarrow$  sll quotient, quotient[0] = 1

3. shift divisor right

پس از ۳۳ بار تکرار quotient برابر با خارج قسمت تقسیم و remainder برابر با باقیمانده تقسیم خواهد شد.

```

module div(A,B,C);
  input [31:0] A;
  input [31:0] B;
  output [31:0] C;
  reg [31:0] quotient,c,first,second;
  reg [63:0] remainder,divisor;
  integer i;
  reg flag0,flag1,sign;
  always@(*)begin
    flag0 = 0;
    flag1 = 0;
    first[31:0] = A;
    second[31:0] = B;
    sign = 0;
    if (first[31] == 1)begin
      first = ~first;
      first = first + 1;
      flag0 = 1;
    end
    if (second[31] == 1)begin
      second = ~second;
      second = second + 1;
      flag1 = 1;
    end
    if ((flag0 == 0 && flag1 == 1) || (flag0 == 1 && flag1 == 0))begin
      sign = 1;
    end
    quotient[31:0] = 0;
    divisor[31:0] = 0;
    divisor[63:32] = second;
    remainder[31:0] = first;
    remainder[63:32] = 0;
    for(i = 0; i < 33 ; i = i + 1) begin
      remainder = remainder - divisor;
      if (remainder[63])begin
        remainder = remainder + divisor;
        quotient = (quotient << 1);
        //quotient[0] = 1'b0;
        divisor = (divisor >> 1);
      end
      else begin
        quotient = (quotient << 1);
        quotient[0] = 1'b1;
        divisor = (divisor >> 1);
      end
    end
    c = quotient;
    if (sign == 1) begin
      C = ~C;
      C = C + 1;
    end
  end
endmodule

```

- Mul:


برای ضرب از الگوریتم booth استفاده شده است. در زیر هم کد وریلاگ و هم مدار این الگوریتم آمده است.

```


module boothMul(A,B,C,overflow);
input [31:0] A,B;
output [31:0] C;
output overflow;
reg [64:0] product;
reg [31:0] C;
reg overflow;
integer i;
always@(*)
begin
    product[0] = 0;
    product[32:1] = B;
    product[64:33] = 0;
    for (i = 0; i < 32; i = i + 1) begin
        if (!product[0] && product[1]) begin// Q = 0 and LSB of product = 1
            product[64:33] = product[64:33] - A;
        end
        if (product[0] && !product[1]) begin
            product[64:33] = product[64:33] + A;
        end
        begin
            product = (product >>> 1);
        end
    end
    C = product[32:1];
    overflow = !(product[64:33] == 0);
end
endmodule

```

شماتیک :




ابتدا Q0 و Q1 به عنوان ورودی به boothcontrol داده می شود سپس با توجه به این دو مقدار oper[1..0] تولید می شود و به boothAdder می رود. در boothAdder طبق مقدار oper تصمیم گرفته می شود که باید عمل جمع یا تفریق انجام شود و یا کاری انجام نشود. سپس رجیستر ها یک واحد شیفت داده می شوند.




قسمتی از سخت افزار ضرب

- Sra:


ابتدا شیفت یک بیتی ساخته می شود سپس با استفاده از آن شیفت های بزرگتر ساخته می شوند. برای سخت افزار شیفت حاصل همه ی شیفت های ۰ تا ۳۱ بیت محاسبه می شود سپس با multiplexer که selector آن shift\_amount[4..0] است خروجی درست به دست می آید.



قسمتی از شیفت حسابی ۱ واحدی



شیفت حسابی به راست – قسمت ۱




شیفت حسابی به راست – قسمت ۲




- Srl:


مانند قسمت قبل ابتدا شیفت یک واحدی ساخته می‌شود. سپس با استفاده از این شیفت ، شیفت های یک تا ۳۱ واحدی ، و سپس با multiplexer خروجی درست نسبت داده می‌شود.



قسمتی از شیفت منطقی یک واحدی به راست



شیفت منطقی به راست – قسمت ۱




شیفت منطقی به راست — قسمت ۲

- SII:


پیاده سازی آن دقیقاً مانند شیفت منطقی به راست است.

نتایج شبیه سازی:


Or,and,xor,nor




Add,sub,min,div



mul



## Sra,srl,sll



## گام دوم : طراحی رجیستر فایل

همیشه در لبه‌ی clock، اگر  $reset = 1$  باشد مقادیر تمام رجیستر ها برابر صفر می شود. اگر  $reset = 0$  بود طبق سیگنال های ورودی یا از رجیستر خوانده می شود و یا بر روی یک رجیستر اطلاعات نوشته می شود.


کد وریلاگ:

```


1  module regfile(clock,reset,read1,read2,write,write_data,write_signal,data1,data2);
2  input clock;
3  input reset;
4  input [4:0] read1,read2,write;
5  input [31:0] write_data;
6  input write_signal;
7  output [31:0] data1,data2;
8  reg [31:0] registers[31:0];
9  reg [31:0] data1;
10 reg [31:0] data2;
11 integer i;
12 always @(posedge clock) begin
13   if (reset)begin
14     for(i = 0; i < 32; i = i+1)
15       begin
16         registers[i] = 0;
17       end
18   end
19   else begin
20     if (write_signal)begin
21       $monitor("REG[%d]=%d", write, registers[write]);
22       registers[write] <= write_data;
23       $monitor("REG[%d]=%d", write, write_data);
24     end
25     else begin
26       data1 <= registers[read1];
27       data2 <= registers[read2];
28       $monitor("REG[%d]=%d", read1, registers[read1]);
29       $monitor("REG[%d]=%d", read2, registers[read2]);
30     end
31   end
32 end
33 endmodule

```


مثال اول از رجیستر فایل :



مثال دوم از رجیستر فایل:




## Datapath:



پیاده سازی datapath مانند datapath کتاب است با این تفاوت که دو سیگنال کنترلی bne و jump هم اضافه شده است.

تصمیم اینکه انشعب انجام شود یا خیر با مدار زیر است:





حافظه‌ای که برای دستوراتی همچون lw و sw استفاده می‌شود.

```

1 module dmemory (
2     input wire [31:0] addr,
3     input wire [31:0] write_data,
4     input wire memwrite, memread,
5     input wire clk,
6     output [31:0] read_data
7 );
8
9 reg [31:0] MEMO[65535:0]; // 256 words of 32-bit memory
10
11 integer i;
12
13 initial begin
14     for (i = 0; i < 256; i = i + 1) begin
15         MEMO[i] = i;
16     end
17 end
18
19
20 always @(posedge clk) begin
21     if (memwrite == 1'b1) begin
22         MEMO[addr] <= write_data;
23     end
24 end
25 assign read_data = (memread == 1'b1) ? MEMO[addr]:32'd0;
26
27 endmodule

```

### کد وریلاگ :

```

5      reg [3:0] operation;
6      always@(*)begin
7          if (ALUOp == 2'b00 && funct == 6'b100000)begin
8              operation = 4'b0000;
9          end
10         else if (ALUOp == 2'b00 && funct == 6'b100001)begin
11             operation = 4'b0001;
12         end
13         else if (ALUOp == 2'b00 && funct == 6'b100010)begin
14             operation = 4'b0010;
15         end
16         else if (ALUOp == 2'b00 && funct == 6'b100011)begin
17             operation = 4'b0011;
18         end
19         else if (ALUOp == 2'b00 && funct == 6'b010000)begin
20             operation = 4'b0100;
21         end
22         else if (ALUOp == 2'b00 && funct == 6'b010001)begin
23             operation = 4'b0101;
24         end
25         else if (ALUOp == 2'b00 && funct == 6'b010010)begin
26             operation = 4'b0110;
27         end
28         else if (ALUOp == 2'b00 && funct == 6'b001000)begin
29             operation = 4'b0111;
30         end
31         else if (ALUOp == 2'b00 && funct == 6'b001001)begin
32             operation = 4'b1000;
33         end
34         else if (ALUOp == 2'b00 && funct == 6'b000100)begin
35             operation = 4'b1001;
36         end
37         else if (ALUOp == 2'b00 && funct == 6'b000101)begin
38             operation = 4'b1010;
39         end
40         else if (ALUOp == 2'b00 && funct == 6'b000110)begin
41             operation = 4'b1011;
42         end
43         else if (ALUOp == 2'b11) begin
44             operation = 4'b0100;
45         end
46         else if (ALUOp == 2'b10)begin
47             operation = 4'b0101;
48         end
49     end
50 endmodule

```

واحد کنترل :

کد وریلاگ :

```

1  module controlUnit(op,RegDst,ALUSrc,MemtoReg,Regwrite,MemRead,Memwrite,Branch,ALUOp,bne,jump);
2  input [5:0] op;
3  output RegDst,ALUSrc,MemtoReg,Regwrite,MemRead,Memwrite,Branch,bne,jump;
4  output [1:0] ALUOp;
5  reg RegDst,ALUSrc,MemtoReg,Regwrite,MemRead,Memwrite,Branch,bne,jump;
6  reg [1:0] ALUOp;
7  always@(*) begin
8      if (op == 6'b000000) begin//R-Type
9          ALUOp = 2'b00;
10         ALUSrc = 1'b0;
11         RegDst = 1'b1;
12         MemtoReg = 1'b0;
13         Regwrite = 1'b1;
14         MemRead = 1'b0;
15         Memwrite = 1'b0;
16         Branch = 1'b0;
17         bne = 1'b0;
18         jump = 1'b0;
19     end
20     else if (op == 6'b100011)begin//Lw
21         ALUOp = 2'b11;
22         ALUSrc = 1'b1;
23         RegDst = 1'b0;
24         MemtoReg = 1'b1;
25         Regwrite = 1'b1;
26         MemRead = 1'b1;
27         Memwrite = 1'b0;
28         Branch = 1'b0;
29         bne = 1'b0;
30         jump = 1'b0;
31     end
32     else if (op == 6'b101011)begin//Sw
33         ALUOp = 2'b11;
34         ALUSrc = 1'b1;
35         RegDst = 1'bx;
36         MemtoReg = 1'bx;
37         Regwrite = 1'b0;
38         MemRead = 1'b0;
39         Memwrite = 1'b1;
40         Branch = 1'b0;
41         bne = 1'b0;
42         jump = 1'b0;
43     end
44     else if (op == 6'b000100)begin//beq
45         ALUOp = 2'b10;
46         ALUSrc = 1'b1;
47         RegDst = 1'b1;
48         MemtoReg = 1'b0;
49         Regwrite = 1'b1;
50         MemRead = 1'b0;
51         Memwrite = 1'b0;
52         Branch = 1'b1;
53         bne = 1'b0;
54         jump = 1'b0;
55     end
56 end

```



