گزارش پروژه دوم درس اصول سیستمهای کامپیوتری

سید علی عمادی – ۱۹۱ + ۱۹۰

امین جلالی – ۹۵۱۰۰۰ ۹۵۱

گام ۱: طراحی واحد محاسبه و منطق

، که در جدول زیر آمده است.	ص نسبت داده شده است	operation یک عمل خا	به هر کدام از مقادیر
----------------------------	---------------------	---------------------	----------------------


Operation	عمليات
0000	Or
0001	And
0010	Xor
0011	Nor
0100	Add
0101	Sub
0110	Min(A,B)
0111	div
1000	Mul
1001	Sra
1010	Srl
1011	SII

طرز کار alu به اینصورت است که ابتدا تمام این ۱۲ عملیات محاسبه می شوند،سپس با استفاده از multiplexer که سیگنال selector آن همان operation است،مقدار درست به C و سایر خروجیها نسبت داده می شود. شبیه سازی تمام عملیات alu در آخر بخش alu آورده شده است.

حال طرز پیادهسازی عملیات غیربدیهی را بهترتیب توضیح میدهیم:


• Add:

از یک fullAdder یک بیتی که شماتیک آن در زیر آمده است استفاده شده و سپس خروجی carryout بیت اام به عنوان در تنظر گرفته شده است.




شکل Full adder یک بیتی

در شكل زير قسمتى از سخت افزار جمع آمده است:



شکل ۲-قمستی از سختافزار جمع ۳۲بیتی


برای تشخیص وقوع overflow هم از مداری به شکل زیر استفاده می شود.به طور کلی در جمع اگر حاصل جمع دو عدد مثبت عددی منفی شود و یا حاصل جمع دو عدد منفی یک عدد مثبت شود overflow رخ داده است.



شکل ۳- مدار محاسبه overflow

• Sub:


میدانیم که $a-b=a+\overline{b}+1$ بنابراین برای محاسبه تفریق دو عدد هم از همان سختافزار جمع استفاده می کنیم با این تفاوت که ابتدا b را not می کنیم و carryIn اولیه را هم برابر با ۱ قرار می دهیم.



شكل ۴-سختافزار تفريق

• Min(A,B):

محاسبه می شود اگر سمت چپ ترین بیت برابر با ۱ بود ، خروجی برابر با ۱ می شود و اگر سمت چپ ترین بین برابر با ۰ بود خروجی برابر با صفر می شود. با ۰ بود خروجی برابر با صفر می شود.



شکل ۵- سخت افزار min

• Div:

برای تقسیم از الگوریتم موجود در کتاب استفاده شده است.ابتدا دو رجیستر ۶۴بیتی با نامهای remainder و remainder مت و متنافلات متنافلات و متنافلات و متنافلات و مقسوم و ۳۲ بیت سمت چپ divisor برابر با مقسوم علیه است. همچنین رجیستر دیگری با نام quotient وجود دارد که ۳۲ بیتی است و مقدار اولیه آن صفر است.مراحل زیر را۳۳ بار انجام میدهیم:


- 1.remainder = remainder divisor
- 2a. if remainder \Rightarrow remainder = remainder + divisor,sll quotient, quotient[0] = 0
- 2b. if remainder $< 0 \rightarrow sll$ quotient, quotient[0] = 1
- 3.shift divisor right
- پس از ۳۳ بار تکرار quotient برابر با خارج قسمت تقسیم و remainder برابر با باقیمانده تقسیم خواهدشد.

```
module div(A,B,C);
      input [31:0] A;
input [31:0] B;
output [31:0] C;
reg [31:0] quotient,C,first,second;
reg [63:0] remainder,divisor;
      integer i;
      reg flag0,flag1,sign;
always@(*)begin
flag0 = 0;
          flag1 = 0;
           first[31:0] = A;
           second[31:0] = B;
           sign = 0;
           if (first[31] == 1)begin
  first = ~first;
               first = first + 1;
               flag0 = 1;
           end
           if (second[31] == 1)begin
               second = ~second;
               second = second + 1;
               flag1 = 1;
           end
           if ((flag0 == 0 && flag1 == 1) || (flag0 == 1 && flag1 == 0))begin
           end
          quotient[31:0] = 0;
divisor[31:0] = 0;
divisor[63:32] = second;
remainder[31:0] = first;
remainder[63:32] = 0;
for(i = 0; i < 33; i = i + 1) begin</pre>
               remainder = remainder - divisor;
               if (remainder[63])begin
                    remainder = remainder + divisor;
                   quotient = (quotient << 1);
//quotient[0] = 1'b0;</pre>
                    divisor = (divisor >> 1);
               end
               else begin
                    quotient = (quotient << 1);
quotient[0] = 1'b1;
                    divisor = (divisor >> 1);
               end
        C = quotient;
if (sign == 1) begin
             C = ~C;
             C = C + 1;
    end
endmodule
```


Mul:

برای ضرب از الگوریتم booth استفاده شده است.در زیر هم کد وریلاگ و هم مدار این الگوریتم آمده است.

شماتیک:




oper[1..0] به عنوان ورودی به boothcontrol داده می شود سپس با توجه به این دو مقدار Q1 و Q1 تصمیم گرفته می شود که باید تولید می شود و به boothAdder می رود. در boothAdder طبق مقدار oper تصمیم گرفته می شود که باید عمل جمع یا تفریق انجام شود و یا کاری انجام نشود. سپس رجیستر ها یک واحد شیفت داده می شوند.




قسمتی از سختافزار ضرب

• Sra:


ابتدا شیفت یک بیتی ساخته می شود سپس با استفاده از آن شیفت های بزرگتر ساخته می شوند.برای سخت افزار شیفت حاصل همه ی شیفت های ۰ تا ۳۱ بیت محاسبه می شود سپس با selector که selector آن shift_amount[4..0]



قسمتی از شیفت حسابی ۱ واحدی




شیفت حسابی به راست – قسمت ۱




شیفت حسابی به راست – قسمت ۲

• Srl:


مانند قسمت قبل ابتدا شیفت یک واحدی ساخته می شود. سپس با استفاده از این شیفت ، شیفت های یک تا ۳۱ واحدی ، و سپس با multiplexer خروجی درست نسبت داده می شود.



قسمتی از شیفت منطقی یک واحدی به راست



شیفت منطقی به راست - قسمت ۱




شیفت منطقی به راست – قسمت ۲

• SII:


پیاده سازی آن دقیقا مانند شیفت منطقی به راست است.

نتایج شبیه سازی:


Or,and,xor,nor




Add, sub, min, div



mul



Sra,srl,sll



گام دوم: طراحی رجیستر فایل


همیشه در لبه ی reset = 1 ،اگر reset = 1 باشد مقادیر تمام رجیستر ها برابر صفر می شود.اگر clock بود طبق سیگنال های ورودی یا از رجیستر خوانده می شود و یا بر روی یک رجسیتر اطلاعات نوشته می شود.

کد وریلاگ:


```
module regfile(clock,reset,read1,read2,write,write_data,write_signal,data1,data2);
  2 3
             input clock;
             input reset;
input [4:0] read1,read2,write;
input [31:0] write_data;
  4
5
6
7
8
9
         input [31:0] write_data;
input write_signal;
output [31:0] data1,data2;
reg [31:0] registers[31:0];
reg [31:0] data1;
reg [31:0] data2;
integer i;|
□ always @(posedge clock) begin
Dif (reset)begin
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
         ☐ if (reset)begin

| for(i = 0; i < 32; i = i+1)
          ļ
                        begin
                                  registers[i] = 0;
                        end
         F
                  end
                  else begin
                        end
          else begin
                        data1 <= registers[read1];
data2 <= registers[read2];
$monitor("REG[%d]=%d", read1, registers[read1]);
$monitor("REG[%d]=%d", read2, registers[read2]);</pre>
                  end
31
32
33
             endmodule
```


مثال اول از رجیستر فایل:



مثال دوم از رجیستر فایل:




Datapath:



پیاده سازی datapath مانند datapath کتاب است با این تفاوت که دو سیگنال کنترلی bne و jump هم اضافه شده است.

تصمیم اینکه انشعب انجام شود یا خیر با مدار زیر است:



اجزای datapath :

PC:

یک رجیستر است که آدرس دستوری که باید خوانده شود را در خود نگه می دارد.

Instruction memory:

حافظهای که دستورات در آن قرار دارند و با استفاده از PC آدرس دستور خوانده می شود.

کد وریلاگ:

شبیه سازی:

تنها تفاوت این است که از address[7:0] خوانده می شود و آدرس یکی یکی اضافه می شود. (فقط برای این شبیه سازی) فایل program.mips :



Data memory:

حافظهای که برای دستوراتی همچون IW و SW استفاده می شود.

کد وریلاگ:

```
□module dmemory (
| input wire [31:0] addr,
| input wire [31:0] write_data,
 2 3
        input wire memwrite, memread,
 4
5
6
7
8
        input wire clk,
        output [31:0] read_data
        );
 9
        reg [31:0] MEMO[65535:0]; // 256 words of 32-bit memory
10
11
        integer i;
12
      ☐ initial begin
☐ for (i = 0; i < 256; i = i + 1) begin
☐ MEMO[i] = i;
13
14
15
16
           end
17
       end
18
19
      □always @(posedge clk) begin
□ if (memwrite == 1'b1) begin
20
21
22
            MEMO[addr] <= write_data;</pre>
23
          end
      end
24
25
        assign read_data = (memread == 1'b1) ? MEMO[addr]:32'd0;
26
27
        endmodule
```

ALU control:

کد وریلاگ :

```
reg [3:0] operation;
always@(*)begin
  if (ALUOp == 2'b00 && funct == 6'b100000)begin
    operation = 4'b0000;
-
                  else if (ALUOP == 2'b00 && funct == 6'b100001)begin operation = 4'b0001;
       1
                  end else if (ALUOP == 2'b00 && funct == 6'b100010)begin operation = 4'b0010;
       占
                  else if (ALUOP == 2'b00 && funct == 6'b100011)begin operation = 4'b0011;
       else if(ALUOP == 2'b00 && funct == 6'b010000)begin operation = 4'b0100;
                  end else if(ALUOP == 2'b00 && funct == 6'b010001)begin operation = 4'b0101; end
                  else if(ALUOp == 2'b00 && funct == 6'b010010)begin operation = 4'b0110;
                  erid
else if(ALUOp == 2'b00 && funct == 6'b001000)begin
operation = 4'b0111;
end
                  end else if(ALUOp == 2'b00 && funct == 6'b001001)begin operation = 4'b1000;
                  else if(ALUOP == 2'b00 && funct == 6'b000100)begin operation = 4'b1001;
                  else if(ALUOp == 2'b00 && funct == 6'b000101)begin operation = 4'b1010;
                  else if (ALUOp == 2'b00 && funct == 6'b000110)begin operation = 4'b1011; end
                  enu
else if (ALUOp == 2'b11) begin
operation = 4'b0100;
       1
                  end
else if (ALUOP == 2'b10)begin
operation = 4'b0101;
end
         endmodule
```

واحد کنترل: کد وریلاگ:

```
module controlUnit(op,RegDst,ALUSrc,MemtoReg,RegWrite,MemRead,MemWrite,Branch,ALUOp,bne,jump);
    input [5:0] op;
    output RegDst,ALUSrc,MemtoReg,RegWrite,MemRead,MemWrite,Branch,bne,jump;
    output [1:0] ALUOp;
    reg RegDst,ALUSrc,MemtoReg,RegWrite,MemRead,MemWrite,Branch,bne,jump;
    reg [1:0] ALUOp;
    always@(*) begin
    if (op == 6 b000000) begin//R-Type
    ALUOp = 2'b00;
    ALUSrc = 1'b0;
    RegDst = 1'b1;
    MemtoReg = 1'b0;
    RegWrite = 1'b1;
    MemRead = 1'b0;
    Branch = 1'b0;
    bne = 1'b0;
    jump = 1'b0;
    end
    else if(op == 6 b100011)begin//LW
    ALUOP = 2'b11;
    ALUSrc = 1'b1;
    RegDst = 1'b0;
    MemtoReg = 1'b1;
    RegWrite = 1'b1;
    MemRead = 1'b1;
    MemRead = 1'b1;
    MemWrite = 1'b0;
    Branch = 1'b0;

1 2 3 4 5 6 6 7 8 9 0 111 123 14 5 16 6 7 8 9 0 111 123 14 5 16 6 17 8 19 0 21 2 2 2 2 2 2 2 2 2 2 2 3 3 3 3 3 5 6 7 8 9 0 4 1 2 2 3 4 4 4 5 6 7 8 9 0 4 1 2 2 3 4 5 6 7 8 9 0 4 1 2 2 3 4 5 6 7 8 9 0 4 1 2 2 3 4 5 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 4 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1 2 3 6 7 8 9 0 1
                                                                                                                                                                                                                                                                                                                                             Jump = 1 b0;
end
else if(op == 6'b101011)begin//SW
ALUOp = 2'b11;
ALUSrc = 1'b1;
RegDst = 1'bX;
MemtroReg = 1'bX;
RegWrite = 1'b0;
MemWrite = 1'b0;
MemWrite = 1'b1;
Branch = 1'b0;
bne = 1'b0;
jump = 1'b0;
end
else if(op == 6'b000100)begin//bec
                                                                                                                                                                                                                                                                                                                                                        end
else if(op == 6'b000100)begin//beq
ALUOp = 2'b10;
ALUSTC = 1'b1;
```

```
RegDst = 1'bx;

MemtoReg = 1'bx;

RegWrite = 1'b0;

MemRead = 1'b0;

MemWrite = 1'b0;

MemWrite = 1'b1;

Mem = 1'b0;

Mem = 1'b1;

Mem = 1'b0;

Mem = 1'b1;

Mem = 1'b0;

Mem = 1'b1;

Mem = 1'b0;

Mem = 1'b1;

Mem = 1'b1;

Mem = 1'b0;

Mem = 1'b1;

Mem = 1'b0;

Mem
```

شبیه سازی:

فایل program.mips فایل

: add دستور

مقدار اولیه رجیستر ۱۰م ۱۰ است.

Add \$0,\$0,\$0



