Calcolatori Elettronici T Ingegneria Informatica

04 Interruzioni



Gestione eventi con una CPU: polling

- In un sistema a microprocessore è di fondamentale importanza poter gestire eventi che si verificano all'esterno (ma non solo) della CPU
- Per esempio, determinare se è stato premuto un tasto sulla tastiera, se il mouse è stato spostato, etc
- Una strategia, poco efficiente, per raggiungere questo scopo consiste nel controllare periodicamente se tali eventi si sono verificati (polling)
- Questo può essere fatto interrogando di continuo la periferica che si desidera gestire
- Ovviamente, con questa strategia, la CPU spende molticiel cicli macchina per la verifica (o le verifiche)
- Una strategia molto più efficiente, basata su una strategia "push", consiste nell'uso di interrupt

Premuto? Premuto? Premuto? Premuto?

La CPU spende molto tempo nel controllare (polling) se l'evento si è verificato. Questa strategia rallenta l'esecuzione del main


Poco efficiente...

```
CPU
main()
 bool tasto premuto=false;
       while (1)
        if (tasto premuto==true)
        gestisci_evento();
void gestisci evento()
       return;
```

Gestione eventi con CPU: interrupt


- Un *interrupt* è un evento che interrompe la CPU durante il regolare flusso di esecuzione del codice
- L'interrupt segnala che si è verificato un evento che merita immediata* attenzione da parte della CPU
- Se la CPU è abilitata* a ricevere tale segnalazione, esegue automaticamente una porzione di codice denominata interrupt handler al fine di gestire l'evento
- Gli eventi possono essere relativi a *fattori ester*ni (e.g., premuto un tasto) o *interni* (e.g., è stata eseguita una divisione per zero, overflow, etc)
- Quando dipendono da fattori interni si parla di eccezioni (exceptions)
- Inoltre, è possibile invocare l'handler mediante opportune istruzioni (e.g., per invocare system call)

Gestione interruzioni nel DLX



In ogni processore, è presente almeno un segnale denominato INT per gestire le interruzioni. In molti casi, ma non nel DLX, è presente anche un ulteriore segnale denominato NMI per gestire interruzioni che non possono essere ignorate.

 Nel caso di <u>interrupt</u> generato dall'esterno la situazione è questa:



 La pressione del tasto innesca* l'esecuzione del codice dell'interrupt handler (2) Nel caso di interrupt generato dall'esterno la situazione, dal punto di vista software, è questa:

```
main()
                                  L'istruzione 4 è
                                  portata a termine
                                  brima di esequire
   Istruzione 1;
                                  l'interrupt handler
   Istruzione 2;
                        (i) <u>L</u>
   Istruzione 3;
   Istruzione 4;€
                                              Interrupt handler
   Istruzione 5;
                                             ADD R1,R0,R0
   Istruzione 6:
   Istruzione 7;
                         (iii)
   Istruzione 8:
```


- L'interrupt può verificarsi in qualsiasi momento (i.e., durante l'esecuzione di qualsiasi istruzione) e non è sincronizzato con il clock
- Assumeremo sempre che, l'esecuzione dell'istruzione durante la quale si verifica l'interrupt sia sempre portata a termine prima di eseguire l'handler

Segnale di interrupt: fronte o livello

- Esistono CPU sensibili al livello del segnale di interrupt, altre al fronte di salita e altre a entrambe le cose
- Nel caso del DLX assumeremo che la CPU sia sensibile al livello del segnale (1 se l'interrupt è attivo e 0 in caso contrario)
- Nel caso dei dispositivi che generano interrupt, assumeremo che esso rimanga a 1 fintantoché la causa che lo ha generato non sia stata gestita dalla CPU
- Pertanto, se una periferica ha un interrupt a livello asserito, rimane tale fintantoché l'interrupt non è gestito dalla CPU (non necessariamente subito*)
- In alcuni casi, nell'handler può essere necessario eseguire delle operazioni software per poter portare al livello logico 0 il segnale di interrupt proveniente dall'esterno dopo aver gestito l'evento

Trasformazione da fronte a livello

- Come fare se il dispositivo che genera l'interrupt assume che la CPU sia sensibile ai fronti mentre la CPU è sensibile solo al livello del segnale?
- E' necessario eseguire una trasformazione da fronte a livello del segnale INT FRONTE
- In un caso come questo, il livello logico del segnale INT_LIVELLO deve essere portato a zero da un opportuno comando software (CPU) che asserisce il segnale CS RESET INT




Gestione di interruzioni multiple

- C'è però un problema: escludendo NMI (discusso dopo) il DLX ha un solo segnale di interrupt denominato INT. Come facciamo a gestire, come tipicamente accade, multiple sorgenti di interrupt?
- Si convogliano (e.g., mediante un OR o altre funzioni in base alle specifiche esigenze) tutti gli interrupt verso l'unico segnale INT presente nel DLX
- Rimane un altro problema: come determinare quale/quali interrupt sono asseriti in un determinato istante?
- A tal proposito è (tipicamente) necessario poter determinare lo stato delle richieste di interrupt mediante opportune istruzioni software
- Vedremo che esistono anche delle reti, denominate PIC, che possono agevolare questo compito alla CPU

Interruzioni multiple e priorità

- In un sistema nel quale è presente più di una sorgente di interruzione è fondamentale poter associare un livello di priorità a ciascuna interruzione
- Sarebbe auspicabile poter interrompere l'interrupt handler in esecuzione se giunge una richiesta di interruzione più prioritaria (annidamento)
- Esempio:




Interrupt nel DLX

- Assumeremo che il DLX sia sensibile al livello del segnale di interrupt INT e non al suo fronte
- L'indirizzo di ritorno (PC+4) è salvato in IAR
- In seguito all'arrivo di un interrupt, l'istruzione in corso è completata ed è eseguito il codice all'indirizzo 00000000h
- Il ritorno dall'interrupt handler (PC IAR) avviene mediante l'istruzione RFE (Return From Exception)
- In genere, ma non nel DLX base, gli interrupt possono essere abilitati o disabilitati mediante istruzioni
- Nell'ISA DLX, è gestito un solo indirizzo di ritorno. Pertanto, il DLX disabilita le interruzioni mentre esegue l'handler e le riabilita automaticamente ritornando dall'handler (RFE). In caso contrario, nel DLX, servirebbe uno stack software


- Con <u>annidamento</u> (<u>nesting</u>) delle interruzioni si intende la possibilità di poter avviare un interrupt handler durante l'esecuzione di un altro handler
- Questa caratteristica è standard nella maggior parte delle CPU in commercio ma non è prevista dal DLX base
- Per poter annidare gli interrupt sarebbe necessario uno stack software (utilizzando l'istruzione MOVS2I) e avere la possibilità di ri-abilitare gli interrupt nell'handler mediante opportune istruzioni (ENI) non prevista dall'ISA base
- In caso multiple sorgenti di interruzione, nasce il problema di come associare una scala di priorità alle interruzioni
- A tal fine esistono varie politiche: priorità fissa, variabile, etc. Ovviamente la priorità è cruciale non solo quando è possibile annidare gli interrupt

Interrupt handler e consistenza dei dati

- Le richieste di interrupt possono verificarsi in qualsiasi momento
- E' però necessario mantenere la consistenza dei dati in modo che il codice in esecuzione non sia modificato dall'arrivo o meno di interrupt e di conseguenza dall'esecuzione o meno degli interrupt handler
- Per questa ragione è necessario fare in modo che l'interrupt handler (i.e., il driver del dispositivo) non interferisca con il codice del programma (main) in esecuzione
- Come fare? Salvando e ripristinando i registri modificati dall'interrupt handler all'interno dello stesso codice (handler)
- Nella pagina seguente è mostrato l'effetto di un pessimo interrupt handler che non preserva i registri











%

Interrupt handler con singola interruzione

Nel caso di una singola sorgente di interruzione, il codice di un tipico interrupt handler potrebbe avere la struttura seguente:

Interrupt handler con multiple interruzione


Nel caso di multiple sorgenti di interruzione, il codice di un tipico interrupt handler potrebbe avere la struttura seguente:


```
00000000h
                   ;Istruzioni che salvano i registri
                   ;modificati dalle istruzioni seguenti
       Preambolo
                   ; Identificazione dell'interrupt
                                                       più
                   ;prioritario tra quelli asseriti
                   ;ripristina registri e salta al codice
                   ;dell'interrupt più prioritario
                   ; salva registri modificati in sequito
                   ; codice handler 1
            RFE
XXXXXXXXX
                   ; ripristina registri e ritorno (RFE)
                   ; salva registri modificati in seguito
                   ; codice handler 2
                   ; ripristina registri e ritorno (RFE)
YYYYYYYh
            RFE
```

Programmable Interrupt Controller (PIC)


- Con la strategia mostrata nella pagina precedente è il software, interrogando ogni singola periferica, a dover determinare qual è l'interrupt più prioritario
- A tal fine sarà anche necessaria una opportuna infrastruttura hardware (i tri-state serviranno?)
- Tuttavia, è possibile velocizzare e semplificare le reti logiche di supporto a questo compito mediante l'utilizzo di un dispositivo ad hoc (PIC)
- Il PIC si occupa di gestire multiple sorgenti di interruzione e di fornire direttamente alla CPU (su richiesta) qual è il codice/indirizzo dell'interrupt più prioritario tra quelli asseriti in quel momento
- Tipicamente, in un PIC è possibile disabilitare le singole sorgenti di interruzione e stabilire il livello di priorità di ciascuna in accordo a varie politiche (priorità fissa, variabile, etc)

- La struttura di un ipotetico PIC potrebbe essere quella mostrata in seguito
- Le varie sorgenti di interruzione INT[7..0] sono inviate al PIC che si occupa di inviare la richiesta sull'unico pin INT del DLX
- Più avanti ne progetteremo uno molto semplice con funzionalità di base (abilita/disabilita INT i)






- Il PIC invia il segnale di INT e fornisce alla CPU, su richiesta, il codice dell'interrupt con priorità più elevata tra quelli asseriti in quel momento
- Perché nel PIC è presente anche il segnale WR?



- In realtà le informazioni sono convogliate su un canale seriale (USB, PS/2) per ridurre il numero di connessioni/fili
- Tuttavia, possiamo pensare per le nostre finalità che l'interfaccia mouse/CPU esponga i segnali di una porta di I/O standard (CS,RD,WR,D[7..0],indirizzi)



Interrupt non mascherabili (segnale NMI)

- In una CPU (ma non nel DLX) può essere presente un ulteriore segnale (in input) denominato NMI (Not Maskable Interrupt)
- A tale segnale sono collegate un numero limitato di sorgenti di interruzioni particolarmente critiche
- Per esempio, l'output di una rete che rileva e segnala una imminente perdita di alimentazione elettrica
- Una richiesta di interrupt inviata sul pin NMI non può essere ignorata (eventuali istruzioni che disabilitano gli interrupt non agiscono per questo segnale) e interrompe l'esecuzione di altri handler
- L'handler associato al pin NMI è a priorità massima e deve essere seguito nel minor tempo possibile

- Il segnale NMI va usato con cautela e solo per segnalazioni *critiche* alla CPU
- Nel caso del DLX utilizzeremo solo INT
- Se fosse disponibile, per la gestione del segnale NMI sarebbe necessario inserire le istruzioni nella prima parte del "preambolo" all'indirizzo 00000000h, prima di gestire gli interrupt che sono inviati attraverso INT


Esercizio

Progettare un sistema basato sul processore DLX, con un 1 GB di EPROM a indirizzi bassi e 512 MB di RAM a indirizzi alti. In tale sistema, utilizzando un pulsante, deve essere possibile accendere/spegnere un led mediante interrupt. All'avvio il led deve essere acceso.

Si faccia l'ipotesi che R29 e R30 possano essere usati senza la necessità di essere ripristinati.

Alcune considerazioni sul reset asincrono

L'applicazione di un segnale asincrono di reset, può portare a problemi di metastabilità nel momento in cui tale segnale viene posto al valore 0 (ie, quando si esce dal reset, assumendo che tale segnale sia attivo alto). Le problematiche sono analoghe a quelle evidenziate durante il campionamento di un segnale che non rispetta i tempi di setup e hold. Una possibile soluzione è la sequente:



Tuttavia, presenta dei problemi:

- E' sempre necessario un segnale di clock
- Quando RESET va a 1, RESET_SYNC si asserisce (ie, diventa attivo) al primo fronte di clock

Una soluzione che elimina i due problemi precedenti, e che garantisce un'uscita sincrona dal reset, è la seguente:

