

### Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática


Disciplina: Arquitetura de Computadores II

Atividade: Exercício Prático I

Prof.: Romanelli

Nome: Davi Cândido de Almeida \_857859


### 1. Monte um ½ somador no logisim.




## 2. Verifique a tabela verdade.




3. Identifique através de um datasheet (use a web) os componentes que possuem as portas lógicas necessárias para a construção de um meio somador (portas XOR, AND e OR).



4. Procure os pinos de alimentação (VCC e GND) e os pinos de entrada e saída de cada porta lógica






Font: https://blog.eletrogate.com/introducao-as-portas-logicas/

Pergunta 1: O que acontece se um dos terminais de entrada de uma porta lógica não estiver conectado em 0 ou 1 (eletricamente ele deverá estar flutuando, ou seja não conectado a nenhum nível lógico)


 O comportamento da porta seria de indeterminação podendo variar dependendo da tecnologia utilizada

#### 6. Monte agora o ½ somador realizado no logisim, no Tinkercad.




Acesse em: https://www.tinkercad.com/things/2yYiZWxEyVi-meio-somador

# 7. Usando outra porta do mesmo chip, monte outro $\frac{1}{2}$ somador e teste para verificar o funcionamento




Acesse em: <a href="https://www.tinkercad.com/things/ahqMTNTsXrw-2-meio-somadores">https://www.tinkercad.com/things/ahqMTNTsXrw-2-meio-somadores</a>

8. Una os 2 meio-somadores e construa um circuito somador completo de 1 bit.



Acesse em: <a href="https://www.tinkercad.com/things/jNWEfGjWTAe-somador-completo">https://www.tinkercad.com/things/jNWEfGjWTAe-somador-completo</a>

#### 9. Levantar a tabela verdade



# 10. Explicar agora o funcionamento de um somador de 4 bits. Apresentar esse somador no logisim.

 O funcionamento de um somador de 4 bits se baseia em um cadeia de somadores completos interligados, de forma que o Carry Out de primeiro será o Carry in do próximo, sendo formado por uma cadeia de 4 somadores completos interligados

#### Perguntas:

- 2) Qual o problema de tempo associado a esse tipo de somador ( pense no carry), considere o atraso médio de cada porta lógica de 10 ns.
  - O problema se refere ao tempo de propagação dos carrys pois para que o resultado de um somador seja efetuado é necessário esperar a finalização do anterior

Tempo = nº de bits × Tempo de propagação por bit

3) Qual o tempo necessário para a computação de uma soma e do vai um em um somador de 4 bits

Tempo = nº de bits × Tempo de propagação por bit Tempo = 4 bits × 10 ns. Tempo = 40 ns

- 4) O que seria necessário para um somador de 32 bits?
  - Seria necessário encadear 32 somadores completos, da mesma forma que foi feito com o somador de 4 bits, no entanto agora com 32 bits.
- 5) Considerando esses tempos acima, calcule a frequência de operação de um somador de 32 bits.

Tempo = nº de bits × Tempo de propagação por bit Tempo = 32 bits × 10 ns. Tempo = 320 ns


- 6) Você consegue propor alguma forma de tornar essa soma mais veloz?
  - Poderíamos adaptar o circuito para a utilização de somadores assíncronos, pois são mais rápidos no pior caso, não precisando esperar um ciclo de clock para finalizar a operação.


# Calculadora de 4 bits (logisim)

Meio somador:

Somador Completo:

Somador de 4 bits:





# Decodificador:

