
מעבדה ספרתית 83394

A Simple Processor - 3 דויית

בסיסי, המבצע פקודות המתקבלות בכניסה Multi-cycle במעבדה זו מימשנו מעבד 9 ביט



מבנה המעבד

המעבד מחולק לבלוקים המבצעים תפקיד שונה ומחוברים ביניהם.

זיכרון

במעבד קיימים 11 רגיסטרים בגודל 9 ביט כל אחד (R0-R7,A,G,IR). הרגיסטרים הם סינכרוניים ופועלים בעליית שעון.

וגיסטר IR

 ΔD_{in} שומר את הפקודה הנוכחית שיש לבצע. מקבל את הפקודה מהכניסה

<u>כניסות</u>

- .אות שעון clk •
- . באס של 9 ביטים המכילים את הפקודה D_{in}
 - .ביט אפשור כתיבה לרגיסטר IR_{in}

יציאה: (9 ביט) מחוברת ליחידת הבקרה לצורך פיענוח וביצוע הפקודה.

R0 - R7 רגיסטרים

רגיסטרים לשימוש כללי. שומרים את המידע עליו מתבצעות הפעולות השונות של המעבד.

כניסות

- .אות שעוו clk •
- באס של 9 ביטים עליו נמצא המידע שאותו אנחנו רוצים לכתוב לרגיסטר. BusWires
 - . אפשור כתיבה לרגיסטר $-R_{in}$

יציאה

מחוברת למרבב בכדי להעביר את הערך השמור הלאה.

A, G רגיסטרים

מיועדים לביצוע פעולות האריתמטיות. רגיסטר A שומר ערך המיועד לפעולה האריתמטית, בייסטר G דוגם ושומר את התוצאה של הפעולה האריתמטית.

כניסות


- .אות שעון clk •
- באס של 9 ביטים עליו נמצא המידע אותו אנחנו רוצים לכתוב לרגיסטר. BusWires
 - . אפשור כתיבה לרגיסטר A,G בהתאמה A_{in},G_{in}


<u>יציאה</u>


היציאה של G מחוברת בכדי שנוכל לבצע את הפעולה האריתמטית. היציאה של ALU בכדי שנוכל להעביר ולשמור את התוצאה באחד מהרגיסטרים RO-R7

ALU - Arithmetic Logic Unit

יחידה אסינכרונית שאינה תלויה באות שעון האחראית על ביצוע פעולות אריתמטיות ולוגיות. במעבד שלנו נדרשת לבצע רק פעולות של חיבור וחיסור בהתאם לאות בקרה. משום שהכניסות הן 9 ביט וגם היציאה היא 9 ביט יש לשים לב שכאשר אנחנו מבצעים פעולות של חיבור או חיסור יתכן שנקבל מצב של Overflow כלומר, התוצאה מכילה ביט נוסף. לאחר התייעצות עם גבי נאמר לנו שאין צורך להתחשב במצב כזה.







כניסות

- . איסטר הראשון הראשון פרגיסטר A שהם הערך הראשון 9 A
- . שהם הערך השני ששמורים על הBusWires שהם הערך השני 9 B
- . ביצוע חיבור וב-1 לוגי ביצוע חיבור ביט אחד. ב-0 לוגי ביצוע חיבור וב-1 לוגי ביצוע חיבור -

אניאה ALUout


התוצאה של הפעולה האריתמטית. $extit{9}$ ביטים שמועברים לרגיסטר $extit{G}$ לצורך שמירה.

מימוש הרכיב בקוד

```
AddSub Addsub
```

:Multiplexer מרבב

יחידה אסינכרונית שאינה תלויה באות שעון האחראית על ניתוב המידע בין הערוצים השונים במעבד ע״פ אותות הבקרה שהוא מקבל. לדוגמא, העברת ערך מרגיסטר שאותו אנחנו רוצים לקרוא אל ה-BusWires בכדי לבצע פעולה אריתמטית על הערך.



<u>כניסות</u>

- המתאים המגיע מהרגיסטר המתאים של 9 ביטים המגיע כל כניסה היא באס של 9 R0-R7
 - G באס של 9 ביטים המגיע מרגיסטר G_{in}
- משתמשים .BusWires ישירות אל ה- D_{in} משתמשים באס של D_{in} משתמשים באס של D_{in} פעולה על ערך מספרי באופציה זו כאשר רוצים לבצע פעולה על ערך מספרי
- יש R0-R7 אות בקרה. באס של 9 ביטים שאומר איזה מוצא, מבין המוצאים של הרגיסטרים SR_{out} אות בקרה. באס של 9 ביטים שאומר איזה מוצא, מבין המוצאים של הרגיסטרים BusWires
 - .BusWires-אות בקרה. ביט אחד שאומר לנו האם להעביר את המוצא של הרגיסטר G אות בקרה. ביט אחד שאומר לנו
 - BusWires- אות בקרה. ביט אחד שאומר לנו האם להעביר את הכניסה SD_{out}

Muxout יציאה

.BusWires-העברת המידע

מוצא המרבב כתלות באותות הבקרה:

מוצא המרבב	אותות הבקרה		
Mux _{out}	SR _{out}	SGout	SDout
R0	00000001	0	0
<i>R</i> 1	00000010	0	0
R2	00000100	0	0
R3	00001000	0	0
R4	00010000	0	0
<i>R</i> 5	00100000	0	0
R6	01000000	0	0
<i>R</i> 7	10000000	0	0
D_{in}	00000000	0	1
G_{in}	00000000	1	0

מימוש הרכיב בקוד

```
module multiplexers (R0, R1, R2, R3, R4, R5, R6, R7, Gin, Din, SRout, SGout, SDout, MUXout);
        input wire [8:0]R0, R1, R2, R3, R4, R5, R6, R7;
3
4
5
        input wire [8:0]Gin;
                                        // 9 bit
6
        input wire [8:0]Din;
7
        input wire [7:0]SRout;
                                       // 8 bit
8
                                        // 1 bit
        input wire SGout, SDout;
9
        output wire [8:0] MUXout;
        parameter zero = 8'b0;
        assign MUXout = (SGout == 1)
13
                                      ? Gin:
14
                        (SDout == 1) ? Din:
15
                        (SRout == 8'h1) ? RO: //00000001
                        (SRout == 8'h2) ? R1: //00000010
16
                                              //00000100
17
                        (SRout == 8'h4) ? R2:
18
                        (SRout == 8'h8) ? R3:
                                               //00001000
19
                        (SRout == 8'h10)? R4:
                                              //00010000
                        (SRout == 8'h20)? R5: //00100000
                        (SRout == 8'h40)? R6:
                                              //01000000
                                                //10000000
22
                        (SRout == 8'h80)? R7:
                                                //default
                        R0;
    endmodule
```

יחידת הבקרה Control Unit FSM

יחידה סינכרונית שפועלת בעליית אות השעון. יחידה זו ממומשת כמכונת מצבים כך שבכל מצב יוצאים אותות הבקרה הרלוונטיים לפקודה ולשלב הנוכחי שלה. מכונת המצבים תתואר בהמשך.

כניסות

.אות שעון *- clk*

.אות ריסט - Resetn

. המעבד מתחיל לבצע את הפקודה כאשר סיגנל זה עולה לRun

. שיש לבצע. מוכנס את שנוכל לפענח את הבקרה בכדי שנוכל לתוך יחידת מוכנס לתוך יחידת הבקרה אונכל לפענח את הפקודה שיש לבצע.

: יציאות

היציאות הם אותות הבקרה.

<u>אותות בקרה עבור כתיבה לרגיסטר:</u>

- ביט יחיד המאפשר כתיבה לרגיסטר IR ב IR לוגי. IR
 - . ביט יחיד המאפשר כתיבה לרגיסטר G ב G ב לוגי $-G_{in}$
 - ביט יחיד המאפשר כתיבה לרגיסטר A ב 1 לוגי. $-A_{in}$
- עבור פור אניסטר המתאים ב 1 לוגי. לדוגמא, עבור $R0_{in}-R7_{in}$ פיטים. כל ביט מאפשר כתיבה לרגיסטר $R0_{in}$ פיחד. מערך 00000001 תתאפשר כתיבה לרגיסטר $R0_{in}$. בצורה זו ניתן לאפשר כתיבה למספר רגיסטרים ביחד.

אותות בקרה עבור קריאה מרגיסטר


- BusWires ישירות לחעביר את הכניסה DINישירות למרבב שעליו להעביר את ישירות ל $-DIN_{out}$
- BusWires ל G ביט יחיד שאומר למרבב שעליו להעביר את הערך שנמצא ברגיסטר G_{out}
- ל- מסוים אומר הערך את הערך את הערך פיטים שאומר פיטים אומר ביטים אר $R0_{out}-R7_{out}$ BusWires לדוגמא, עבור הערך שברגיסטר R0 יועבר ל-BusWires

אותות בקרה נוספים

- חיסור סלוגי יתבצע שעבור 10 לוגי הגדרנו פעולה עליו לבצע. הגדרנו שעבור 10 לוגי יתבצע חיסור AddSub שיזה פעולה עליו לבצע חיבור 1 לוגי יתבצע חיבור.
 - ם Done משמש כדגל שאומר שביצוע הפקודה הסתיים.

מכונות המצבים

ליבו של המעבד ממומש כמכונת מצבים שמחליפה מצב בעת עליית שעון. בכל מצב מתבצע חלק מסוים של הפקודה. נשים לב שיש פקודות שצורכות פחות שלבים לצורך ביצוען. בהתאם לשלב הנוכחי של הפקודה, יוצאים אותות בקרה שונים.



כאשר מתקבל אות RUN (ובעלית שעון) המעבד מתחיל לבצע פקודה חדשה, מצב To. במצב זה הפקודה החדשה נשמרת ברגיסטר IRin, ופקודה מפוענחת.

בעליית אות שעון המוכנה עוברת למצב T1. אם מדובר בפקודות שעו אז באות השעון הבא יתקבל בעליית אות אות אות למצב T0. אם Done ואנחנו נחזור למצב T0.

בשאר הפקודות, בעליית השעון המכונה תעבור למצב T2, ולאחר עליית שעון נוספת תעבור למצב T3 - המצב האחרון. בסופו יתקבל אות Done ונחזור למצב T0.

בבדיקת הכרטיס על גבי הכרטיס, הפקודות והערכים מוזנים למעבד באופן ידני (בעזרת המתגים שעל הכרטיס) לכן לא נוכל להשתמש בשעונים של 27MHz או 50MHz כי הם מהירים מדי. משום כך, אות השעון יהיה לחיצה על כפתור Key1 שעל הלוח.

אותות הבקרה שיוצאים מיחידת הבקרה בכל מצב:

Operation	To	<i>T</i> 1	T2	<i>T</i> 3
mv	IR_{in}	RY_{out} , RX_{in} , $Done$		
mvi	IR_{in}	DIN_{out} , RX_{in} , $Done$		
add	IR_{in}	RX_{out} , A_{in}	RY_{out} , $AddSub = 1$, G_{in}	G_{out} , RX_{in} , $Done$
sub	IR_{in}	RX_{out} , A_{in}	RY_{out} , $AddSub = 0$, G_{in}	G_{out} , RX_{in} , $Done$
addi	IR_{in}	RX_{out} , A_{in}	DIN_{out} , $AddSub = 1$, G_{in}	G_{out} , RX_{in} , $Done$
mviAll	IR_{in}	DIN_{out} , $RX_{in} = 8'hFF$, Done		

חשוב לשים לב כי הטבלה מתארת את אותות הבקרה שעלינו לקבוע ל1 לוגי בכל שלב. יש לדאוג שאותות בקרה שבהם לא משתמשים בשלב הנוכחי יהיו קבועים ל0 לוגי.

מבנה של פקודה

III~XXX~YYY~:כל פקודה מיוצגת עייי 9 ביטים באופן הבא כל פקודה מיוצגת שמייצגים את הפקודה שיש לבצע. הפקודות 3-III~:

Code	Operation	Function Preformed
000	$mv R_x, R_y$	$R_x \leftarrow [R_y]$
001	$mvi R_x$, #D	$R_{\chi} \leftarrow D$
010	add R_x , R_y	$R_x \leftarrow R_x + [R_y]$
011	$sub R_x, R_y$	$R_x \leftarrow R_x - [R_y]$
100	addi R_x , #D	$R_x \leftarrow R_x + D$
101	mviall	$R_0, R_1 \cdots R_7 \leftarrow D$

. ברגיסטר העד החוצאה החוצאה העד ברגיסטר היעד . ברגיסטר היעד את שמייצגים שמייצגים את ברגיסטר ברגיסטר ברגיסטר R_{x}

addi או mvi ביטים שמייצגים רגיסטר נוסף, R_y , שאיתו נבצע את הפקודה. נציין שבפקודות כמו mvi או -3-YYY בהן עושים פעולה עם מספר -2, אנחנו מתעלמים ממה שמופיע בשלוש הביטים הללו. פרוט על אופן הביצוע של הפקודות עצמן יבוא בהמשך.

פקודות

הקוד של הפקודות מצורף בהמשך

 IR_{in} בכל הפקודות מבוצע השלב הראשון ${f T0}$ - קריאה ופענוח של הפקודה, רגיסטר IR מאופשר דרך כניסת בכל הפקודות מוזנת לרגיסטר IR הפקודה שמגיעה בכניסות DIN.

MV פקודת

פקודה זו מעתיקה את התוכן של רגיסטר אחד לשני.

T0

:T1

- .BusWires קריאה הערך שברגיסטר. אומר למולטיפלקסר להעביר את את הערך שברגיסטר. אומר אומר $-RY_{out}$
- נכתב אל BusWires מעלים ל 1 לוגי כדי לאפשר כתיבה לרגיסטר הערך שנמצא על ה $-RX_{in}$ הרגיסטר.
 - . מעלים ל 1 לוגי שאומר שסיימנו את הפקודה וניתן לעבור לפקודה הבאה Done

פקודת MVI

. פקודה N לתוך רגיסטר מהכניסה DIN לתוך רגיסטר

T₀

:T1

- אומר למולטיפלקסר שיש להעביר את ערך DIN אומר שמופיע הערך המספרי שמופיע את DIN אומר למולטיפלקסר שיש להעביר את את BusWires הכניסה אומר למולטיפלקסר שיש להעביר את את DIN הכניסה
 - נכתב אל BusWires מעלים ל 1 לוגי כדי לאפשר כתיבה לרגיסטר הערך שנמצא על ה ל 1 לוגי כדי לאפשר הרגיסטר. הרגיסטר.
 - . מעלים ל 1 לוגי שאומר שסיימנו את הפקודה וניתן לעבור לפקודה הבאה Done

פקודת ADD

פקודה זו מבצעת חיבור בין שני רגיסטרים ושומרת את התוצאה ברגיסטר היעד.

T₀

:T1

.BusWires קריאה הערך שברגיסטר. אומר למולטיפלקסר להעביר את - RX_{out} •

נכתב אל רגיסטר BusWires אנמצא על ה-A הערך הערך האפשר כתיבה לרגיסטר - A נכתב אל רגיסטר - A .

:T2

- .BusWires קריאה הערך שברגיסטר. אומר למולטיפלקסר להעביר את הערך RY_{out} •
- . לבצע פעולת חיבור (קבענו ש 1 לוגי הוא ביצוע פעולת חיבור). אומרים ל ALU אומרים ל AddSub=1 . BusWires מחבר את הערך שנמצא ברגיסטר A והערך שנמצא על ה
- נכתבת (ALU מוצא החיבור (מוצא התוצאה של פעולת החיבור (מוצא ה-G). נכתבת $-G_{in}$ אל רגיסטר $-G_{in}$

:T3

- קוראים את הערך שנמצא ברגיסטר G כלומר, אומרים למולטיפלקסר להעביר את הערך G_{out} פברגיסטר G לG
- נכתב אל BusWires מעלים ל 1 לוגי כדי לאפשר כתיבה לרגיסטר הערך שנמצא על ה $-RX_{in}$ הרגיסטר.
 - . מעלים ל 1 לוגי שאומר שסיימנו את הפקודה וניתן לעבור לפקודה הבאה Done

פקודת SUB

פקודה זו מבצעת חיסור בין שני רגיסטרים ושומרת את התוצאה ברגיסטר היעד.

T0

:T1

- .BusWires קריאה הערך אומר למולטיפלקסר להעביר את הערך שברגיסטר אומר אומר אומר RX_{out}
- נכתב אל האפשר אנמצא על ה-Aהערך הניסטר לרגיסטר הערבה לרגיסטר לוגי כדי לאפשר כתיבה לרגיסטר A הערך לאפשר כתיבה לוגי כדי לאפשר האפשר הערבה לרגיסטר A

:T2

- .BusWires קריאה הערך שברגיסטר למולטיפלקסר למולטיפלקסר R Y_{out} פריאה מרגיסטר פריאה אומר פריאה שברגיסטר פריאה שומר פריאה
- . לבצע פעולת חיסור (קבענו ש 0 לוגי הוא ביצוע פעולת חיסור). -AddSub=0 אומרים ל -AddSub=0 . BusWires מחסר את הערך שנמצא ברגיסטר A והערך שנמצא על ה
- נכתבת (ALU מוצא החיסור (מוצא התוצאה של פעולת החיסור (מוצא הG). התוצאה של פעולת החיסור (מוצא הG) נכתבת אל רגיסטר G.

:T3

קוראים את הערך שנמצא ברגיסטר G כלומר, אומרים למולטיפלקסר להעביר את - G - קוראים את - קוראים הערך שנמצא ברגיסטר - BusWires שברגיסטר - שברגיסטר - פון אומרים הערך שברגיסטר - פון אומרים הערך - פון אומרים הערך - פון אומרים הערך שנמצא ברגיסטר - פון אומרים הערך - פון

- נכתב אל BusWires מעלים ל 1 לוגי כדי לאפשר כתיבה לרגיסטר הערך שנמצא על ה $-RX_{in}$ הרגיסטר.
 - . מעלים ל 1 לוגי שאומר שסיימנו את הפקודה וניתן לעבור לפקודה הבאה Done

פקודת ADDI

פקודה זו מאפשרת לבצע חיבור בין רגיסטר לערך מספרי שנמצא בכניסה DIN. התוצאה נשמרת אל רגיסטר היעד.

T₀

:T1

- BusWires קריאה מרגיסטר. אומר למולטיפלקסר להעביר את הערך שברגיסטר ל $-RX_{out}$ -
- נכתב אל רגיסטר BusWires אל הערך שנמצא על ה-A הערך המשר כתיבה לרגיסטר לוגי כדי לאפשר כתיבה לרגיסטר -A

:T2

- אומר למולטיפלקסר שיש להעביר את ערך המספרי שמופיע בכניסה DIN. אומר למולטיפלקסר שיש להעביר את ערך BusWires ל
 - . לבצע פעולת חיבור (קבענו ש 1 לוגי הוא ביצוע פעולת חיבור). -AddSub=1 אומרים ל-AddSub=1 ה מחבר את הערך שנמצא ברגיסטר A והערך שנמצא על ה-AddSub=1
- נכתבת (ALU מוצא החיסור (מוצא התוצאה של פעולת התיסטר G. התוצאה לוגי כדי לאפשר כתיבה לרגיסטר G_{in} אל רגיסטר G_{in}

:T3

- קוראים את הערך שנמצא ברגיסטר G כלומר, אומרים למולטיפלקסר להעביר את G קוראים את קוראים את G שברגיסטר G שברגיסטר G
- נכתב אל BusWires מעלים ל 1 לוגי כדי לאפשר כתיבה לרגיסטר הערך שנמצא על ה $-RX_{in}$ הרגיסטר.
 - . מעלים ל 1 לוגי שאומר שסיימנו את הפקודה וניתן לעבור לפקודה הבאה Done

מקודת MAVIALL

פקודה זו מאפשרת לכתוב ערך מספרי מהכניסה DIN אל כל הרגיסטרים. יכול להיות שימושי כאשר אנחנו רוצים לאפס את כל הרגיסטרים יחד (לנקות את הזיכרון) במקום לכתוב אפס לכל רגיסטר בנפרד.

T0

:T1

- אומר את שיש להעביר את ערך המספרי שמופיע בכניסה DIN. אומר המספרי שיש להעביר את את הערך המספרי שמופיע בכניסה BusWires ל
- את הערך נותנים את כולם ולכן, אנחנו נותנים את אנחנו צריכים אנחנו צריכים את הערך RX_{in} בכדי לכתוב לכל הרגיסטרים יחד. BusWires נכתב אל בל הרגיסטרים יחד.
 - . מעלים ל 1 לוגי שאומר שסיימנו את הפקודה וניתן לעבור לפקודה הבאה Done

הקונטרולים ששולטים על המולטיפלקסר מוגדרים באופן הבא:

- SRout מוגדר בקוד מוגדר או $R0_{out}-R7_{out}$ מוגדר בקוד
 - SGout בקוד נקרא בקוד נקרא G_{out} •
 - SDout נקרא אצלנו בקוד DIN_{out} •

```
// Control FSM outputs
 2
         always @(Tstep Q or I or Xreg or Yreg) begin
              //... specify initial values
 4
             Ain <= 1'b0;
             Gin <= 1'b0;
                                                        בכל מחזור מבוצע איפוס של כל הקונטרולים.
             Done <= 1'b0;
                                                             איפוס הקונטרונים מונע פגיעה בפעולת
 8
             Rin <= 8'b0;
             SDout <= 1'b0;
                                                         המעבד, רק הקונטרולים הרלוונטיים ידלקו
             SGout <= 1'b0;
             SRout <= 8'b0;
                                                                                     בכל מחזור.
             IRin <= 1'b0;
14
             case (Tstep_Q)
                 T0: begin
                                           // Signals in Time Step 0
                          IRin <= 1'b1; // Enable write to IR register. Store DIN in IR
                      end
18
19
                  T1: begin
                                           // Signals in Time Step 1
                          case (I)
                              MV: begin
                                   Rin <= Xreg; // enable write to register SRout <= Yreg; // select register to read
24
                                   Done <= 1'b1;
                                   end
26
                              MVI: begin
28
                                   SDout <= 1'b1; // read immidate number from DIN
                                                   // enable write to register
29
                                   Rin <= Xreg;
30
                                   Done <= 1'b1;
                                   end
                              ADD: begin
                                   SRout <= Xreg; // read from register
                                   Ain <= 1'b1;
                                                   // enable write to register A
                              SUB:begin
                                   SRout <= Xreg; // read from register
Ain <= 1'b1; // enable write to register A
                                   Ain <= 1'b1;
40
41
                                   end
42
43
                               ADDI: begin
44
                                   SRout <= Xreg; // read from register
45
                                   Ain <= 1'b1;
                                                   // enable write to register A
46
                                   end
47
48
                              MVIALL: begin
49
                                   SDout <= 1'b1; // read immidate number from DIN
                                   Rin <= 8'hFF; // enable write to all registers
Done <= 1'b1;
51
                                   end
54
                               default:
                                   Done <= 1'b1;
                          endcase //case(I)
58
                      end //T1
                 T2: begin
                                      // Signals in Time Step 2
61
                          Gin <= 1'b1;
                                                       // enable write to register G
63
64
                          case(I)
65
                              ADD:begin
66
                                   SRout <= Yreg;
                                                        // read from register
                                   selectOP <= 1'b1; // tell ALU to do ADD
67
68
                                   end
69
                               SUB:begin
                                   SRout <= Yreg;
                                                        // read from register
72
                                   selectOP <= 1'b0;
                                                        // tell ALU to do SUB
                                   end
```

```
74
75
76
77
78
79
80
                                             ADDI:begin


SDout <= 1'b1; // read immidate number from DIN selectOP <= 1'b1; // tell ALU to do ADD
                                 end endcase //case(I)
end //T2
81
82
83
                          T3: begin
                                                  // Signals in Time Step 2
84
                                 SGout <= 1'b1; // read from register G
Rin <= Xreg; // enable write to register
Done <= 1'b1;</pre>
85
86
87
88
                    end //T3
endcase //case(Tstep_Q)
89
90
91
92
              end //always
```


מצורף. proc.v מצורף.

סימולציות

בדיקות בסיסיות

Functional סימולציית





$$R_0 - R_1 \rightarrow R_0 : SUB$$
 • 5 $\rightarrow R_0 : MVI$ •


$$R_1 + 3 \rightarrow R_1 : \text{ADDI} \quad \bullet \quad R_0 \rightarrow R_1 : \text{MV} \quad \bullet$$


$$2 \rightarrow R_0 - R_7 : MVIALL$$
 • $R_0 + R_1 \rightarrow R_0 : ADD$ •

מהסימולציה ניתן לראות שהפקודות עובדת כנדרש.

הסימולציה אינה עוברת על כל המצבים ועל מקרה קיצון, בהמשך נתייחס לכך.

סימולציית Timing






- קפיצות במעברים הנובעות ממעבר של ביטים מדורג בbus, הנגרם ממגבלה חומרתית. משך זמן המיתוג בין בית לביט הוא שונה בגלל שוני חומרתי שעשוי להיות מרמת הטרנזיסטור.
- המחובר G רכיב אסינכרוני, לכן המוצא משתנה כל הזמן בהתאם לשינויים בכניסות. לכן רגיסטר ALU פוצא הערך. הוא דוגם את הערך במוצא בתזמון הנכון, ומאפסן בו את הערך.

מהסימולציות ניתן לראות שהלוגיקה תקינה, אין בעיות תזמונים (בבדיקות הנייל).

בדיקות נוספות

1. בדיקת פקודה לא מוגדרת




בסימולציה (functional) הגדרנו פקודה לא מוגדרת (לא אחת מבין שש הפקודות המוגדרות).

עבור פקודה, שאר הערכים במעבד Done=1 $^{\prime}$ b1 העלאת דגל דגרנו בשלב בשלב הגדרנו בשלב במעבד מוגדרת הגדרנו בשלב במעבי נשארים ללא שינוי.

בנוסף ניתן לראות שהפקודה נדגמת בעליית שעון ומותנת בלחיצה על כפתור run.

2. לחיצה על run בזמן ריצה של פקודה



בסימולציה ניתן לראות ריצה של פוקדת ADD, במהלך הריצה הוספנה לחיצה של run.

ניתן לראות שהלחיצה לא פוגעת בריצת הפקודה.

מפלט הקומפלציה מתקבל שהתדר המקסימלי בו המעבד יכול לעבוד הוא 79.96 MHz.

הבדיקות שביצענו אינן מכסות את כל המקרים האפשריים.

נושא הבדיקות הוא אתגר רציני. בכיתה דנו בכך, הוסבר לנו בכלליות על נוהל בדיקות המקובל באינטל, כך שעל כל כותב קוד יש כ- 1.5 אנשים שבודקים את הקוד, ובנוסף נהוג לבצע מידול של המעבד/ מודול/ רכיב בשפת תכנות ולהכניס קלטים שונים (מושכלים) ולהשוואות פלטים במטרה לכסות את מרבית המקרים.

סיכום

בדו״ח מימשנו מעבד Multi-cycle, כל פקודה מבוצעת במספר שונה של מחזורי שעון, ובכך זמן המחזור של פקודת מסוימת יתקצר, כיוון שזמן המחזור של כל פקודה לא נקבע על ידי זמן ביצוע הפקודה הארוכה ביותר single-cycle. בנוסף נוכל לעבוד עם תדר עבודה מהיר יותר משל הsingle-cycle.

- כל פקודה במספר שונה של מחזורי שעון, ובכך זמן ביצוע הפקודות נ
 - אין כפילות חומרה

: חסרונות

- מצריך שימוש במספר גדול יותר של רגיסטרים בהשוואה לSingle-cycle, כדי לשמור את הערכי הביניים במהלך ביצוע הפקודה.

על מנת להפוך את המעבד לsingle-cycle, דרוש שכל הפקודות יבוצעו במחזור שעון אחד שיקבע ע"פ זמן ביצוע הפקודה הארוכה ביותר (זמן המחזור יהיה לכל הפחות הזמן מחזור של הפקודה הארוכה ביותר).

קישור לסרטון הרצת מספר פקודות על הכרטיס FPGA

https://youtu.be/9EkBlEJSea0