



## Seminario de Solución de Problemas de Arquitectura de Computadoras


### Practica #1: Compuertas Lógicas

**Nombre:** Ricardo David Lopez Arellano

**Objetivo:** Identificar y asociar el símbolo lógico, expresión matemática y tabla de verdad de los operadores lógicos AND, OR, NOT, NAND, NOR, XOR y XNOR. A partir de la conexión y simulación de las compuertas lógicas.

#### Diagrama

*Incluye diagrama correspondiente al circuito.*



**Problemas:** No hubo problemas.

**Soluciones:** Preguntando a mi compañera de equipo.

### **¿Cuáles son las principales diferencias entre las familias lógicas: TTL y CMOS?**

#### Diferencias entre TTL y CMOS

- Los componentes CMOS son usualmente más caros que los equivalentes en TTL. Sin embargo, la tecnología CMOS es más barata a nivel de sistema, esto debido a los chips que poseen un menor tamaño además que requieren menos regulación.
- Los circuitos CMOS no drenan tanta potencia como los TTL en los períodos de inactividad. Sin embargo, el consumo de potencia de los CMOS se incrementa más rápidamente que los TTL al aumentar la velocidad del reloj. Un menor consumo de corriente requiere menor distribución de la fuente de alimentación, teniendo como producto un diseño más sencillo y barato.
- Debido a que los tiempos de subida y bajada son mayores, la transmisión de las señales digitales resulta más sencilla y barata con los chips CMOS.
- Los componentes CMOS son más susceptibles a daños por descargas electrostáticas con respecto a los componentes TTL

#### Características Generales

- Disipación de baja potencia: La disipación de potencia depende de la potencia de la fuente de poder, su frecuencia, carga en la salida y el tiempo de arranque. A 1 MHz y a 50pF de carga, la disipación de potencia es típicamente 10nW por compuerta.
- Retrasos de propagación corta: Depende de la fuente de poder, los retrasos de propagación son usualmente de 25 ns a 50 ns.
- Tiempos de subida y bajada controlados: Los flancos de subida y de bajada son usualmente denominados como rampas en lugar de funciones de escalón, y tardan entre 20% – 40% más que los retrasos de propagación.
- La inmunidad al ruido ronda el 50% o 45% de la oscilación lógica.
- Niveles lógicos serán esencialmente iguales a la fuente de poder, esto debido a la alta impedancia de entrada.
- Nivel de tensión desde 0 a VDD donde VDD es la fuente de tensión. Un nivel bajo es cualquier valor entre 0 y 1/3 de VDD mientras que un nivel alto se representa como cualquier valor entre 2/3 VDD y VDD.

#### **Conclusiones:**

En esta práctica aprendí a utilizar los operadores AND, OR, NOT, NAND, NOR, XOR y XNOR apartir de la simulación del circuito realizado, en el circuito dependiendo en donde estuviera el boton (ON-OFF) se hacía de color el botón ya fuera amarillo o azul y los demás permanecían apagados.

## Referencias

La ficha bibliográfica es: Carlos Geraldino. (13 de mar. de 2019). Ttl y cmos circuitos digitales. 21 de sep. de 2020, de Slideshare Sitio web: <https://es.slideshare.net/CarlenisGeraldino/ttl-y-cmos-circuitos-digitales#:~:text=Diferencias%20entre%20TTL%20y%20CMOS,adem%C3%A1s%20que%20requiere%20menos%20regulaci%C3%B3n>