Schémas haute définition

Casiers connectés - Projet Speed-up - 21 octobre 2026

Sept vues complètes : architecture, alimentation, traitement, bus, verrouillage et deux cartes de casier.

Images assemblées à partir de 142 captures agrandies et chevauchantes. Aucun agrandissement artificiel des anciennes captures.

Les pages suivantes gardent la résolution des PNG : utiliser le zoom du lecteur PDF pour lire les petits repères et les annotations.

Le projet source conserve ses six départs de bus. La réalisation prévue porte sur deux maquettes de deux casiers, avec des Raspberry Pi déjà acquis.

Cet atlas documente les schémas visibles ; il ne constitue pas une validation électrique ni un export KiCad éditable.

Page 2 : Architecture générale / Block Diagram (2829 x 792 pixels)

Page 3 : POWER - Alimentation (2783 x 2246 pixels)

Page 4 : CONTROL - ESP32 (2661 x 2453 pixels)


Page 5 : BUS - Six départs 1-Wire (2745 x 2453 pixels)

Page 6 : LOCK - Verrou global (3176 x 2246 pixels)

Page 7 : CASIER_A - Carte de référence (2039 x 2453 pixels)

Page 8 : CASIER_B - Seconde carte (2077 x 2453 pixels)


Architecture générale / Block Diagram



POWER - Alimentation logique 5 V vers 3,3 V

ENTREE : source externe 5 V +/-2%, flottante, limitee a 3 A.

Budget simultane : entree <=1,60 A ; charge 3,3 V <=0,55 A.



Capacites non polarisees - valeurs nominales et effectives

C1 : 47 uF ; conserver >=33 uF a 5,1 V.

C2 : 10 uF ; conserver >=5 uF a 3,4 V. C3 : 100 nF.

Stabilite LDO : sortie >=1 uF effectif, ESR <=1 ohm ; confirmer le biais DC.

Thermique - cuivre et verification indispensables

U1 : <1,04 W a 0,55 A ; grande plage GND sur languette + vias thermiques.

Viser theta <=75 degres C/W ; mesurer Tj <115 degres C en essai.

D1 : jusqu'a 0,88 W ; cuivre aux deux bornes ; viser Tj <125 degres C.

ATTENTION : aucune protection contre 12 V ni contre une surtension d'entree.

D1 bloque seulement l'inversion ; bloc secteur non regule non couvert.

CONTROL - ESP32 / six bus 1-Wire / verrou

Antenne 32E : au bord de carte, zone sans cuivre, loin du verrou et des cables.

Radio : 22u + 100n au plus pres.

3V3 fournie par POWER.

C4 : au moins 10u effectifs.

RESET / BOOT

EN : R1/C6, RC ~10 ms.

Rails stables >=50 us avant EN.

Reset bas >=50 us.

GPIO0 haut au repos (R2).

APPARIAGE : CONTACT SEC EXTERNE


J3 : fermer 1-2, aucune tension.

GPIO34 : entree seule.

R3 : tirage externe obligatoire.

Ferme : ~0,30 V ; C7 ~1 ms.

Antirebond logiciel : 50 ms.



DATA1..6 : GPIO25/26/27/18/19/21

Jamais de sortie haute active.


Tirages et protections dans BUS.


LOCK_CMD : GPIO32, sortie.

LOCK_SENSE : GPIO33, feedback.

DATA 1-Wire -> BUS

Drain ouvert : DATA seulement.





J2 : UART 3,3 V, 6 pins, sans Vcc.


J2 : 1/6 GND ; 2 RX vers ESP32 ; 3 TX depuis ESP32 ; 4 EN ; 5 BOOT.

EN/BOOT : contact vers GND ou drain ouvert ; jamais 5 V. Aucun USB.

Telechargement : BOOT bas pendant reset, puis 1 ms apres liberation EN.

BUS - Six départs 1-Wire

BUS - SIX CANAUX INDEPENDANTS / CIRCUIT CENTRAL ET FAISCEAUX EXTERNES



ALIMENTATION AMONT COMMUNE

VLOGIC: source limitee en courant, capacite 2A.

C20: reservoir 10u sur VLOGIC, hors DATA.

F20-F25: rapides 0.5A; pas de limiteur de courant.

GPIO drain ouvert: 0 ou relache; aucun niveau haut force.

Un tirage 2.2k vers 3V3 par ligne; 33 ohms serie.

Reset protocolaire; recovery initial 20us, standard speed.

20us = recuperation initiale, PAS duree de l'impulsion reset.

Aucune terminaison, conversion 5V ou MOS ajoute. Aucun C DATA.

EXTERIEUR - DEPART 1

J20: 1=DATA / 2=POWER / 3=GND

nappe continue ======================================

| | | | |

derivations courtes M1 M2 M3 M4 M5

Cinq modules cible a tester; deux cartes demo sur OW1.

EXTERIEUR - DEPART 2

J21: 1=DATA / 2=POWER / 3=GND

nappe continue ======================================

| | | | |

derivations courtes M1 M2 M3 M4 M5

Cinq modules cible a tester; cartes hors circuit central.

EXTERIEUR - DEPART 3

J22: 1=DATA / 2=POWER / 3=GND

nappe continue ======================================

| | | | |

derivations courtes M1 M2 M3 M4 M5

Cinq modules cible a tester; cartes hors circuit central.

EXTERIEUR - DEPART 4

J23: 1=DATA / 2=POWER / 3=GND

nappe continue ======================================

| | | | |

derivations courtes M1 M2 M3 M4 M5

Cinq modules cible a tester; cartes hors circuit central.

EXTERIEUR - DEPART 5

J24: 1=DATA / 2=POWER / 3=GND

nappe continue ======================================

| | | | |

derivations courtes M1 M2 M3 M4 M5

Cinq modules cible a tester; cartes hors circuit central.

EXTERIEUR - DEPART 6

J25: 1=DATA / 2=POWER / 3=GND

nappe continue ======================================

| | | | |


derivations courtes M1 M2 M3 M4 M5

Cinq modules cible a tester; cartes hors circuit central.

Cartes en derivation: jamais de continuite de nappe sur les cartes, aucun tirage local. Raccordement hors tension.

Essais oscilloscope debut/fin: 1/2/5 modules puis 10 en surcharge; niveaux, recovery, erreurs. TVS: ESD, pas protection DATA/POWER.

LOCK — verrou provisoire 12 V / 1 A



PUISSANCE / BOUCLE MOS + ROUE LIBRE

F1 : fusible 1,5 A ; D3 : anti-inversion.

D4 : roue libre ; D5 : TVS alimentation.

LOCK_CMD active haut ; R7 : pulldown grille.

Hypothèse : énergisé = verrouillé.

Libération mécanique manuelle requise.

R10 : unique bond GND / PGND, hors courant coil.

RETOUR CONTACT SEC ISOLÉ

Filtre 3,3 V séparé de la puissance.


Commun GND ; fermé = confirmé (bas).

Ouvert = non confirmé / fil coupé.

Aucune injection 12 V ; câble ≤ 1 m.

CASIER_A — carte reference / detection optique

DATA = OW1 ; POWER = ROW1_POWER ; GND. Derivation unique, jamais serie.



NOTES — seuils conditionnels a VPOWER = 5,000 V seulement

Vref = (VPOWER/47k + Vout/100k) / (2/47k + 1/100k)

= 0,404858 VPOWER + 0,190283 Vout.

Sorties ideales 0/5 V, Vos=0, Vh typ. 3,3 mV : haut 2,977 V / bas 2,023 V (~2,98 / 2,02 V).

Niveaux reels, R a 1%, offset et hysteresis : mesurer les seuils ; ils suivent POWER (3,8..5,1 V).

Portee 100 mm non garantie : tester lumiere, alignement et coupure ; tubes noirs, guide du casier.


PIOB latch=1 ; init 0x03 ; 0x02 allume PIOA sans fermer PIOB. Aucun courant optique sur DATA.

bit2 bas = present : present=(statut & 4)==0 ; lecture valide + stabilite 300 ms.

Module non joignable = inconnu ; perte POWER = detection suspecte, meme si DS reste joignable.

Deux masses DS raccordees, NC ouvert visible. C101/C102 sur POWER uniquement ; D103 = protection ESD.

CASIER_B – seconde carte / dérivation 1-Wire



J201 : dérivation unique de la nappe continue.

Pas de chaîne à travers la carte.

Deux GND ; NC ouvert. Aucun condensateur sur DATA.

PIOA : signalisation active bas (0x03 repos, 0x02 allumé).

U201 : parasite sur OW1, sans Vcc.

D201 : émetteur IR

R201 : 180 Ω / 0,25 W

Q201 : récepteur

R203 × C203 ≈ 0,47 ms

U202 : comparateur

R206 : retour positif

PIOB : latch = 1, entrée uniquement ; R207 limite la contention.

Bit2 bas = objet présent ; haut = absent, après 300 ms stables.

getPIO() = 0xFF : erreur, pas absence.

100 mm : hypothèse optique NON garantie. Guides + tubes opaques requis.