Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1_Aula_13

Tema: Introdução à linguagem Verilog e simulação em Logisim (circuitos sequenciais)

Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt). Sugere-se usar como nome Guia_xx.txt, onde xx indicará o guia, exemplo Guia_01.txt.

Todos os arquivos deverão conter identificações iniciais com o nome e matrícula, no caso de programas, usar comentários.

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues **separadamente**, a fim de que possam ser compilados e testados.

Sugere-se usar como nomes Guia_01yy.v, onde yy indicará a questão, exemplo Guia_0101.v

As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, como comentários.

Atividades extras e opcionais

Outras formas de solução serão **opcionais**; não servirão para substituir as atividades a serem avaliadas. Caso entregues, poderão contar apenas como atividades extras.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas apenas como arquivos para visualização, mas não terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e **não** terão validade para fins de avaliação.

Atividade: Circuitos sequenciais – Flip-Flops – Contadores

Análise e síntese de circuitos sequenciais

As técnicas para análise de circuitos sequenciais que implementam uma certa máquina de estados finitos, em geral, dividem-se em duas etapas:

- 1. determinar as funções que determinam o próximo estado e as saídas
 - 1.1 especificar as equações que representem a lógica do circuito e as saídas de cada *flip-flop* (estado corrente);
 - 1.2 especificar as equações que determinem as transições entre dois pulsos de *clock*;
 - 1.3 construir a tabela de transições para cada uma das combinações das entradas, indicando quais os próximos estados;
 - 1.4 identificar todas as combinações que representem um mesmo estado e reescrevê-las em uma tabela de estados;
- construir as tabelas de estados/saídas que especifiquem o comportamento do circuito para todas as combinações das entradas e do estado corrente:
 - 2.1 verificar as funções das saídas em relação às entradas e aos estados correntes;
 - 2.2 após avaliar todas as combinações de entradas e estados, combinar a tabela de estados com essas informações e criar a tabela de estados/saídas, relacionando cada saída ao próximo estado.

Exemplo 1:

Considerar o circuito abaixo com um *flip-flop* tipo D.




Tabela de transições

$Q_t \xy$	00	01	10	11	
0	0	1	0	1	
1	1	1	0	0	
Q_{t+1}					

Equações de transições


$$D = x' \cdot Q + y \cdot Q'$$

$$Q_{t+1} = x' \cdot Q_t + y \cdot Q'_t$$

Tabela de estados/saídas

Q _t \xy	00	01	10	11
Α	A,0	B,1	A,0	B,1
В	B,1	B,1	A,0	A,0
estados		Q _{t+1} ,	saída	

Diagrama de estados



Considerar o circuito abaixo com dois flip-flops tipo JK.




Tabela de transições

S₁ S₂ X S₁ S₂ Saída (t) (t) (t+1) (t+1)

0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	1	0	0	0	0
1	1	1	0	1	1

Equações de transições

$$saida = s_1 \cdot s_2 \cdot x$$

$$J_1 = s_2 \cdot x' e K_1 = s_2 + x$$

$$J_2 = s_1 + x e K_2 = x'$$

$$\begin{split} Q_{t+1} &= J_1 \ Q'_t + K_1' \ Q_t \\ s_1 &= s_2 \bullet x' \bullet s_1' + (s_2 + x)' \bullet s_1 \\ &= s_2 \bullet x' \bullet s_1' + s_2' \bullet x' \bullet s_1 \\ &= x' \bullet (s_2 \bullet s_1' + s_2' \bullet s_1) \\ &= x' \bullet (s_1 \quad \textbf{xor} \quad s_2) \end{split}$$


$$\begin{split} Q_{t+1} &= J_2 \ Q'_t + K_2' \ Q_t \\ S_2 &= (x+s_1) \bullet s_2' + (x')' \bullet s_2 \\ &= (x \bullet s_2') + (s_1 \bullet s_2') + (x \bullet s_2) \\ &= x \bullet (s_2' + s_2) + (s_1 \bullet s_2') \\ &= x \quad + \quad (s_1 \quad \bullet \quad s_2') \end{split}$$

Tabela de estados/saídas

S ₁	S 2	x=0	x=1	saída

0	0	0	0	0	1	0
0	1	1	0	0	1	0
1	0	1	1	0	1	0
1	1	Λ	Λ	Λ	1	0/1

Diagrama de estados




Exemplo 2:

Projetar um contador crescente módulo 4 (0-1-2-3-0) com *flip-flops* tipo D.

Tabela de transições

Diagrama de estados




	S ₁ (t)	S 2 (t)	evento	S ₁ (t+1)	S ₂ (t+1)
	а	b	С	а	b
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	0	1
3	0	1	1	1	0
4	1	0	0	1	0
5	1	0	1	1	1
6	1	1	0	1	1
7	1	1	1	0	0

Equações de transições

sinais	SoP	mintermos	simplificação
S 1	3,4,5,6	a'bc+ab'c'+ab'c+abc'	ac'+ab'+ab'c
S 2	1,2,5,6	a'b'c+a'bc'+ab'c+abc'	bc'+b'c

Circuito




Exemplo 3:

Projetar um contador decrescente módulo 4 (0-3-2-1-0) com flip-flops tipo D.

Tabela de transições

Diagrama de estados




	S ₁ (t)	S 2 (t)	evento	S ₁ (t+1)	S ₂ (t+1)
	а	b	С	а	b
0	0	0	0	0	0
1	0	0	1	1	1
2	0	1	0	0	1
3	0	1	1	0	0
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	1	1
7	1	1	1	1	0

Equações de transições

sinais	SoP	mintermos	simplificação
S ₁	1,4,6,7	a'b'c+ab'c'+abc'+abc	ac'+ab+a'b'c
S 2	1,2,5,6	a'b'c+a'bc'+ab'c+abc'	bc'+b'c

Circuito



Exercícios

- 01.) Projetar e descrever em Logisim e Verilog um módulo, com portas e flip-flops tipo JK apenas, para implementar um contador assíncrono decrescente com 5 bits de comprimento. DICA: Ver modelo anexo.
- 02.) Projetar e descrever em Logisim e Verilog um módulo com portas e flip-flops tipo JK apenas, para implementar um contador assíncrono crescente com 5 bits de comprimento.
- 03.) Projetar e descrever em Logisim e Verilog um módulo, com portas lógicas e flip-flops tipo JK apenas, para implementar um contador assíncrono decádico crescente com 4 bits de comprimento. DICA: Ver modelo anexo.
- 04.) Projetar e descrever em Logisim e Verilog um módulo com portas e flip-flops tipo JK apenas, para implementar um contador assíncrono decádico decrescente com 4 bits de comprimento.
- 05.) Projetar e descrever em Logisim e Verilog um módulo, com portas e flip-flops tipo T apenas, para implementar um contador síncrono módulo 7. DICA: Ver modelo anexo.

Extras

- 06.) Projetar e descrever em Logisim e Verilog um módulo, com portas e flip-flops tipo JK apenas, para implementar um contador em anel com 6 bits de comprimento. DICA: Ver modelo anexo.
- 07.) Projetar e descrever em Logisim e Verilog um módulo com portas e flip-flops tipo JK apenas, para implementar um contador em anel torcido com 6 bits de comprimento. DICA: Ver modelo anexo.

Flip-flops


Flip-flop	Estados	Característica	Transição	Equação
S Q R Q' CLK	00 00 00 00 00 00 00 00 00 00 00 00 00	$\begin{array}{ c c c c c c c c c }\hline S & R & Q_{t+1} & Q'_{t+1} \\ \hline 0 & 0 & Q_{t} & Q_{t}' \\ \hline 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 \\ 1 & 1 & ? & ? \\ \hline \end{array}$	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	Q _{t+1} =S+R'.Q _t
D Q CLK		$ \begin{array}{c cccc} D & Q_{t+1} & Q^t_{t+1} \\ \hline 0 & 0 & 1 \\ 1 & 1 & 0 \\ \hline \end{array} $	$\begin{array}{c cccc} Q_t & Q_{t+1} & D \\ \hline 0 & 0 & 0 \\ \hline 0 & 1 & 1 \\ \hline 1 & 0 & 0 \\ \hline 1 & 1 & 1 \\ \end{array}$	$Q_{t+1} = D$
T Q Q' CLK	0 0 1 0	$ \begin{array}{c cccc} T & Q_{t+1} & Q'_{t+1} \\ 0 & Q_t & Q_t' \\ 1 & Q_t' & Q_t \\ \end{array} $	$\begin{array}{c cccc} Q_t & Q_{t+1} & T \\ \hline 0 & 0 & 0 \\ \hline 0 & 1 & 1 \\ \hline 1 & 0 & 1 \\ \hline 1 & 1 & 0 \\ \end{array}$	$Q_{t+1} = T \oplus Q_t$
CLK	10 11 00 01 01 01 11	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$Q_{t+1}=J.Q_t'+K'.Q_t$

Configurações especiais

Flip-flop	Estados	Característica	Transição	Equação
CTK K Ø, A O	01 0 10	J K Q _{t+1} Q' _{t+1} 0 1 0 1 1 0 1 0	$\begin{array}{c ccccc} Q_t & Q_{t+1} & J/D & K/D' \\ \hline 0 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 1 & 1 & 0 \\ \end{array}$	$\begin{aligned} Q_{t+1} &= 1.Q_t' + 0'.Q_t \\ Q_{t+1} &= 1 \\ Q_{t+1} &= 0.Q_t' + 1'.Q_t \\ Q_{t+1} &= 0 \end{aligned}$
T J Q K Q' CLK	00 0 10 00	J K Q _{t+1} Q' _{t+1} 0 0 Q _t Q _t ' 1 1 Q _t ' Q _t	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$\begin{aligned} &Q_{t+1} {=} 0.Q_t' {+} 0'.Q_t \\ &Q_{t+1} {=} 0'.Q_t &= Q_t \\ &Q_{t+1} {=} 1.Q_t' {+} 1'.Q_t \\ &Q_{t+1} {=} 1.Q_t' &= Q_t' \end{aligned}$


```
module dff ( output q, output qnot,
                                                         module tff (output q, output qnot,
             input d, input clk,
                                                                      input t, input clk,
             input preset, input clear );
                                                                      input preset, input clear );
reg q, qnot;
                                                         reg q, qnot;
always @( posedge clk )
begin
                                                         always @( posedge clk or ~preset or ~clear)
 if (clear)
              begin q \le 0; q = 1; end
                                                         begin
 else
                                                          if (~clear)
  if (preset) begin q <= 1; qnot <= 0; end
                                                          begin q \ll 0;
                                                                                  qnot <= 1; end
  else
                                                          else
              begin q <= d; qnot <= ~d; end
end
                                                          if (~preset)
                                                           begin q \ll 1;
                                                                                  qnot \le 0; end
endmodule // dff
                                                          else
                                                           begin
module jkff ( output q, output qnot,
                                                            if (t) begin q \le q; qnot \le qnot; end
        input j, input k,
                                                           end
        input clk, input preset, input clear );
                                                         end
reg q, qnot;
                                                         endmodule // tff
always @( posedge clk or
                                                         module srff (output q, output qnot,
           posedge preset or
                                                                       input s, input r, input clk,
           posedge clear)
                                                                       input preset, input clear );
begin
                                                         reg q, qnot;
 if (clear)
              begin q \le 0; q = 1; end
                                                         always @( posedge clk )
 else
                                                         begin
  if (preset) begin q <= 1; qnot <= 0; end
                                                          if (clear)
                                                                         begin q <= 0; qnot <= 1; end
  else
                                                          else
   if ( j & \simk ) begin q <= 1; qnot <= 0; end
                                                            if (preset) begin q <= 1; qnot <= 0; end
   else
                                                            else
    if (\sim i \& k) begin q \le 0; q \le 1; end
                                                             if (s \& r) begin q \le 1; q = 0; end
    else
                                                             else
    if ( j & k )
                                                              if (\sims & r) begin q <= 0; qnot <= 1; end
         begin q <= ~q; qnot <= ~qnot; end
                                                              else
end
                                                               if(s&r)
                                                                begin q <= 0; qnot <= 0; end // arbitrary
endmodule // jkff
                                                         end
                                                         endmodule // srff
```

(Down) Asynchronous counter





OPS: CLR - 1 - pulse


(Down) Decade counter




OPS: CLR - 1 - pulse








OPS: CLR - 1 - pulse



OPS: CLR - 1 - CLK



Counter base 5 pulso x1 :

