Vol. 21 Suppl. Dec. 2006

基于ADS8364 的多通道高速数据采集处理系统

陈子为1 邓 芳2

(1. 成都信息工程学院电子工程系,成都,610225; 2. 湖北教育学院计算机科学与工程系,武汉,430205)

摘要:提出了一种基于ADS8364的多通道同步实时数据采集处理系统的设计与实现方案,给出了硬件接口电路及部分关键的程序。该设计以ADS8364与TMS320LF2407A-40为核心器件,具有6个独立的A/D通道,能实现16位数据采集。将该系统应用到语音实时处理中,结果表明,该系统能够满足实时语音处理要求,效果较好。 关键词:数字信号处理;数据采集;ADS8364;TMS320LF2407A-40

中图分类号:TN911.25

文献标识码:A

Multi-channel Real-Time Data Acquisition and Processing System Based on ADS8364

Chen Ziwei¹, Deng Fang²

(1. Electronic Engineering Department,

Chengdu University of Information Technology, Chengdu, 610225, China;

2. Department of Computer Science, Hubei Institute of Education, Wuhan, 430205, China)

Abstract: The design scheme of a multi-channel real-time data acquisition and processing system based on ADS8364 is presented, including the hardware interface circuit design and parts of key codes. The system is designed by using ADS8364 and TMS320LF2407A-40 as the A/D device. And it consists of six independent A/D channels for 16-bit data acquisition. The system is applied to the real-time speech processing, and the processing demands are satisfied with good results.

Key words: digital signal processing; data acquisition; ADS8354; TMS320LF2407A-40

引 言

高速数字信号处理系统、高速图象信息转换、语音实时处理系统以及雷达、通讯、军工、医疗化工等领域时需要对现场的多个模拟信号进行同步采样,使采集到的数据不仅含有模拟信号的频率幅度特性,同时还保持不同模拟信号之间的相位差异。如果使用传统的异步多路数据采集芯片,相互之间很难做到同步,模拟信号之间的相位差别信息将会丢失,数字信号处理系统也就无法从采样信号中得到模拟系统的正确状态,因此对这样的数据采集处理系统不仅要求 CPU 的处理速度快,而且对模数转换器(ADC)的转换速度和精度以及多路ADC 之间的同步有很高要求。随着数字信号处理(Digital signal processing, DSP)技术的出现,特别是近几年 DSP 芯片的价格不断下降和其开发工具日臻成

熟,人们越来越多地选择 DSP 处理器取代单片机作为单片控制系统的核心。同时高性能多通道同步 ADC 芯片的出现,也使得单片多通道 ADC 代替多片单通道 ADC 成为可能。

本文在简介ADS8364和TMS320LF2407A-40(以下简称LF2407A)的功能、性能和特点的基础上,介绍了一种基于16位高速6通道同步模数转换器 ADS8364和性能优良的数字信号处理器LF2407A的多通道高速数据采集处理系统的硬件接口电路和软件编程方法。

1 基于ADS8364 的数据采集与处理 系统

1.1 系统的总体设计

本系统硬件设计是以ADC(ADS8364)和DSP

基金项目:成都信息工程学院科研基金(CRF200509)资助项目。

收稿日期:2006-09-22;修订日期:2006-11-10

(LF2407A)为核心。系统设计框图如图1所示,整个系统由信号调理、信号采样、高速信号处理等3个部分组成。信号调理电路是对模拟通道送来的信号进行压缩调整以满足ADS8364的采样电平;信

号采样是完成模拟信号的数字化(由 ADS8364 完成);高速数字信号处理是在 DSP 内完成特定的数字信号处理算法(与具体应用有关,例如语音合成)。




图1 系统设计框图

系统提供了6路模拟量输入通道,模拟量通过信号调理之后进入ADC。对模拟通道的选择、ADC的控制读取、数据的存储由DSP来控制。采集完数据后会产生一个中断给DSP,由DSP来进行数据的处理。至于采集多少数据产生一次中断由具体的应用来决定,本系统为了对数据及时处理,每采集完6路数据就产生一次中断。

LF2407A 外接10 MHz 晶振,再由内部时钟发 生器进行4倍频,使系统时钟工作在40 MHz。由于 DSP 面向的是数据密集型的应用,一般系统要求 处理的数据量大且实时性要求高,而 LF2407A 片 内最多只有544 字的DARAM 和2 K 字的SARAM 可以留给用户存储数据,对于本设计中的多通道高 速数据采集系统来说显然不够,因此系统需要外扩 高速大容量的数据缓冲存储器。为了便于 LF2407A 高速存入和读取 A/D 转换后的数据,本 系统选用了CYPRESS 公司生产的高速 SRAM 芯 片CY7C1020V-15,其容量为32 K×16 位。如需外 扩更大容量的存储器,可以利用LF2407A的I/O 地址来扩展[1]。CY7C1020V-15 的工作电压为 3.3 V,与LF2407A的I/O电压相匹配,无需电压转换 接口电路。而且,由于CY7C1020V-15的存取速率 为15 ns,其速度与LF2407A的速度相匹配,因此 DSP 可以全速运行,而无需插入等待状态。

在图 1 中,LF2407A 通过串行口与计算机连接,采用芯片PDIUSBD12 驱动USB 总线接口。这样数据采集系统既可以在线采集数据,也可以以离线的方式采集,最后再传输到计算机进行数据处理。

1. 2 TMS320LF2407A-40 简介[2]

TMS320LF2407A-40集成了数字信号处理和 电机运动的数字化控制功能,是高效、高精度的数 字控制器。LF2407A DSP 的特点是采用高性能静态 CMOS 技术,使得供电电压降为 3.3 V,减少了控制器的功耗;40 MIPS 的执行速度使得指令周期缩短为 25 ns;具有 192 K字的可寻址存储器空间;16 通道 10 位 A/D 转换器,其最大转换速率为 375 ns;41 个可单独编程或复用的通用输入/输出引脚(GPIO),方便进行外围扩展;2 个事件管理器模块EVA 和EVB,每个均包括2 个16 位通用定时器和8个16 位的脉宽调制(PWM)通道;含有看门狗定时器模块、CAN 模块、SPI 模块、SCI 模块和 ADC 模块等。另外LF2407A 引脚较少,价格适中,由它构成高速数据采集系统不但能很好地满足系统的要求,而且降低系统的复杂性,性能价格比较高。


1.3 ADS8364 简介^[3]

虽然 LF2407A 自带 A/D 转换器,但其转换精 度只有10位,且转换速度也不高(375 ns),为了实 现 更 高 的 速 度 和 精 度,外 接 了 模 数 转 换 器 ADS8364。ADS8364 是TI 公司推出的专为高速同 步数据采集系统设计的高速、低能耗、6 通道(分成 A,B,C 三组)同步采样的16 位高性能模数转换芯 片,适用于噪声比较大的环境。每片ADS8364由3 个转换速率最大为250 Kbit/s(外部时钟为5 MHz) 的ADC 构成,这3个ADC 组成2对(0与1)模拟输 入端,可同时对其中的1~2对输入信号同时采样 保持,然后逐个转换。由于6个通道可同时采样,很 适合用于需同时采集多种信号的场合。它的模拟量 输入采用差分方式,可以抑制共模干扰。采用+5 V 模拟电源(AVDD)和数字电源(DVDD)供电。转 换结果通过内置的输出缓冲电路送出。在芯片的配 置方式上,提供了软件和硬件两种配置方式,并提 供了一个灵活的高速并行接口,可以运行在直接寻 址模式、循环(CYCLE)模式和先入先出(FIFO)模

式,每个通道的输出数据都可直接作为一个16 bit 的字。这种灵活的数字接口模式使 ADS8364 能方便地运用于多种不同接口的数字系统中。

1.4 信号调理电路与 ADC 参考基准源的设计

模拟信号处理是影响系统性能的重要因素之一,设计时应注意考虑两个方面:(1)保证信号质量,提高信噪比,尽量减少畸变;(2)将信号变换成为适合 A/D 处理的幅度并提供足够的驱动能力。所以调理电路的作用是滤波和电压变换。主要采用的是抗混叠低通滤波器和运算放大器 OPA2227。如图2 所示,图中SIGA 为A 通道模拟信号的输入,其电压范围为一5~+5 V,将 ADS8364 的 REFIN和 REFOUT 引脚接到一起可以输出+2.5 V的参考电压提供给差分电路,信号调理后以差分方式输入到 ADS8364 的模拟输入通道 A0 中[4]。



2 ADS8364 与 TMS320LF2407A-40 的接口设计

由于ADS8364与LF2407A都是TI公司提供的高速芯片,两者在速度上能够完全匹配,能够实现芯片间的无缝连接。图3是ADS8364与LF2407A的接口电路图。




图 3 ADS8364 与TMS320LF2407A 的接口电路图

2.1 ADC 缓冲器供电电压的选择

ADS8364的内部输出缓冲器供电电压BVDD能够十分灵活地配置(2.7~5.5 V),本设计中,选用3.3 V电源作为缓冲器供电电压。这时BVDD直接和 DSP 的 VDD 相连,然后一起连上外部的3.3 V电源。BVDD 和 VDD 二者之间无需电平转换。

2.2 ADC 片选信号的设置

ADS8364 的片选信号由 LF2407A 的高位地址线 A15,A14,A13 和其外部 I/O 空间选通引脚 \overline{IS} ,经过地址译码器(例如 74LV138)译码产生。读有效信号 \overline{RD} 直接和 DSP 芯片的 \overline{RD} 相连。

2.3 ADC 数据通道的选择

对每个通道转换结果的读取是通过 ADS8364

的通道选择信号 A2,A1,A0 来选择的,因此可以将 ADS8364 的通道选择信号 A2,A1,A0 直接与 LF2407A 的地址线相连,这样就可以通过 DSP 来选择 ADC 的数据通道。本设计选择 DSP 的三位地址线 A12,A11,A10 来控制 ADS8364 的 A2,A1,

A0(不同的地址实现的功能如表1 所示)。在设计时也可采用 6 通道循环采样转换方案,即选择"CY-CLE"模式,此时 ADS8364 的 A2, A1, A0 的值固定为"110", A2, A1 连接供电电压, A0 接地。

表1 ADS8364 通道选择模式

A2 A1 A0	000	001	010	011	100	101	110	111
通道模式	通道 A0	通道 A1	通道 B0	通道B1	通道C0	通道C1	CYCLE 模式	FIFO 模式

2.4 ADC 同步采样的控制

ADS8364 的 HOLDA, HOLDB, HOLDC 引脚都是低脉冲触发有效。为了实现 ADS8364 六个模拟量输入通道的同步采样, ADS8364 的 A, B, C 三组启动控制信号 HOLDA, HOLDB, HOLDC 由LF2407A 的同一引脚控制。本设计选用 LF2407A 的复用引脚T3PWM/T3CMP/IOPF2, 并通过软件让该引脚用作T3CMP功能,设置 T3CMP为低有效,即当通用定时器 3 计数值和预置的通用定时器 3 比较寄存器的值匹配时,产生T3CMP信号, ADC的6 个模拟量输入通道同时采样1次,同时, 在软件中将通用计数器 3 清零,重新计数。

通用定时器 3 比较寄存器的值如下设置:以对语音信号数据采集为例,语音信号的频率通常在 $300\sim3~400~Hz$ 之间,取上限频率,一般取 4~kHz,则语音信号的采样频率为 8~kHz,远远低于ADC 的最大采样率(250 kHz)。 $2~\chi$ 采样间隔为 $125~\mu s$ 。 CPU时钟频率 40~MHz,周期为 $0.025~\mu s$,设置通用定时器 3~h 的预定标因子为 1,初值为 0,比较寄存器的值为 1~388~h,当通用定时器 1~t 计数至 5~000,即经过了 $125~\mu s$ 时,又一次采样开始,从而达到循环采样的目的。

2.5 ADC 时钟信号与转换结束信号的连接

ADS8364 的时钟信号由LF2407 的定时器4 的 周期PWM 输出信号T4PWM提供,频率为4 MHz。这个时钟信号由 DSP 而不是由外部时钟源提供,主要目的在于可以由 DSP 灵活改变时钟速率,以便在不同速率情况下进行调整,便于 DSP 做整体的时序控制。

A/D 转换结束信号接到 DSP 的复用引脚 $\overline{XINT1}/IOPA2$,用作 $\overline{XINT1}$ 功能,它由 ADC 的 \overline{EOC} 引脚引起中断,在相应的中断服务子程序中,

顺序读取 A/D 的转换结果。

由于 ADS8364 可在 20 个转换时钟周期内完成,其转换速度很快,在启动 A/D 转换之后只需等待 $5 \mu s$ 即可读取转换结果,因此采用等待方式,等待时间大于 $5 \mu s$ 即可读数据。

2.6 ADC 复位信号的控制

DSP 的复用引脚BIO/IOPC1 用作 IOPC1 功能.控制ADC 芯片的复位引脚RESET。方法是:系统软件初始化时.将 IOPC1 置高,待系统时钟稳定后,令其产生1 个低脉冲,即对ADS8364 可靠复位。之所以特地在系统初始化时利用软件使 ADS8364 复位,是因为这样做可以保证 DSP 从 ADC 中读出的数据转换结果顺序依次是通道 A0,A1,B0,B1,C0,C1,否则通道的顺序是随机的,无法存储数据。ADC 复位信号也可直接与 DSP 的复位信号 RS相连,这样在 DSP 复位时,ADC 芯片也复位。

2.7 数据线连接

BYTE 引脚用于确定每次读取的位数,为0时使能字模式,读取16位数据;为1时使能字节模式,从DATA[0]~DATA[7]引脚分两次读取,第一次高位字节,第二次低位字节。ADD 引脚用于确定是否读取通道地址信息,为0时不读取通道地址信息,然后才是A/D转换结果的高位字节和低位字节。本设计选择16位数据输出方式,不读取通道地址信息,所以BYTE 和ADD直接接地,ADC的DATA[0]~DATA[15]与DSP的16位数据线D0~D15相连。

3 编程举例

本设计先启动通用定时器 3 连续递增计数,当 其计数值与预置的通用定时器 3 比较寄存器的值 匹配时, T3CMP引脚输出低脉冲,同时启动 6 路模 拟输入通道进行 A/D 转换; 然后通过启动通用定时器 4.产生 4 MHz 的输出频率给 ADC, 并打开外部中断1(XINT1),使XINT1 每隔5 μs 产生一次中断; XINT1 的中断服务子程序采用等待方式读取 A/D 转换的结果。下面给出 320LF2407A 通过 ADS8364 实现等间隔的采样的主要程序(采用 C语言编写,只列出了部分关键的程序)。

3.1 头文件及中断向量表定义

LF2407A 的 C 语言寄存器头文件 regs2407. h 参见文献[5]。由 16 根地址线和 \overline{IS} 确定的硬件 I/O 空间存储器,bit15~13 由 74LV138 的片选信号确定,bit12~10 与 ADS8364 的 A2,A1,A0 相连(参见表 1),其余 10 位(bit9~0)可忽略,在头文件 regs2407. h 中给出了 AD_A(0 通道)~AD_F(5 通道)的定义:

ioport unsigned int port2000;

define AD_A port2000/* 定义AD 采样通道A*/

ioport unsigned int port2400;

#define AD_B port2400/* 定义AD 采样通道B*/

ioport unsigned int port3C00;

define AD_F port3C00/* 定义AD 采样通道F*/

中断向量表定义如下:

; File name: 240xAvector. h"

.sect ".vectors"

RSVECT b_c_int0;

XINT1 b XINT1_ISR;

3.2 主程序

Main()/*TMS320LF2407A 主程序*/
{asm("SETC INTM");/*禁止所有中断
*/
asm("CLRC SXM");/*抑制符号位扩展
*/
asm("CLRC OVM");/*累加器结果正常溢出*/

asm("CLRC CNF");/*DSP 的B0 配置为数

据存储空间 * /

SCSR1 = 0x81FE/* 对系统时钟进行 4 倍频, 使其工作于 40 MHz * /

MCRC = MCRC | 0x0400; / * 将 T3PWM / T3CMP / IOPF2 引脚设为T3CMP功能 * /

timer3_init;

MCRC = MCRC | 0x0800; /* 将 T4PWM/ T4CMP/IOPF3 引脚设为T4PWM功能*/

MCRA = MCRA | 0x0004;/* 将 XINT1/IOPA2引脚设为XINT1功能*/

ADC_Init; /*调ADC 初始化子程序*/
asm("CLRC INTM"); /*使能全局中断*/
while(1); /*程序进入循环,可在此添加用户
处理程序*/

3.3 子程序及中断程序

初始化定时器3子程序:

void timer3_init()

{T3CNT=0x0000;/*Timer3的计数器清零*/

T3CON = 0x1002; / * Timer3 为连续增计数模式,预分频值为1,使用内部时钟,使能定时器比较操作,比较寄存器的值当计数器为零时重装载 * /

T3CMPR = 0x1388; / * Timer3 的比较寄存器的值根据 5 000 μs 的时延和预分频值确定 * /

IFR=IFR | 0x02; /*置INT2中断标志*/

IMR = IMR | 0x02;/* 允许 INT2 中断 (Timer3 的比较中断)*/

T3CON = T3CON | 0x40;/* 启动 Timer3 */}

初始化 ADS8364 子程序:

ADC_Init()

{T4PR=5;/*使T4PWM输出频率为4 MHz */

 $T4CMPR = 3; / * \overline{T4PWM}$ 的周期输出作为 ADS8364 的时钟信号 * /

T4CNT=0;/*计数器清0*/

GPTCINB=0x48;/*使能所有通用定时器比较输出,高有效*/

T4CON = 0x104a; /* 使能 Timer 4 比较操作, 预定标系数为1*/

IFR=IFR | 0x01; /* 置INT1 中断标志*/

```
IMR = IMR | 0x01;/* 允许 INT1 中断(XINT1 中断)*/
```

return; / * 启动 XINT11 * /}

外部中断1中断服务程序:

XINT1_ISR ()

{IFR=IFR & 0xFFFE;/*清XINT1的中断标志*/

T4PR=5;/*使T4PWM输出频率为4 MHz */

 $T4CMPR = 3; / * \overline{T4PWM}$ 的周期输出作为 ADS8364 的时钟信号 * /

T4CNT=0;

GPTCONB = 0x48;

T4CON=0x104a;/*使能Timer 4 比较操作*/

asm("NOP");

asm("NOP");

asm("RPT #200");/*延时,大于5 μs,等待 A/D 转换结束*/

asm("NOP");

 $AD0=AD_A;/*$ 读取 6 个通道的转换结果,分别存放在 $AD0\sim AD5$ 的 RAM 中 * /

AD1 = AD₋ B;/* AD0 ~ AD5 为定义在 LF2407A RAM 空间的变量*/

 $AD2 = AD_{-}C;$

 $AD3 = AD_-D$:

 $AD4 = AD_-E$;

 $AD5 = AD_{-}F$;

······/*可在此添加用户处理程序*/ return;}

4 结束语

本文介绍的多通道高速数据采集系统已成功应用于 MPEG 音频算法的实时编解码处理系统中。该系统能实现 MPEG 音频算法所要求的多通道高保真立体声、5.5~48 kHz 多速率可调等功能,并能对多种语音算法进行实时编解码处理。在使用测试中,该电路工作状况一直很稳定,对语音信号回放人耳感觉不到失真,并具有良好的抗干扰能力,A/D 采样结果能很好地满足系统要求。

参考文献:

- [1] 蔡钦涛,方水良. 基于 AD7828 和 TMS320F206 的多通 道高速数据采集系统设计[J]. 现代电子技术, 2003,23(166):22-24.
- [2] TMS320LF/LC240xA DSP Controllers Reference Guide: system and peripherals[S]. TI Inc,2001.
- [3] ADS8364 250 kHz, 16-bit, 6-channel simultaneous sampling analog-to-digital converters [S]. TI Inc, 2002.
- [4] 刘钊,刘和平,王春燕. ADS8364 与 TMS320LF2407 的接口及应用[J]. 电子技术应用,2004,(10):75-78.
- [5] 张雄伟,邹霞,贾冲. DSP 芯片原理与应用[M]. 北京,机械工业出版社,2005,220-224.
- [6] 张菊,张淑娥. 基于DSP 的数据采集与处理系统的设计[J]. 电力系统通信,2006,27(159):70-73.
- [7] 刘和平,王维俊,江渝. TMS320LF240x DSP C 语言 应用[M]. 北京,北京航空航天大学出版社,2003.

作者简介:陈子为(1978-),男,讲师,研究方向:雷达信号处理、高速 DSP 系统, E-mail: czw @cuit. edu. cn; 邓芳(1977-),女,讲师,研究方向:计算机应用。