文章编号: 1671-1742(2007)03-0324-03

# 采用 USB2.0 接口的数据采集系统

韩 斌, 方 睿

(成都信息工程学院网络工程系,四川成都610225)

摘要: 阐述了基于 USB2 0 总线的高速 A/D 数据采集系统的工作原理和结构, 以及设备固件程序、应用程序的设计和实现。

关键词: USB2. 0; CY7C68013; A/D; 采样

中图分类号: TP311. 13

文献标识码: A

# 1 引言

数据采集和信号采样在现代的通信以及数字信号处理中使用非常频繁。常用的数据采集卡在使用中存在一些弊端: 安装比较麻烦, 受计算机主板上插槽的数量限制, 以及中断和 I/O 地址资源限制, 扩展性差, 而且在复杂场合容易受到干扰而导致失真。通用串行总线  $USB(Universal\ Serial\ Bus)$ 的出现, 可以解决以上的问题。 USB1.1 受到速度所限(最快 12Mbps), 难以在数据采集中应用。自从 USB2.0 出现以后, 它最高达  $480M\ bps$  的传输率, 就为实现低成本、携带方便、可靠性高、易扩展的高速数据采集提供了很好的支持。

以Cypress 公司的 EZ-USB FX2 系列中的 CY7C68013 芯片作为核心控制器,设计开发了一套符合 USB2.0 标准的高速同步数据采集卡。

## 2 系统硬件组成

基于 USB 总线的信号采样系统硬件组成包括: A/D 转换器、CPLD、FIFO、单片机+ USB 控制器。其硬件总体结构如图 1 所示。其中 CPLD 用来启动采样控制,A/D 采样的数据先存入高速 FIFO 中,然后由单片机+ USB 接口芯片将数据上传到 PC,同时也接收 PC 机 USB 控制器的控制信息。

系统基本操作过程为: 主机给采样卡一个采样控制信号, FX2 芯片根据该信号通过 CPLD 向 A/D 转换器送出相应控制信号, 以启动采样, 然后将采样后的数据存入高速 FIFO 中,当 FIFO 容量达到一定程度后, 由FX2 芯片开始将 FIFO 中的数据打包后送给 USB 总线, 期间所有的操作不需要 CPU 的干预。这样可以保证连续高速采样的可靠性。




图 1 数据采集卡原理图

### 2.1 主要芯片介绍

CY7C68013 属于 Cypress 公司的 FX2 系列产品, 它提供了对 USB2. 0 的完整解决方案。该芯片包括带 8KB 片内 RAM 的高速 CPU、16 位并行地址总线+8 位数据总线、 $I^2$ C 总线、4KB FIFO 存储器以及通用可编程接口 (GPIF)、串行接口引擎(SIE)和 USB2. 0 收发器。在代码的编写上, 与 8051 系列单片机兼容, 且速度是标准 8051 的 3~5 倍。CY68013 与外设有两种接口方式: 可编程接口 GPIF 和 Slave FIFO。

A/D 转换芯片选择了 Analog Devices 公司推出的高速(20MSPS)、低功耗、10 位的 A/D 转换芯片——AD9200。这款芯片的采样速度能满足实际中大多数的采样要求。

CPLD 芯片选择了 Altera 公司的 EPM 7064, 当主机发出启动采样或停止信号时, 由单片机通过 EPM 7064 产生 A/D 启动、停止和相应的控制信号。

FIFO 芯片选用了 IDT 公司的高速 FIFO 芯片 IDT72V 295L10PF, 容量为  $128K \times 18b$ it, 存储速度为 10ns. FX2 芯片中有 4KB 的内部 FIFO, 完全可以不使用外部的 FIFO 芯片, 考虑到采集系统的通用性, 如果在只有 USB1. 1 接口的主机上应用, FX2 芯片内部的 FIFO 速度较慢, 使用高速的外部 FIFO 就可以采集  $128K \times 10b$ it 的数据。这就增加了整个系统的适用范围。

#### 2.2 FX2 与外部 FIFO 的连接

可编程接口 GPIF 是主机方式,可以由软件设置读写控制波形,灵活性很大,几乎可以对任何 8/16 bit 接口的控制器、存储器和总线进行数据的主动读写,使用非常灵活。

GPIF 是 FX2 端点 FIFO 的内部控制器。在这种方式下,接口内核可产生 6 个控制输出端(CTL0~CTL5)和 9 根线的地址(GPIFA DR[8:0])输出,同时可以接收 6 个外部输入(RDY0~RDY5)和 2 个内部输入。FX2 有 4 个波形描述符控制各个状态。这些波形描述符可以动态地配置给任何一个端点 FIFO。GPIF 的数据总线既可以是单字节宽(8 位 FD[7:0])也可以是双字节宽(16 位 FD[15:0])。每个波形描述符包含了 S0~S6 共 7 个有效状态和 1 个空闲状态 S7。

在每个状态,GPIF 可以对以下几个信号中任意两个进行采样: (1)RDY 输入端; (2)FIFO 状态标志位; (3)内部 RDY 标志位; (4)传输计数中止标志位。把其中两个信号相与、相或者相异或,根据结果跳转到其它任意一个状态或延迟  $1\sim256$  个 IFCLK 时钟周期。当然也可以根据输入端的信号进行跳转或延迟。GPIF 波形描述符通常用 Cypress 公司的 GPIF 工具 (GPIFTOOL)进行配置。

在系统中, FX2 芯片与 FIFO 芯片的连接使用 GPIF 方式, 具体连接方式如图 2 所示。用内部时钟 IFCLK 作为 FIFO 的读时钟。CTL1连接 REN, 用 CTL2 连接 OE, RDY0、RDY1 分别与 FIFO 的空、满标志位 EF、FF 相连。

当 CPU 触发启动时, 状态机由 S7(IDLE)进入到 S0, S1、S2、S3 是主循环, S1 主要负责发出 REN  $\sharp$ , 因为 FIFO 的 REN  $\sharp$ 有效以后, 要过一个时钟周期后数据才能从数据线出来, 因此在 S2中 REN  $\sharp$ 和 OE  $\sharp$ 有效, 在 S3 中将数据送到 FX2芯片中的 FIFO 存储, 准备发送。等到 TC 计数器计到 0 之后, 状态机从 S3 中回到 S7(IDLE)。具体的波形描述符如图 3 所示。

# 3 系统软件组成

#### 3.1 固件程序编写

Cypress 公司为 CY7C68013 提供了一个开发框架,可以在 KEIL C51 环境下开发。由于开发框架的引入,从而大大缩短了用户的研发周期。该框架由以下几部分组成:

- (1) fw. c 中包含了程序框架的 MAIN 函数, 管理整个 51 内核的运行,因为 Cypress 对这个部 分的功能进行了精心划分,一般是不用改动的。
- (2)用户必须将 PERIPH. C 实例化, 它负责系统周边器件的互联。固件的设计主要针对这个




图 2 FX2使用GPIF方式与FIFO连接图




图 3 GPIF 波形描述符

文件,用户必须根据自己系统的需要,实例化这个文件,以实现自己的功能。在这个文件中有以下几个函数比较关键:

- ① TD-Init 函数, 负责对 USB 端点进行初始化设置。设计中将端点 6 设置为 1024 个字节, 缓存深度 4X, 模式设为自动输入方式。
- ② TD\_ Poll 函数,负责系统中循环任务的处理。它主要是对各个端点的状态进行查询,处理各种 OUT 或 IN 端点的交互。值得说明的一点是,这种处理只是辅助性质,大部分工作由硬件自动完成。
  - (C)1994-2019 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

- ③ DR-V endorC mnd 函数,主要负责用户自定义命令的译码工作,用户请求通过端点 0 传输给内核。由于CY7C68013 上SIE 硬件的支持,用户只需查询固定地址单元即可获得当前的命令代码。
- ④ GPIFIN IT. C, 其中只有一个 GpifInit 函数, 它是 GPIF 模块的初始化函数, 一般在 TD- Init 函数中调用。这个函数是由 Cypress 公司提供的一个 GPIF Designer 开发工具根据用户设计的波形生成的, 用户不需要自己设计波形查询表, 减轻了设计者的工作强度。
- ⑤ DSCR. A51 是描述表文件,负责 USB 设备的描述工作,CY7C68013 在上电后自动利用其中的 VID 和 PID 取代默认的 VID 和 PID。两个包含文件 EZUSB. LIB 和 USBJM PTB. OBJ, 前者是 EZUSB 函数库的二进制文件。后者是 USB 的中断向量表。固件调试,使用 Cypress 提供的 EZ-USB Control Panel。

### 3.2 驱动程序和应用程序

系统的驱动程序部分用 Windows 2000 DDK 编写, 控制 USB 接口的工作。在驱动程序的设计中使用了 EZ-loader, 它能在 Windows 驱动程序装入以后, 第一次先加载 EZ-loader, 进行第一次"枚举", 然后由 EZ-loader 再加载本来的固件程序, 让系统进行第二次"枚举"。

高级应用程序建立在驱动程序之上。设计中,选用 VC++6.0 的开发环境来开发应用程序。它以驱动程序为桥梁,对 USB 设备进行命令控制,处理 USB 设备传回的数据,例如波形显示,频谱分析等,具体流程如图 4 所示。开发者可以依据自己的实际需求,制作一个 USB 控制的控件或数据包,在编写应用程序时连接或嵌入到应用程序中。

# 4 结束语

基于 USB 总线的高速 A/D 采样系统严格遵循 USB2 0 协议, 具有以下优点:

- (1)易于扩展,最长传输距离 5M,采用 USB HUB 可达 30M。
- (2)电磁干扰小,系统放置在计算机外部,不受板卡间的电磁干扰影响;若在电磁干扰强的环境中使用,需专门为其设计电磁屏蔽方案。
- (3)安装方便,支持即插即用,稳定性高。
- (4)实时采集,实时显示分析,可靠性好。




图 4 应用程序流程

# 参考文献:

- [1] 王成儒,李英伟. USB2. 0 原理与工程开发[M]. 北京: 国防工业出版社, 2004.
- [2] Cypress 公司. CY7C68013 DataSheet[EB/OL]. Http://www.cypress.com, 2003.
- [3] AD 公司. AD9200 DataSheet[EB/OL]. Http://www.analog.com, 1998.
- [4] IDT 公司. IDT72V295 DataSheet[EB/OL]. Http://www.idt.com, 2001.

# Data sampling system based on USB2. 0

HAN Bin, FANG Rui

(Dept. of Network Engineering, CUIT, Chengdu 610225, China)

**Abstract:** The principles and framework of the high-speed sampling system based on the USB2. 0, the firmware and the application are introduced.

**Key words:** USB2. 0; CY7C68013; A/D; sampling