嵌入式多通道高速采集及脉冲提取系统设计*

杨小平1 李永红1 刘志刚12 严洪立1 李率真1

(1. 成都信息工程大学 电子工程学院 四川 成都 610225; 2. 杭州旗捷科技有限公司 浙江 杭州 310000)

摘 要: 提出了一种以 FPGA 和 ARM 处理器为核心的嵌入式多通道高速采集及脉冲提取系统设计的新方法。该系统主要应用于电力设备局部放电检测 监测电力设备运行情况。系统主要实现用 3 种工作模式(正常工作模式、长记录模式和触发模式)实时采集、处理电信号,并根据采样后得到的数据和脉冲波形来判断被测信号是否正常工作。整个采集系统可实现 100 MS/s 的高速采样。具有稳定性高、实时性强、易于扩展、便于携带等特点。

关键词: 多通道高速采集; 脉冲提取; FPGA

中图分类号: TP274

文献标识码: A

DOI: 10. 19358/j. issn. 1674-7720. 2016. 11. 026

引用格式: 杨小平 李永红 刘志刚 等. 嵌入式多通道高速采集及脉冲提取系统设计[J]. 微型机与应用 2016 35(11):87-89.

Design of embedded multi-channel high-speed acquisition and pulse extraction system

Yang Xiaoping¹ ,Li Yonghong¹ ,Liu Zhigang^{1 2} ,Yan Hongli¹ ,Li Shuaizhen¹

(1. School of Electronic Engineering, Chengdu University of Information Technology, Chengdu 610225, China;

2. Hangzhou Chipjet Technology Co., Ltd., Hangzhou 31000 China)

Abstract: A new method for the design of embedded multi-channel high-speed acquisition and pulse extraction system based on FPGA and ARM is proposed in this paper. The system is mainly used in partial discharge detection of power equipment, and to monitor the running status of power equipment. The system acquires real-time data and processes electrical signals with three kinds of working modes (normal working mode, long record mode and trigger mode) and according to the data obtained from the sampling and pulse waveform, the system determines whether the measured signal works normally. The whole acquisition system can realize high speed (100 MS/s) sampling with high stability, has the performance of strong real-time, easy to expand, easy to carry and so on.

Key words: multi-channel high-speed acquisition; pulse extraction; FPGA

0 引言

数据采集,尤其是高速数据采集,在工业自动化控制、医疗器械、室内环境监测和军事监控等领域已经得到了广泛的应用。传统的数据采集系统,通常是以单片机或者DSP为核心控制器,实现对数据信息的采集。随着信息科技的发展,大众对信息数据的实时性、稳定性等要求越来越高。而单片机的时钟频率较低、速度较慢并且软件采用顺序实现模式,从而使得数据采集速度低,进而影响整个系统的效率。虽然 DSP 有较高的运算处理速度,然而它很难完成对复杂外围器件的控制。而 FPGA(现场可编程门阵列)有单片机和 DSP 难以超越的优势,FPGA 时钟频率高、内部延时小、集成度高、全部控制逻辑由硬件完成、速度快、效率高^[1]。

考虑到 FPGA 的诸多优势,本文提出了一种以 FPGA 和 ARM 处理器为核心的嵌入式多通道高速采集及脉冲提取系统设计方案。系统有触摸屏 LCD 和显示器两种显示

《微型机与应用》2016 年第 35 卷第 11 期

和下发配置命令方式。将该方案应用于电力设备局部放电检测 通过采集和提取有效脉冲来实时监测电力设备的工作状态。这一设计对安全用电及电力行业有重大的实用价值。

1 系统总体结构

本数据采集系统基于 FPGA + ARM 架构。FPGA (XC6SLX75)外围电路主要包括一个四通道 100 MS/s 采样率、串行差分输入输出的 AD(ADS6424),一片 ARM (AM3359)控制器和一片 DDR2(MT47H128M16)128 MB 地址空间的存储器,用于存储采样数据^[2]。如图 1 所示。

图1中 S1~S4 为4 路模拟信号输入端 ,为了得到较




图1 采集系统总体框图

欢迎网上投稿 www. pcachina. com 87

^{*}基金项目: 四川省科技支撑计划(14ZC0596); 四川省科技创新苗子工程资助项目(2014052)

准确的脉冲信号,本设计使S1~S3作为信号输入端,S4 作为噪声信号输入端 通过前3路和第4路的比较进而有 效地滤除噪声。TTL 信号作为相位信息 "FPGA 需要检测 是否有该同步信号并通知 ARM。A/D 转换器前端的信号 调理用来实现对输入模拟信号的放大、衰减、滤波及输入 阻抗匹配 从而达到 AD 将模拟信号转换成数字信号的要 求。系统工作过程为: 首先 PC 下发命令指令经 ARM 送 到 FPGA 配置 FPGA 的工作模式、采样率等; 其次 AD 将 转换后的数字信号送给 FPGA ,FPGA 经过运算处理提取 有效脉冲信号存储到 DDR2 中 然后向 ARM 发中断命令, ARM 通过 GPMC 总线提取 DDR2 中的数据; 最后 ARM 通 过网络或 USB 将数据传输给 PC 显示[3]。

2 方案实现

2.1 FPGA 设计

FPGA 设计流程: 系统上电后 ,FPGA 首先初始化配置 ADS6424 芯片 然后将 AD 转换后的数据由串行转为并行 再经过相应的算法处理得到有效的脉冲 将得到的脉冲存 储在 DDR2 中,再通过 GPMC 总线接口送给 ARM。ARM 控制器负责与用户上位机程序通过网口或 USB 进行通 信 給 FPGA 下达控制指令。根据上述流程以及 FPGA 要 实现的功能 整个 FPGA 逻辑设计可划分为 5 个模块 ,分 别为 ADC 初始化模块 Ad_init; ADC 数据接收模块 Data_ rec; ARM 接口模块 Gpmc_inst; 数据处理模块 Data_prc; 数 据存储模块 Data_str。 Ad_init Gpmc_inst GPMC 如图2所示。

2.1.1 ADC 初始化 模块 Ad_init

图 2 FPGA 逻辑设计模块

Data_str

ADC 初始化模块用于对 ADS6424 芯片进行复位及初 始化配置来满足 AD 正常工作,该模块只在上电时或者系 统复位时调用一次 并与 Data_rec 模块协调工作用于 600 Mb/s 串行数据的低压差分信号(LVDS)数据对位。

data

clk

2.1.2 数据输入模块 Data_rec

数据输入模块接收 ADC 输入的串行数据和时钟,并 将4路AD差分串行数据经SERDES(串并转换器)转换为 并行数据发送给 Data_prc 模块。Data_rec 模块与 Data_prc 模块之间有 FIFO 用于同步 AD 采样的 100 MHz 时钟和 FPGA 内部处理数据的 100 MHz 时钟。


2.1.3 数据处理模块 Data_prc

数据处理模块内部包含3个子模块,分别用于三种工 作状态,各种工作状态的数据和控制信号独立,接口根据 工作状态选择异步开关进行切换。

- (1) 正常工作状态。正常工作情况下抗干扰脉冲提 取算法如下:
 - ①根据设置的阈值做背景噪声的滤除;
 - ②根据与噪声通道的比较判断是有用信号还是噪声;
 - ③判断是否是方波信号 如果是方波信号则去除;

④将提取出的有用脉冲段及相位信息上传给 ARM。

具体说明: 根据设置的阈值得到脉冲 1~3 对得到的 脉冲段与噪声通道做比较,只比较同相位的值,如果信号 通道的值大于噪声通道的值,则认为是有用信号,否则是 噪声 需要被滤除。如图 3 所示,脉冲 3 的信号通道的值 小于噪声通道 需要被滤除。如果脉冲是方波 ,如脉冲 2 , 也要被滤除。对提取出的有用的脉冲段如脉冲1,在传输 至 ARM 时需要做如下处理: 从第一个过阈值的点向前取 55 个点 向后取 200 个点 共取 256 个点 这样保证取出来 的脉冲段是一个完整的脉冲段[4-5]。



- (2)长时间记录。系统启动后,根据输入的时钟和写 使能写 DDR2 将对应通道的 AD 采集数据输入到 FPGA, 并对数据点数进行计数 达到 30 兆个数据点则停止存储, 并向 ARM 发送中断信号。长记录模式根据设置的采样率 和采样时间 将采集到的点不做任何处理上传给 ARM 再 通过 ARM 经由网络上传至 PC ,PC 设置相关通道的阈值。 长记录采集模式的目的是得到各通道的背景噪声值,方便 设置阈值。
- (3) 触发记录。系统启动后 根据输入的时钟和写使 能写 DDR2 达到一个时间长度则进行循环存储。将输入 的数据进行逐点判断,当达到触发条件时,计算出读取 DDR2 的首地址,并根据剩余采样点数进行计数,达到采 样点数后则停止存储 并向 ARM 发送中断信号。

2.1.4 指令解析模块 Gpmc_inst

采用 100 MHz 时钟对 ARM 的 Gpmc 接口进行锁存, 解析 ARM 的输入指令,并根据读信号和地址信号返回寄 存器的状态值 或者 DDR2 存储器内的数据。通过这个模 块与 ARM 进行通信。

2.1.5 数据存储模块 Data_str

该模块负责 DDR2 存储器的读写 ,采用 MPMC 的 IP 核 通过 NPI 接口进行控制 将输入的 16 bit 数据字拼接 成 64 bit 宽度写入 DDR2 存储器 输出时根据读使能信号 取出 DDR2 中的数据 ,并将 64 bit 的数据拆成 4 个 16 bit 数据 按照顺序输出。数据存储模块没有地址输入接口, 其内部只是简单的地址递加 ,当复位后 ,地址归零。

《微型机与应用》2016 年第 35 卷第 11 期

88

2.2 ARM 设计

在该设计中 ARM 主要有两个作用,一是担当中间件, 承上启下,一方面接收 PC 命令,协议解析后配置给 FP-GA 另一方面将 FPGA 传过来的数据 打包上传给 PC。传 输支持 USB 和网络两种方式 ,USB 包和 UDP 包采用相同 的应用层协议。另一个是在不用 PC 的情况下 ,ARM 作为 上位机通过智能触摸屏 LCD 显示器下发命令配置 FPGA, 且 FPGA 也将采集到的数据和有效脉冲上传给 ARM ,做 相应的处理后通过 LCD 呈现。

2.2.1 硬件部分

ARM 部分结构如图 4 所示。本设计采用两种 ARM 启动方式,一种是从SD卡启动,另一种是从NandFlash 启 动,两种方式可通过拨码开关切换。GPMC 接口主要是连 接 FPGA 和 ARM 使其顺利通信: DDR2 起缓存数据作用: NandFlash 用于存储系统及应用文件等; ARM 支持网口和 USB1 两种方式与 PC 通信; USB2 用于连接 U 盘将数据导 出: 触摸屏 LCD 主要用干显示波形和下发指令: 预留 RS485、RS422 用干后期扩展功能[6]。




图 4 ARM 部分结构图

2.2.2 应用部分

用 OT(跨平台的 C ++ 应用程序开发框架) 开发设计 GUI(图形用户界面) 界面主要包括配置 FPGA 各种工作 模式、设置采样参数以及显示有效脉冲等。如图 5 所示。



图 5 配置系统工作界面

3 结论

本文给出了一种以 FPGA + ARM 处理器为核心的嵌入式 多通道高速采集及脉冲提取系统设计的新方法,详细阐述了 系统设计流程和工作模式。经过长时间的测试和检测,该系 统可以实现数据的高速多通道采集及脉冲的提取。此设备可 以应用于多种相关数据采集及分析的场合,有触摸屏 LCD 和 显示器两种显示方式具有稳定性高、实时性强、易于扩展、便 于携带的特点。目前,该设备已应用于电力设备局部放电检 测 可以实现二维图形显示 后续将开发三维图形显示应用。

参考文献

- [1] 张伟 韩一明,吴新玲. 基于 FPGA 的高速数据采集系统的 设计[J]. 电力情报 2002 4(3):46-49.
- [2] 滕岩峰 周雪峰. 带 USB 接口的 100MHz 高速数据采集系统 的设计与实现[J]. 微计算机信息 2006 22(20):227-229.
- [3] 刘小林, 范育兵, 罗春晖. 基于 FPGA 的多通道数据采集系 统设计[J]. 电子技术应用 2009 35(7):42-44.
- [4] 徐文波 ,田耘. Xilinx FPGA 开发使用教程(第2版) [M]. 北 京: 清华大学出版社 2012.
- [5] 李宗海 陈蜀宇 李海伟. 嵌入式 Linux 系统在 ARM 平台上 的构建[J]. 计算机系统应用 2010, 19(10): 153-157.
- [6] CORBET J, RUBINI A. Linux 设备驱动程序(第三版) [M]. 魏永明 耿岳 钟书毅 ,译. 北京: 中国电力出版社 2006.

(收稿日期: 2016-01-07)

作者简介:

杨小平(1989-) 男 硕士研究生 主要研究方向: 信号与信 息处理。

意法半导体和 Autotalks 整合卫星导航与 车间车路通信(V2X)技术

近日 横跨多重电子应用领域、全球领先的半导体供应商意法半导体(STMicroelectronics ,简称 ST; 纽约证券交 易所代码: STM) 和 V2X 芯片组市场先驱、第一波 V2X 应用浪潮的领导者以色列公司 Autotalks ,宣布合作研发整合 全球导航卫星系统与 V2X 测距技术的增强导航解决方案。新的 "V2X 增强型全球导航卫星系统"确保车辆定位数 据经过验证且安全 特别是在卫星信号较弱的高楼林立的街道、隧道和封闭式停车场 能够提供极其精确、可靠的位 置信息。准确的绝对位置和相对位置(相对于其他车辆和路边设施) 信息对于正在向半自动和全自动驾驶发展的 汽车工业同样至关重要

Autotalks 和意法半导体合作开发出一款世界领先的 V2X 芯片组 装有该芯片组的车辆在无线通信距离内可相 互通信并与公路基础设施通信,可提高汽车驾驶安全和出行效率。基于这一合作的巨大成功,双方开始合作开发 V2X 增强型全球导航卫星系统。自动驾驶汽车的高能效、协同行驶和安全性离不开精确的定位信息,全球导航卫 星系统和 V2X 技术整合可以满足自动驾驶对定位精确度的要求

与公路基础设施配合使用时 ,V2X 增强型全球导航定位系统技术可以为车辆提供绝对位置数据 ,确保车辆取 得车道级精确度的定位信息。在高楼林立的城市街道、隧道、封闭式停车场内 ,车道级定位精确度可提高车辆的导 航性能 实现路边和停车场自动停车和空车位查找等各种新应用 (意法半导体供稿)

《微型机与应用》2016 年第 35 卷第 11 期

欢迎网上投稿 www. pcachina. com