文章编号:1008-0570(2008)01-1-0090-03

天气雷达中频数据采集系统设计

Design of Weather Radar Intermediate-Frequency Data Acquisition System

(成都信息工程学院)李学华 何建新 谢明元 LI XUEHUA HE JIANXIN XIE MINGYUAN LIU YAN

摘要:对雷达中频回波数据的高速采集与传输,需要解决两个方面的问题,一是 A/D 满足大动态范围,二是大容量缓存与高 速传输。本文针对天气雷达 60MHz 中频信号, 通过应用 A/D 欠采样技术、数字直接合成采样时钟、以动态存储器(SDRAM)为 大容量缓存、64 位 PCI 总线为高速传输,实现了中频数据采集和传输;文中详细介绍了这些关键技术的设计。本文最后 A/D 性能测试及采集数据的回波强度分析结果表明了方案的可行性。

关键词:雷达中频: 欠采样: 数字直接合成: 动态存储器: 64 位 PCI 中图分类号:TP274.1 文献标识码:B

Abstract: For the high-speed acquisition and transfer of radar intermediate-frequency data, two problems have to be resolved, the first is that AD converter must meet the need of large-dynamic range, the second is the large-scale buffer and high-speed transfer. Based on 60MHz intermediate - frequency signal of weather radar , by using the technology of A/D undersampling , digital - direct synthesizing sampling clock, putting SDRAM as large-scale buffer and 64 bits PCI bus as high-speed transfer ,the paper has realized the high-speed acquisition and transfer of intermediate - frequency data, which then have been detailed described. And the final results of A/D performance testing and echo-intensity analysis indicate the scheme's feasibility.

Key words: Radar intermediate frequency, Undersampling, digital direct synthesis, SDRAM, 64 bits PCI bus

引言

随着数字信号处理方法及天气雷达技术的不断发展, 天气 雷达的信号处理技术也日新月异。新理论、新算法要在气象雷 达中得以广泛应用,必须经过前期反复仿真、试验及结果测试, 因此拥有大量原始天气雷达回波数据是非常有必要的。而以往 天气雷达数据采集往往停留在数字下变频后的 I、Q数据, 其优 点是采集系统简单、数据存储量小: 但是受到现场雷达数字下 变频性能的影响,一些算法效果不能达到最佳。结合天气雷达 系统特点,本文介绍了一种基于天气雷达中频回波高速数据采 集系统的设计,并详细讨论了应用高性能 A/D、欠采样、DDS(数 字直接合成)合成采样时钟以获得大动态范围、用 SDRAM 和 64 位 PCI 总线作为大容量缓存和高速传输等关键技术设计。该系 统已应用于多普勒天气雷达的中频回波数据采集,为天气目标 信号处理提供了有力的保障。

2 天气雷达数据采集系统方案分析

限于目前 A/D 和信号处理芯片技术的发展, 雷达回波数据 采集还只能集中于中频信号。在天气雷达系统中,中频信号频 率一般在几十 M 左右(如某 X 波段雷达中频信号 60M), 而且信 号带宽较窄,在不损失天气目标信息前提下,同时为了缓解后 端数据处理及数据存储的压力,一般采用欠采样技术,即用低 采样时钟去采样高频、窄带信号。在采样时钟设计上,时钟频率

李学华: 硕士 讲师

基金资助:四川省教育厅重点实验室项目,

项目名称:提高全国布网天气雷达分辨能力的研究(2006ZD048)

成都信息工程学院院选科研项目


项目名称:雷达回波信号采集与存储(CRF200616)

选择及相位抖动是最主要考虑因素。时钟频率选择决定于中频 信号频率及带宽; 信号 A/D 采样过程, 其实也是频谱搬移过程, 时钟频率选择应避免信号频谱混叠,本雷达系统中频信号 60MHz, 相参时钟频率 40MHz, 直接使用相参时钟进行中频采 样,势必造成频谱混叠,因此时钟变频是非常必要的;另外,采样 时钟相位抖动性能好坏也是关键,直接影响到整个雷达接收系 统的动态范围; 综合考虑, 系统采用了数字直接合成技术(DDS) 产生需要的采样时钟。值得一提的是、把天气雷达的工作模式 (如窄脉冲、宽脉冲、批处理: DPRF、APRF等)、天线角度及同步 头同时打包在每帧数据中,会大大方便数据的检验、分类处理以 及回波图像反演。

当然,与传统高速数据采集系统类似,系统中的数据传输、 数据大容量缓存及系统逻辑时序控制的设计也是非常重要的。 本系统中数据率高达上百兆字节,普通总线的传输是难以满足 要求的, 因此选择了 64 位、64M 的 PCI 总线作为数据传输媒介。 在数据缓存方面,以往的 FIFO、双端口 RAM 因其容量小,已不 适合系统的设计,用 SDRAM 作为缓存具有价格便宜、容量大等 特点, 只不过 SDRAM 设计比较复杂, 需要专门设计 DRAM 控制 器。系统中的参数打包、DRAM控制器、PCI总线逻辑、各种时序 控制皆由 FPGA 芯片完成, 具有编程灵活、电路简单等特点。

3 天气雷达数据采集系统结构及工作 流程

根据天气雷达特点及功能需求, 系统分为模拟信号调理、A/ D 采样、采样时钟产生、数据预处理、SDRAM 存储、PCI 数据传 输及时序逻辑控制等部分, 如图 1 所示。系统中的 A/D 采样及 时钟变频分别由 AD6645 和 AD9854 完成。中频信号经 A/D 采 样后, 在雷达系统同步脉冲 TO 的同步下, 分帧写入 FPGA 中的 乒乓 FIFO 中,然后再由 FIFO 以突发模式写入 SDRAM 进行大 容量缓存; 当 PC 机发送读数据命令后, 由 DRAM 控制器控制从SDRAM 中把数据写入 PCI 局部总线 FIFO 中, 一旦 FIFO 满后,即向 PCI 接口芯片申请中断,通过总线把数据高速传输给计算机存储,下面详细讨论系统中的关键技术。



3 关键技术

3.1 A/D 欠采样

过采样方式一般适合宽带雷达或多通道通讯接收机,而天气雷达系统属于点(单)频雷达,带宽相对较窄,考虑到易于实现和成本等因素,通常使用欠采样方式。即使用比雷达中频还低的频率进行采样,这样势必产生频谱混叠现象,只要设定合适的频谱间隔,也就是确定中频、采样频率及信号带宽的关系,就可使折叠频谱不至于重叠在一起,其效果跟下变频类似,只是折叠具有周期性而已。依据 Shannon 带通采样原理:若采样频率 f。中频中心频率 f。及信号带宽 B 满足:

$$(2f_a + B)/(K+1) \le f_s \le (2f_a - B)/K$$

其中 B 满足 $(f_o/B-1) \ge K$ 条件的任意整数,或当 $f_o \ge 2B$ 时,K 为任意正整数,则原信号被不失真采样。本系统中天气雷达中频信号 60MHz,带宽 1MHZ,相参时钟 40MHz,采样频率 48MHz,通过欠采样后,中频频率折叠到 12MHz。系统中采用 14bits/65MIIz 的 AD6644 对中频信号进行采样,理想情况下,其无杂散信号动态范围 SFDR 最高可达 100dB。

3.2 DDS 采样时钟产生

在高速采集系统中,时钟信号的稳定性直接决定了整个系统的性能,任何时钟相位噪声及相位抖动都会直接影响到数据采集精度。以下公式反映了时钟相位抖动与采样数据信噪比之间的关系:

$$SNR = -10\log_{10} \left[(2\pi f_s \cdot \Delta clk)^2 + (\frac{1.5}{2^N})^2 + (\frac{5}{2^N})^2 \right]$$

其中 f, 为采样时钟频率, N 为模数转换器位数, \triangle clk 为时钟信号相位抖动量。

本系统中采用了一个带锁相环 PLL 的低相位噪声 DDS 芯片,将相参时钟信号合成为采样时钟。DDS 采用 Analog Device 公司的 AD9854 器件,时钟驱动采用 Motorola 公司的 MC100LVEL16D 芯片驱动。AD9854 具有良好的动态性能,在100MHZ 时钟输出时仍保持 80dB SFDR (无杂散动态范围);当5MHz~75MHz 外部时钟输入时,可快速产生频率为 0.1Hz~110MHz 正弦波输出。频率合成公式为: $f = W_{pc} \times f_{clk}/2^N$ 其中 f为合成输出频率, W_{pc} 为频率控制字,取值范围 $0~2^{48}-1$, f_{clk} 为时钟频率,N 为芯片频率控制字(FTW)的宽度值 48。

3.3 SDRAM 缓仔

与 SRAM 相比, SDRAM 存储器需定时刷新, 需要专门设计 动态刷新控制器,目前主要有专用芯片控制和 FPGA 设计两种方法, 由于 FPGA 设计灵活、升级方便等特点, 系统采用了一块 FPGA 芯片来实现 DRAM 控制器及其他逻辑的设计。

控制 SDRAM 的基本操作主要包括初始化、刷新(Auto Refresh)、激活 Bank、读写访问、关闭 Bank等,根据系统功能需要,

在 FPGA 设计时对 DRAM 控制器操作进行了简化, 只设计了初 始化、激活 Bank、块读写、自动刷新及关闭 Bank 6 种操作。系统 在上电后, DRAM 控制首先对 SDRAM 初始化和模式设置, 完成 后等待数据读写命令。当 PC 机发出数据采集命令后,帧头和 ADC 输入数据按照顺序依次写入由 FIFO1 和 FIFO2 组成的乒 兵 FIFO中, 当 FIFO满后, DRAM 控制器依次发出激活 Bank、块 写命令, 进入 SDRAM 块写数据状态, 此时数据连续从 FIFO 读 出写入 SDRAM 中, 传送数据长度为 SDRAM 一页, 完成后发出 关闭 Bank 命令关闭所有 Bank。当主机发出读数据命令后、 DRAM 控制器依次发出激活 Bank、块读命令后、进入 SDRAM 读数据状态,数据从 SDRAM 中读出写入 FIFO3 中, 当 FIFO3 满 后向 PCI 总线申请中断 LINT,由 PCI 接口芯片启动 DMA 把数 据高速传送到计算机内存。值得注意的是, DRAM 控制器自动 刷新是由内部计数器控制的,一旦计数器溢出即无条件启动自 动刷新操作, 若在数据传送过程中发生, 可能导致数据的丢失, 因此在数据块读或写前, 先完成数据刷新, 这样就保证读写过程 中不会被自动刷新中断。

3.4 64 位 PCI


系统 PCI 总线芯片选用的是 PLX 公司推出的一款 64 位、 66MHz PCI 主控 I/O 总线控制器 PCI 9656. 该芯片符合 PCI v2.2 规范, 支持零等待突发数据传输, PCI 总线突发传输速度高达 528MB/s。在设计时,除了考虑把局部总线数据双 32bit 合成 PCI 总线 64bit 传输外, 其他与 32 位的 PCI9054 基本相似, 下面简单 介绍 PCI9656 的局部总线时序设计。对于 PCI9656 设计来说,主 要集中在控制信号 ADS BLAST, LW/R, READY, LHOLD, LHOLDA 等之间时序逻辑设计, 实现功能包含单个数据、突发 模式、DMA 数据传输等。为了便于 PCI 模块的扩展及灵活应用、 在 FPGA 中采用状态机设计、状态机时钟为局部总线时钟 LCLK,系统中由本地有源晶体提供; 当 ADS 为低电平时,表示 PCI 总线向局部总线发起了读/写数据传输, 当 BLAST 为低时, 意味着当前数据为最后一个周期; 与 PCI9054 不同的是, 即使 PCI 总线发起的是单个数据传输, 局部总线仍需要 2 个 32bit 的 数据周期传送, 这在状态机设计时要特别考虑。 状态机分为 SO、 S1、S2、S3、S4、S5、S6 总共7个状态, 其中 S0、S1、S2、S3、S0 完成 单个数据的读/写, S1 状态为 64bit 的高 32bit, S2 状态为低 32bit 传输: SO, S1, S2, S4, S5, S6, S0 实现 PCI 的突发模式数据传送(包 括 DMA 操作), S4, S5 状态为 64 位数据的连续传输状态周期。 另外, READY 信号设计也是非常重要的, 它标志着局部总线数 据是否准备就绪, 当 PCI 总线访问局部总线慢速设备时, 可以通 过拉高 READY 信号来增加等待时钟。

4 数据分析与处理

系统硬件设计完成后,首先对 ADC 的动态性能作了测试。测试条件为:1 台 HP8657A 信号发生器提供频率为 61.5MHz 的正弦波,1 台 HP8657A 信号发生器产生 40MHz 非相参时钟,测试结果 ADC 信噪比达 61.54dB, 无杂散动态范围 (SFDR)为78.25dB。

经过实验室测试成功后, 系统与现场天气雷达进行了联调, 并采集几个 GB 天气回波数据, 图 2(a)显示了现场雷达天气回波强度。采集后的中频数据, 在计算机上用 MATLAB 工具进行混频、滤波、正交解调、抽取滤波、距离库积累、强度计算、距离订正等处理后, 得到的 I、Q强度图如图 2(b)所示。从图 2(a)和(b)回波

位置, 强度可以看出, 系统采集回波的强度处理结果与雷达现场 工作情况基本符合,即系统的工作达到预计的设计要求。值得 指出的是, 图 2(b)无地物杂波抑制, 所以在天线 270 度-360 度、 40 公里左右处出现狭长的山脉强回波, 而在图 2(a)中已被抑制 处理。另外, 在数据分析中还发现本系统 A/D 性能比现场雷达 稍差 1-2dB, 表现为图 2(a)相应位置回波面积比图 2(b)中稍大。






图 2 (a) 天气雷达现场回波强度图 (b)采集数据处理回波强度图

结束语

天气雷达中频高速数据采集系统的应用, 给天气目标处理 算法仿真、试验以及测试提供大量的原始数据, 加快了算法与 理论的业务应用进程。本文介绍了一种天气雷达中频高速采集 系统的方案设计,并详细讨论了设计中的关键技术。经过现场 应用, 系统实现了预定的功能, 系统可以广泛应用于天气雷达 的高速数据采集中。

创新点: 本文采用了 A/D 欠采样、数字直接合成(DDS)、 SDRAM 大容量缓存、64 位高速 PCI 总线等技术集成,实现了天 气雷达中频数据的高速采集与传输。

参考文献

[1]何建新. 现代天气雷达. 四川. 电子科技大学出版社.2004.5 [2]张卫杰, 侯孝明.高速大容量数据采集系统设计与实现.电子 测量与仪器学报.第 19 卷第 14 期.2005 年 8 月

[3]沈兰荪.高速数据采集系统原理及应用.北京.人民邮电出版 社.1995

[4]林小青, 杨德贵等. 一种基于 PCI 总线的高速数据采集系统 的设计[J].微计算机信息. 2004,20,2.

作者简介:李学华(1979—), 男, 硕士, 讲师, 成都信息工程学院 电子工程系教师,主要从事高速信号采集,天气雷达信号处理 等领域研究;何建新(1966—), 男, 教授, 硕士生导师, 四川省学 术带头人后备人选,成都信息工程学院国家气象局大气探测 重点实验室主任、电子工程系副主任,主要从事高速数字信号 处理, 天气雷达信号处理技术, 现代天气雷达信号处理理论等 领域研究。

Biography:Li xuehua(1979.5-), male, master, teacher of Department of Electronic Engineering , ChengDu University Of Information Technology, major research: high-speed signal acquisition, weather radar signal processing.

(610225 四川成都 成都信息工程学院电子工程系) 李学华 何建新 谢明元 刘艳

(Department of Electronic Engineering , ChengDu University Of Information Technology, SiChuan ChengDu, 610225, China)LI Xue-hua HE Jian-xin XIE Ming-yuan LIU Yan 通讯地址:(610225 四川成都市西南航空港经济开发区学府路 一段 24号)李学华

(收稿日期:2007.10.03)(修稿日期:2007.12.05)

(上接第 104 页)

[3]袁曾任.人工神经网络及其应用[M].北京:清华大学出版社,

作者简介:张莲(1967-),女(汉族),重庆人,重庆工学院电子信 息与自动化学院副教授, 工学硕士, 主要从事检测与控制技术领

Biography: Zhang lian, born in 1967, female, associate professor of Chongging Institute of Technology, engaging in research of detection and control.

(400050 重庆工学院远程测试与控制技术研究所)张莲 余成波 刘述喜 刘伟

(Remote Testing and Control Technology Research Institute, Chongging Institute of Technology) Zhang Lian Yu Chengbo Liu Shuxi Liu Wei

通讯地址:(400050 重庆工学院电子信息与自动化学院)张莲 (收稿日期:2007.10.03)(修稿日期:2007.12.05)

(上接第 108 页)

4. 软件的固化。软件调试完毕后需要把程序固化到 MCU68HC12 的 FLASH 中,68HC12 的 FLASH 控制寄存器共有 4个.它们是:FEELCK,FEEMCR,FEETST和 FEECTL。FEELCK等 于 01H 时将禁止 FLASH,FEEMCR 等于 01H 时将擦除和编程 FLASH 的启动块,FEETST 主要用来进行测试, 而 FEECTL 则具 体控制 FLASH 的读写编程。

本文作者创新点: 本设计搭建了一个基本的开发平台,使 MICROFIP连入 WorldFIP现场总线网络, 并用固态继电器驱动 两相交流电机来进行系统的研究开发。WorldFIP现场总线技术 特点鲜明.较好的解决了实时性和可靠性问题.同步传输变量和 消息,非常适用于过程控制工业,并且在世界范围,多个领域中 获得广泛应用,充分证明了该总线的灵活性和可靠性。

参考文献:

[1]邬宽明.现场总线技术应用选编[M]. 北京航天航空大学出版 計.2003

[2]彦河恒,王晓华,佟为明.Modbus 关键技术分析及节点开发[M]. 北京:机械工业出版社,2006

[3]胡跃明著. 变结构控制理论与应用[M]. 北京:机械工业出版社, 2003

[4]黄乐天, 谢意. 实用高精度智能恒温加热器系统设计[J]微计 算机信息, 2005,10-2: 55-57

[5]席培刚,谢剑英,陈应麟. 新型智能阀门电动执行装置的硬件 设计和实现[J]微计算机信息, 2006, 3-2:1-3

作者简介: 谭宁(1960.12-), 副教授, 淄博职业学院, 主要研究方 向: 计算机网络与自动控制。

Biography: Tan Ning(1960.12-), Associate Professor in Zibo Vocational Institute, Research Fields: Computer Teaching and Research

(255314 山东淄博 淄博职业学院) 谭宁

通讯地址:(255314 山东 山东省淄博市淄博新区联通路西首 淄博职业学院信息工程系)谭宁

(收稿日期:2007.10.05) (修稿日期:2007.12.05)