電子電路系統設計

Instrumentation Amplifier

目錄

I. Introduction:	3
II. Circuit Design + Schematic:	4
III. Instrumentation Amplifier Analysis:	5
A. 第一階段:	6
B. 第二階段:	6
IV. Simulation:	8
A. 第一階段(無電阻調變):	8
B. 第二階段(有電阻調變):	10
V. Implementation + Measurement Setup / Procedure:	12
A. 儀器介紹	12
B. 量測流程圖	13
VI. Measurement Results + Discussion:	14
A. 差模訊號量測:	14
VII. Conclusion:	14
VIII. 參考資料:	15

I. Introduction:

儀表放大器(Instrumentation Amplifiers,簡稱 IA)是差動放大器的一種 改良,具有輸入緩衝器,不需要輸入阻抗匹配,使放大器適用於測量以及電子 儀器上。專門設計用於高精確度信號放大,應用於需要精確測量和分析微小信 號的各種場合。

在放大微小差動電壓信號的同時,能夠消除共模雜訊,並提供高輸入阻抗 來防止信號源的負載影響。儀器放大器的主要目的是提高測量的準確性和可靠 性。

以下列舉出儀表放大器的優點:

1. 精確的放大信號:

儀表放大器被設計為提供微小信號的精確和穩定放大,在需要高精確性的 應用中非常需要,例如醫療設備、科學儀器和工業傳感器。

2. 高輸入阻抗:

高輸入阻抗能夠確保極小的電流從電源流出,可以防止信號失真,保持量 測信號的完整性。

3. 高共模抑制比 (CMRR):

通過提供高共模抑制比,確保所需信號被放大,同時任何不需要的雜訊或 干擾被最小化。

4. 可調整的增益:

儀表放大器提供了可調增益,以滿足適應性在輸入信號的大小變化特別有 用處。

5. 低漂移和高精確度:

在最小的溫度和時間依賴性漂移,確保長時間內的穩定和準確測量。

6. 較大的共模輸入範圍:

能夠適應具有廣泛共模電壓範圍的輸入信號,適用於輸入信號可能具有變 化偏移的應用。

7. 降低雜訊:

儀表放大器最大限度地減少雜訊並提供乾淨的放大信號。通常採用屏蔽、 濾波和低失調電壓等技術來降低雜訊並提高性能。

II. Circuit Design + Schematic:




Fig. 1. Instrumentation amplifier schematic

SPECIFICATIONS

OP Amolifier	TL084			
R1	10 kΩ			
R2	100 kΩ			
R3	10 kΩ			
R4	100 kΩ			
R5	100 kΩ			
R6	100 kΩ			
RG	2 kΩ~20 kΩ			
C1	0.1 μF			
C2	0.1 μF			
C3	10 μF			
C4	10 μF			
±VCC	15 V			

Table. 1




Fig. 2. TL084

Fig. 3. TL084 pin

本次實驗選用德州儀器製造的 TL084 運算放大器 Fig. 2,此晶片內具有四個運算放大器 Fig. 3,可自行應需求設計儀表放大器,在整體電路應用上具有良好的面積範圍。

Fig. 1 為使用 Pspice 電路模擬軟體對儀表放大器做設計以及分析,此軟體為 Cadence 公司所開發,其功能強大,符合類比及數位混合訊號的模擬功能,對任何大小的電路,都可做類比與數位訊號的混合設計。Fig. 1 由推導其差動增益計算為

$$Ad = \left(1 + \frac{R5*R6}{RG}\right) \left(\frac{R4}{R3}\right) = 1010 \text{ V/V}$$

共模增益由差動放大器推導可知 Fig. 1,R1=R3,R2=R4 電阻匹配,所以理想上共模增益為 0。

由推導可以知道調整 Fig. 1, RG 電阻其電流變化將會影響輸出端的大小,並且差動端電阻匹配,理想共模增益將為 0。

III. Instrumentation Amplifier Analysis:




Fig. 4. 儀表放大器電流流向圖

儀表放大器可以分為兩個部分,第一階段和第二階段也就是差動放大器。 Vout1 和 Vout2 兩個輸出分別連接到第二階段差動放大器的輸入。因此需要 先找到 Vout1 和 Vout2 的值,才能將差動放大器的特性應用到這些輸入上。 A. 第一階段:

從第一級放大器的 V-節點開始,假設放大器是理想的,那麼開迴路增益是無限大。因此可以假設 V+處的電壓等於 V-處的電壓。可以寫成 V-=V+=V1。而第一級的底部放大器也可寫 V-=V+=V2。

如 Fig. 4.所示,沒有電流可以從其輸入端流入放大器,因為運算放大器在反相和非反相輸入端具有無限的輸入電阻。因此,來自 R1 的電流只會流向 Rgain。

Rgain 的電流必須流過底部放大器的 R1。因此,從上方的電阻 R1、 Rgain 和下方的電阻 R1 流出的電流是相同的電流,所以可得以下 Id 電流公式:

$$Id = \frac{V2 - V1}{Rgain}$$

V2-V1 為差模的输入信號 Vd, Vout1 – Vout2 的電壓差可以寫成 Id*R, 因此可得以下公式:

$$Vout1 - Vout2 = \frac{Vd*(2R1 + Rgain)}{Rgain}$$

B. 第二階段:

Vout1 和 Vout2 可以視為差動放大器的輸入端,用來求出 Fig. 4 的 Vout,因此在這我們先令 Vout1 和 Vout2 分別為 V1 和 V2:




Fig. 5. 差動放大器電路圖

在 V- 和 V+ 節點應用 KCL,因為運算放大器是理想下的,所以可以寫成 V-=V+=Vx。

V-的 KCL:

$$\frac{1R1+IR3=0}{R1} + \frac{Vx-Vout}{R3} = 0$$

V+的 KCL:

IR1+IR3=0

$$\Rightarrow \frac{Vx-V2}{R1} + \frac{Vx}{R3} = 0$$

$$\Rightarrow \frac{Vx-V1}{R1} + \frac{Vx-Vout}{R3} - \frac{Vx-V2}{R1} - \frac{Vx}{R3} = 0$$

$$\Rightarrow V2 - V1 = \frac{R3}{R1} * Vout = \frac{Vd*(2R1+Rgain)}{Rgain}$$

$$\Rightarrow Vout = \frac{Vd*(2R1+Rgain)}{Rgain} * \frac{R3}{R1}$$

$$\Rightarrow Vd = \frac{Vout*(2R1+Rgain)}{Rgain} * \frac{R3}{R1}$$

故可得差模增益:

$$Adm = \frac{Vout}{Vd} = \left(\frac{2R1}{Rgain} + 1\right) \frac{R3}{R1}$$
 (1)

共模增益 $Acm = \frac{Vout}{Vcm}$,Vcm 為 V2-V1,因為 V2=V1 的情况下,且電阻都 匹配的情况下,理論上 Acm=0,由 CMRR 的公式可知:

$$CMRR = 20 * log \left| \frac{Ad}{Acm} \right| = \infty$$
 (2)

這是在完美的狀態下,在實際操作上,因為環境、噪音等等的干擾下, Acm 往往不會為 0,因此由 CMRR 的公式可知,我們所需要的就是盡可能的 提高差模增益 Adm。

由公式(1).可知為了獲得更大的差模增益 Adm,在設計電路時,需調變電阻值,像是 Rgain 及 R1 需降低,而 R1 與 R3 則是要提升,但在調變的時候須注意失真的問題,要特別計算差模增益值是否有在 OP 放大器的±Vcc內。

IV. Simulation:

在模擬的部分我們選擇使用了 Cadence 所提供的模擬軟體 Pspice for TI,且將輸入訊號分為差模訊號 Vdm 與共模訊號 Vcm,而所選用的 OP Amplifier為非理想的 TL084,因此還是會有一些雜訊在,導致 Acm 不會是 0,而是相當小的波形值,再來我們會分成兩個階段去作模擬分析,分別是沒經過電阻調變的結果以及經過電阻調變的結果。

A. 第一階段(無電阻調變):




Fig. 6. 差模電路




Fig. 7. 差模訊號模擬結果




Fig. 8. 共模電路




Fig. 9. 共模訊號模擬結果




Fig. 10. CMRR 模擬結果

在模擬實驗一開始如 Fig. 6,我們選擇較大的 Rgain(R7),且相對於 R10 與 R11 來比較還大了兩倍之多,因此在做了模擬及公式(1)、分析後發現 Adm 的值只有 26.2 dB,因此由 Fig. 10 模擬圖可知 CMRR 在 1kHz 的情况下只有 86 dB。

B. 第二階段(有電阻調變):




Fig. 11. 差模電路




Fig. 12. 差模訊號模擬結果




Fig. 13. 共模電路




Fig. 14. 共模訊號模擬結果




Fig. 15. Ad、Acm、CMRR 模擬結果

在第二階段裡希望藉由電阻的調變,使 CMRR 能夠繼續的提高,因此我們在 Rgain(R7)、R10 與 R11 做了調變如 Fig. 11,把原本 Rgain(R7)的 20k 換成了 2k,R10 與 R11 則是換成了 100k,其中發現藉由電阻的調變後,由 Fig. 15 可知 Adm 提升到了約 90 dB,而模擬出來的 CMRR 在 1kHz 的情况下也有高達 148 dB,並且也避開掉了失真的問題,沒有發生截波的現象。

V. Implementation + Measurement Setup / Procedure:

A.儀器介紹




Fig.16. Measurement setup1

Fig.16.藍色框為 Tektronix 公司生產的訊號產生器,紅色框為 Teledyne 公司生產的示波器





Fig.17. Measurement setup 2

Fig.17. 黄色框為自製電源供應器,綠色框為共地板,紫色框為本次儀表放 大器電路

B.量測流程圖



VI. Measurement Results + Discussion:

A. 差模訊號量測:



Fig.18. Differential-mode measurement result

Input voltage table

輸入端	頻率	相位	振幅	偏壓電壓
V1	1 kHz	0°	510 mVPP	0 mV
V2	1 kHz	0°	500 mVPP	0 mV

Table. 2

Table. 2 為輸入訊號的資訊,由 Fig.18.之量測結果可知,其輸出訊號之峰對峰值為 20 V,可計算出差動增益為Ad為 60.86 dB,在量測共模的時候,因為其量測的值很小幾乎看不到,且波形也比較不穩定,因此輸出訊號與模擬比較可得峰對峰值為 20mV,可計算出共模增益為Acm為 -34 dB,因此最終由 CMRR 公式(2)可得 CMRR 為 94.06 dB。

VII. Conclusion:

在本次實驗與模擬結果中,經由電阻調配的改善,所設計的儀表放大器的 CMRR 也大為的提升,可以發現在模擬結果中 CMRR 從 86 dB 提升到了 148 dB,而在實作的結果中也得到了 CMRR 為 94.06 dB,此結果也成功大於作業所期望的 90 dB。在透過實作、理論與模擬分析後,也讓我們更深入了解儀表放大器差模以及共模的特性,也從中知道如何去設計出儀表放大器,使其雜訊或干擾被最小化,而從中獲得良好的 CMRR 值。

VIII. 參考資料:

https://zhuanlan.zhihu.com/p/582417446

https://www.ti.com/product/zh-tw/TL084

 $https://www.graser.com.tw/product_or_pspice.htm$