





原来的 level shifter 是这样的，就是经典的交叉耦合方法，我看了别的架构，确实还是最简单的架构是最合适的。


但是其存在一个问题，在测试的时候我发现其上拉和下拉的速度不一致。像这样要切换不同的 MOS 的情况下确实非常容易出现，因为这就不是简单的把 NMOS 和 PMOS Sizing 到驱动能力一样就可以了，还要考虑 NMOS5v 的问题。

所以结果就是下图，显然上抬升的速度比下拉要慢很多。



我原来以为这样的不对称是好的，但是在看了下面这个图以后你会发现倒过来的不对称才是好的。

如果会到“真实模拟”里面看的话，看下图




这个是 cesc 的原来的系统，用我的 test bench 来模拟，这个是 $V_c=1.8V$ 的时候，可以看到 Mp_gate 上的控制电压下降的很快，但是要接下来要追上 sin 波很困难。这导致了 Vgs 在中反型的部分很多，如果考虑工艺角问题的话我想这对导致模拟出的结果和实际测量的结果有出入。

如果想要比较“干净”的控制信号，那应该需要在 Mp_gate 上产生一个尽可能窄而高的尖峰。如果要想实现这个形态的信号，应该使得 level shifter 的上升速度快过下降速度，这样在和 sin 求差的时候速度才是一样的。

而这个问题在去掉了 buffer 以后变得更加明显了，为了减小 delay 和 pulse width，在 VCDL 的部分我就提到了在现在的设计里 level shifter 几乎是直接在驱动 Mp_gate 了，于是产生了两个问题：（这里仅考虑把稳定电流做小）

第一，上升沿和下降沿都太慢了，完全跟不上 sin wave 的速度，导致知道 sin 开始下降 Vg 才刚追上 Vs。这使得 Vgs 看起来有一个长尾，如果 V_t 变化一点，那每个充能 cycle 给电容充入的电就会变化很多，这带来了非常多的制造上的不确定性。


第二，现在从 VCDL 到 Vgate 之间信号的驱动能力不够，一个是下降沿在通过 MUX 以后会被削弱，一个是 LS 本身的输出也不是很干净。



以此我重新 sizing 并调整了 level shifter。

test_op1:LevelShifter_tb:2	falling_time	93.94p
test_op1:LevelShifter_tb:2	/IN	
test_op1:LevelShifter_tb:2	raising_time	315.7p
test_op1:LevelShifter_tb:2	/OUT	
test_op1:LevelShifter_tb:2	INV_raising_time	29.84p
test_op1:LevelShifter_tb:2	INV_falling_time1	27.51p
test_op1:LevelShifter_tb:2	/M3/S	
test_op1:LevelShifter_tb:2	/M1/D	

这是 sizing 之前的数据，明显上来非常慢。




我主要做了下面几个修改，

- 第一， 原来采用电路图上叠加五个一样的 MOS，我现在修改成了通过改变 finger 数量来实现
- 第二， 通过扫描高压 NMOS，发现其宽度在 1.4u 的时候其寄生电容带来的减速和增宽带来的电流增大达到了最优点。
- 第三， 增大了高压 PMOS 的宽度根号 3 倍，也就是变为 300nm，以增大上拉电流


Test	Output	Nominal
Filter	Filter	Filter
test_op1:LevelShifter_tb:1	falling_time	129.4p
test_op1:LevelShifter_tb:1	/IN	
test_op1:LevelShifter_tb:1	raising_time	280.8p
test_op1:LevelShifter_tb:1	/OUT	
test_op1:LevelShifter_tb:1	INV_raising_time	29.95p
test_op1:LevelShifter_tb:1	INV_falling_time1	27.49p

现在讲比例从 1: 3.4 调整到了 1: 2.1

同时我将 MUX 中的长通开关的宽度缩短了五倍来降低寄生电阻。




最后我将 NAND gate 换成了一个驱动能力更强的版本




驱动能力再强会引入延迟，但是多了多少要研究一下

在引入上面所有的改进以后，就可以得到下面的结果：


首先，现在系统可以稳定的运行在约 1.4u 的状态下，充电量和放电量相当。因为此时 Vout 几乎稳定在同一电平



与此同时，无论是和修改前还是和原设计比较，上升沿速度不够的问题得到了大幅缓解，而且“长尾小了很多”，Mp_gate 的电压都更加像一个尖峰，更容易预测。



就在我今天凌晨我发现了一个问题, 如果不修改 level shifter (但还是去掉 LS 中的两个 inverter 的话), 而且使用 ND2D0 的话, 可以做到的稳定电流也可以做到 1.6 μ A, 但是 Vgs 如图。



看起来和 D4 的差不多, 但是其峰值仅有 0.45V。这样在模拟的时候也许结果是对的, 但是制造出来的话也许问题会很大。

这说明两个点:

第一: 使用驱动能力更强的 NAND 门确实有用, 提升 Vgs 的峰值

第二: 优化了上升和下降速度也确实可以使得 Mp_Vgs 的 pulse 更加干净

所以我有一个问题, 从经验上来说制造的时候 Vt 等性能会有多大的变化?

首先, 接下来我觉得可以重新设计一个 level shifter, 以满足我下降慢, 上升快的要求 (也许上下都快也可以)。

我现在想试试这个设计




Figure.1 Level shifter circuits (a) Conventional (b) Single supply (c) Contention mitigated

就是用一个 inverter 而不是一个 NMOS 来下拉电压。

第二是我想要研究一下不同驱动能力下的 NAND 对系统的影响。

一个很好的测量 Mp 效率的办法，就是看 Vds 乘以 current

还有 IDAC 也可以调整，可以降低其 Vref 的要求

制造误差其实关系不是非常大，当然变成尖峰是好的，但是不一定有用


MUX 可以改个位置，因为这个东西不应该出现在信号链的末尾

Btw，后面的讨论主要都在最大 Vc，也就是最小 pulse width 的情况下

在设计之前这里是原来 LS 的性能作为 base line:

test_op1:LevelShifter_tb:2	falling_time	93.94p
test_op1:LevelShifter_tb:2	raising_time	315.7p

上图是原来版本的 LS，可以看到其 falling time 很快但是 raising time 很慢，这导致在最小 pulse width 的情况下 Vgs 在快速升高后很难降低，会形成如图的 Vgs:



这样的 Vgs 控制不是很干净，而且大部分都处于亚阈值当中，而现在我注意到系统的速度被 LS 限制住了，导致 Mp 没法按照需要的速度开关。而且因为“VDD”本身是一个 sin 信号，所以 LS 对于下降速度的要求比上升速度低。而现在的 LS 上升比下降慢很多。

所以我的第一步是尝试 resizing 这个 LS，使其上下的速度平衡一点，这确实有一点帮助，但是不多。其效果如图：

test_op1:LevelShifter_tb:1	falling_time	129.4p
test_op1:LevelShifter_tb:1	raising_time	280.8p

只能说有点效果，但是不多。所以我还是决定换一个架构，我看了一些论文，最后决定选用这个：





Figure.1 Level shifter circuits (a) Conventional (b) Single supply (c) Contention mitigated

但是我并没有直接照着图片中的方法搭建，我去掉了第一个低压 INV 和最后一个高压 INV。这样的话电压的正负不会变，但是延迟降低了。

其结果如图：



在刚开始的时候我使用了论文中类似的方法 sizing, 但是我发现虽然有改进, 但是上升还是比下降慢。所以我让 LS 的两侧面积不一样


我通过首先增大 M4 的面积, 使得 LS 在输入 0 to 1 时, M1 迅速关断, 而 M4 快速将 M6gate 上的电压拉低, 以迅速导通 M6。经过尝试, 我将 M4 的 finger 数设置为了 10, 再多就没什么收益了。



然后通过增大 M6 的面积加速电压抬升的速度。但是这会牺牲电压下降的速度。在扫描后我将其 finger 数定为了 5，同时将 M5 的 finger 设置为了 2 以补偿一些下降速度损失。最后得到的结果如下：

test_op1:LevelShifter_new_tb:1	falling_time	196.8p
test_op1:LevelShifter_new_tb:1	rising_time	150.4p

我将上升速度相较原来减半还多了，同时下降速度调整为了比上升速度慢一点。这样比较平衡。

最后我给 inverter 的 nmos stack 了一下，以降低静态漏电流，somehow 这让上升时间降低了，其电路图和结果如图：







可以发现是因为 inverter 在抬升电平的时候速度快了很多，导致最终的 falling time 降低了。
现在的延迟如图：


test_op1:LevelShifter_new_stack_tb:1	falling_time	150.8p
test_op1:LevelShifter_new_stack_tb:1	rising_time	149.1p

好像获得了“免费”的下降速度提升，而我尝试了再次 scale 其他部分，对于上升速度的提升非常有限，但是会大幅降低下降时间，所以其他部分保持不变。

最后我把新的 LS 放入了原来的 test bench 中做了测试，其结果如图：




我现在使得 V_{gs} 的尖峰非常明显, 下图是原系统中 LS 的表现, 可以看出改进效果非常明显, 不仅仅是大部缩短了 pulse width, 同时控制信号也干净了非常多。



而 Mp_gate 上的控制信号看起来也比较正常。

而且现在可以稳定电压的最小值达到了 $0.2\mu\text{A}$ ，已经是 $20\mu\text{A}$ 的 1% 了，在看过电刺激相关论文后我觉得这已经足够了。

所以下一步我准备开始研究其他部分。



我了个去，居然 MUX 的影响这么大