# TECHNIKA CYFROWA Ćwiczenie nr. 2 Czterobitowy układ TIMER

Antoni Kucharski, Maciej Wilewski, Dawid Mularczyk, Kamil Lesiński

## Spis treści

1	Temat ćwiczenia	2
2	Opis rozwiązania	2
3	Licznik         3.1 Przerzutnik typu D .       .         3.2 Dzielenie częstotliwości przez 2       .         3.3 Licznik złożony z czterech przerzutników       .	
4	Licznik z możliwością ustawienia czasu początkowego	3
5	Transkoder liczby binarnej na dziesiętną 5.1 Tabela prawdy	
6	Alarm	8
7	Pełny układ	8

### 1 Temat ćwiczenia

Za pomocą dowolnych przerzutników i bramek logicznych należało zaprojektować czterobitowy układ TIMER odmierzający ustawiany za pomocą przełączników czas w granicach od 0 do 15. Układ powinien rozpocząć odliczanie po wciśnięciu przycisku START, a gdy czas dojdzie do zera — powinien się włączyć alarm w postaci diody LED. Ponowne wciśnięcie przycisku START ma uruchomić odliczanie po raz kolejny.

### 2 Opis rozwiązania

Układ który rozwiąże zadanie będzie składał się z:

- Czterech przełączników służących do ustawiania liczby od 0 do 15 włącznie, od której układ ma zacząć odliczanie (liczbę reprezentujemy binarnie, stąd 4 przełączniki każdy reprezentuje jeden bit),
- Dwóch wyświetlaczy siedmiosegmentowych,
- Transkodera liczby binarnej na dziesiętną,
- Przełącznika modulującego tryb układu (TIME\_SET)
  - Tryb odliczania: układ odlicza czas w dół od ustalonej wartości do zera
  - Tryb ustawiania liczby: ustawiamy wspomnianymi wyżej przełącznikami liczbę, i widzimy ją na wyświetlaczach.
     Funkcja odliczania jest zablokowana. W poprzednim trybie można również ustawiać liczbę, lecz układ zacząłby od razu odliczanie.
- Przycisku START uruchamiającego układ (korzystamy głównie licznik doliczy się do zera, bo przełącznik TIME\_SET również może rozpocząć odliczanie).
- Licznika zbudowanego z przerzutników typu D
- Diody LED

Układ zasilany jest źródłem prądu zmiennego. Przełącznik TIME\_SET umożliwia uruchomienie programu, natomiast przełącznik start powoduje zrestartowanie odliczania. Odbywa się ono za pomocą przerzutników typu D. Podłączone są one do siedmiosegmentowych wyświetlaczy które pokazują odpowiednią liczbę. Przejścia pomiędzy liczbami są przedstawione w postaci stanów logicznych które są opisane w tabeli prawdy. Przy pomocy tabel Karnaugh wyprowadzone zostały funkcje logiczne które reprezentują prezentowany układ.

### 3 Licznik

Timer składa się z określonej liczby przerzutników (4) typu D. Pierwszy z nich jest podłączony do źródła prądu zmiennego. Początkowy stan każdego z przerzutników to 0.


### 3.1 Przerzutnik typu D

Przerzutnik typu D jest jednym z podstawowych elementów w elektronice cyfrowej. Jest to dwustanowy układ logiczny, który przechowuje jedną bitową wartość. Ma dwa wejścia: dane (D) i sygnał zegarowy (CLK), oraz dwa wyjścia: stan(Q) i stan sprzężony (Q').

Rysunek 1: Schemat przerzutnika

### 3.2 Dzielenie częstotliwości przez 2


Przez sprzężenie zwrotne wyjścia z Q do wejścia D, impulsy wyjściowe na Q mają częstotliwość połowy częstotliwości zegara wejściowego.



Rysunek 2: Zastosowanie przerzutnika typu D do dwukrotnego zmniejszenia częstotliwości sygnału zegarowego

### 3.3 Licznik złożony z czterech przerzutników

Użyty przez nas licznik jest asynchroniczny. Każdy z przerzutników otrzymuje sygnał zegarowy o innej częstotliwości (pierwszy — częstotliwość źródła, każdy kolejny — połowę częstotliwości poprzedniego).




Rysunek 3: Działanie licznika złożonego z czterech przerzutników typu D

Z analizatora stanów logicznych widać, że sygnał wyjściowy każdego przerzutnika jest sygnałem zegarowym o dwukrotnie mniejszej częstotliwości od wejściowego sygnału.

### 4 Licznik z możliwością ustawienia czasu początkowego

Ustawianie czasu, od którego układ ma rozpocząć odliczanie odbywa się za pomocą czterech przełączników — każdy odpowiedzialny za wartość konkretnego bitu w reprezentacji binarnej liczby ze zbioru  $\{0,1,2,\ldots,15\}$ .



Rysunek 4: Licznika z możliwością ustawiania liczby początkowej

### 5 Transkoder liczby binarnej na dziesiętną

Przyjmijmy oznaczenie  $\mathbf{Bij} - j$ -ty bit *i*-tego wyświetlacza siedmiosegmentowego.  $i \in \{1, 2\}, j \in \{1, 2, 3, 4\}$ . Mamy 2 wyświetlacze, a każdy z nich ma wejście na cztery bity (jest to wyświetlacz licby od 0 do F w systemie szestnastkowym, stąd 4 wejścia). Pierwszy wyświetlacz pełni rolę cyfry dziesiątek, zatem jedyny bit, który może się zmieniać to najmłodszy (B21), bo dla liczb od 0 do 15 włącznie cyfra dziesiątek przyjmuje wartość 0 lub 1. Wejścia pozostałych bitów są uziemione.

### 5.1 Tabela prawdy

**B21** B14 B13 **B12** 

Tabela 1: Tabela prawdy dla transkodera liczby binarnej na dziesiętna

#### 5.2 Tabele Karnaugh i schematy w programie Multisim

Na podstawie tabeli prawdy tworzymy tablice Karnaugh dla wyjść transkodera. Zaznaczamy największe grupy pól z jedynkami i zapisujemy powstałą formułę. Szkicujemy schemat układu oraz projektujemy go w Multisimie

Tabela 2: Tabela Karnaugh dla bitu B11

DC\BA	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	0	1	1	0
10	0	1	1	0

B11 = A




Rysunek 5: Schemat "transkodera" dla bitu B11

### Bit B12

Tabela 3: Tabela Karnaugh dla bitu B12

DC\BA	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	1	1	0	0
10	0	0	0	0

$$B12 = D'B + DCB'$$




Rysunek 6: Transkoder dla bitu B12

Tabela 4: Tablela Karnaugh dla bitu B13

DC\BA	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	0	1	1
10	0	0	0	0

$$B13 = D'C + BC$$




Rysunek 7: Transkoder dla bitu B13

Bit B14

Tabela 5: Tabela Karnaugh dla bitu B14

DC\BA	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	4	1	0	0




Rysunek 8: Transkoder dla bitu B14

### Bit B21


Tabela 6: Tabela Karnaugh dla bitu B21

DC\BA	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	0	0	1	1

$$B21 = DC + BD$$



Rysunek 9: Transkoder dla bitu B21




Rysunek 10: Transkoder liczby binarnej na dziesiętną

### 6 Alarm

Po upłynięciu czasu który został ustawiony na przełącznikach uruchamia się alarm. Jest on reprezentowany przez czerwoną diodę LED.

Implementacja alarmu w multisimie: zdjecie

### 7 Pełny układ



Rysunek 11: Schemat pełnego układu TIMER w Multisim