Міністерство освіти і науки України Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

з лабораторної роботи №2

з дисципліни: "Моделювання комп'ютерних систем" на тему: "Структурний опис цифрового автомата"

Виконав: ст. гр. КІ-201

Давида В.Р.

Прийняв: Козак Н.Б. Мета: "На базі стенда реалізувати цифровий автомат світлових ефектів".

Завдання до варіанту № 6:

Варіант – 6:

• Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
О	1	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0
2	1	1	1	0	0	0	0	0
3	1	1	1	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	1	1	0	0
6	0	0	0	0	1	1	1	0
7	0	0	0	0	1	1	1	1

- Пристрій повинен використовувати 12MHz тактовий сигнал від мікроконтролера IC1 і знижувати частоту за допомогою внутрішнього подільника. Мікроконтролер IC1 є частиною стенда $Elbert\ V2 Spartan\ 3A\ FPGA$. Тактовий сигнал заведено нв вхід $LOC = P129\ FPGA\ (див.\ Додаток 1)$.
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
 - \circ Якщо *MODE=0* то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід (TEST) для подачі логічної «1» на всі непарні виходи одночасно:
 - \circ Якщо TEST=0 то автомат перемикає сигнали на виходах згідно заданого алгоритму.
 - о Якщо TEST=1 то на непарних виходах (7, 5, 3, 1) повинна бути логічна «1» (непарні LED увімкнені).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами *RESET/TEST* використати будь як $I \ni PUSH BUTTON$ кнопок (див. **Додаток** 1).

Хід виконання:


1) Створюю TransitionLogic.vhd

```
entity transition logic intf is
       Port ( CUR STATE : in std logic vector (2 downto 0);
33
              MODE : in std logic;
34
              NEXT STATE : out std logic vector (2 downto 0)
35
36
37
    end transition_logic_intf;
38
    architecture transition_logic_arch of transition_logic_intf is
39
40
41
42
        NEXT STATE(0) <= (not(MODE) and not(CUR STATE(1)) and not (CUR STATE(0))) or
43
                           (not (MODE) and CUR STATE(1) and not (CUR STATE(0))) or
44
                           (MODE and not(CUR_STATE(1)) and not (CUR_STATE(0))) or
45
46
                           (MODE and CUR_STATE(1) and not (CUR_STATE(0)));
47
48
        NEXT_STATE(1) <= (not(MODE) and not(CUR_STATE(1)) and CUR_STATE(0)) or
                           (not (MODE) and CUR_STATE(1) and not (CUR_STATE(0))) or
49
50
                           (MODE and not (CUR STATE(1)) and not (CUR STATE(0))) or
                           (MODE and CUR_STATE(1) and CUR_STATE(0));
51
52
        NEXT_STATE(2) <= ((not(MODE) and CUR_STATE(2)) and not (CUR_STATE(1) and CUR_STATE(0))) or
53
                           ((not (MODE) and not (CUR_STATE(2))) and (CUR_STATE(1) and CUR_STATE(0))) or ((MODE and CUR_STATE(2)) and (CUR_STATE(1) or CUR_STATE(0))) or
54
55
56
                           (MODE and not CUR_STATE(2) and not CUR_STATE(1) and not CUR_STATE(0));
57
    end transition_logic_arch;
59
60
```


2) Створюю OutputLogic.vhd

```
library IEEE;
20
     use IEEE.STD_LOGIC_1164.ALL;
21
22
     -- Uncomment the following library declaration if using
     -- arithmetic functions with Signed or Unsigned values
24
     --use IEEE . NUMERIC_STD. ALL;
25
26
27
     -- Uncomment the following library declaration if instantiating
     -- any Xilinx primitives in this code.
28
     -- library UNISIM;
29
     --use UNISIM. VComponents.all;
30
21
     entity out_logic_intf is
22
33
       Port( IN_BUS : in std_logic_vector(2 downto 0);
               OUT_BUS : out std_logic_vector(7 downto 0)
24
35
36
     end out_logic_intf;
27
     architecture out_logic_arch of out_logic_intf is
28
29
     begin
40
41
        OUT_BUS(0) <= not IN_BUS(2);
42
42
        OUT_BUS(1) <= not IN_BUS(2) and (IN_BUS(1) or IN_BUS(0));
44
45
        OUT_BUS(2) <= not IN_BUS(2) and IN_BUS(1);
46
47
        OUT_BUS(2) <= not IN_BUS(2) and IN_BUS(1) and IN_BUS(0):
48
49
        OUT_BUS(4) <= IN_BUS(2);
50
51
52
        OUT_BUS(5) <= IN_BUS(2) and (IN_BUS(1) or IN_BUS(0));
53
        OUT_BUS(6) <= IN_BUS(2) and IN_BUS(1);
54
55
        OUT_BUS(7) <= IN_BUS(2) and IN_BUS(1) and IN_BUS(0);
56
57
58
      end out_logic_arch;
```

3) Створюю схему LightController.sch



4) Створюю файл TopLevel.sch




Також, щоб забезпечити можливість зменшення вхідної частоти в чотири рази — умова завдання, додаю мультиплексор.

5) Додаю Constraints.ucf файл

```
UCF for ElbertV2 Development Board
10
  CONFIG VCCAUX = "3.3";
11
12
   # Clock 12 MHz
13
   NET "CLOCK"
                         LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
15
   16
17
18
  19
                                  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
     NET "OUT_BUS[0]"
                          LOC = P46
20
     NET "OUT_BUS[1]"
NET "OUT_BUS[2]"
                                  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                          LOC = P47
21
                          LOC = P48
22
                                  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                          LOC = P49
     NET "OUT BUS[3]"
23
     NET "OUT BUS[4]"
                          LOC = P50
                                  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
24
                                  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
     NET "OUT_BUS[5]"
                          LOC = P51
25
     NET "OUT_BUS[6]"
                          LOC = P54
26
     NET "OUT BUS[7]"
                          LOC = P55
27
28
29
  30
                            DP Switches
31
   32
     NET "MODE"
                       LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
33
34
35
  36
37
                            Switches
39
     NET "TEST ENABLE"
                            LOC = P80
                                     | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
40
     NET "RESET"
                       LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
41
```

6) Симулюю роботу OutputLogic:



7) Симулюю роботу TransitionLogic :




8) Симулюю роботу LightController.sch



9) Симулюю роботу TopLevel.sch :



10) Генерую ВІN файл:



Висновок: На даній лабораторній роботі я на базі стенда Elbert V2- Spartan 3A FPGA реалізував цифровий автомат світлових ефектів. Навчився створювати нові елементи і описувати логіку їх роботи засобами VHDL.