



Universidad Nacional Autónoma de
México
Facultad de Ingeniería



Diseño Digital Moderno

Proyecto Parcial 1

Grupo 08

Profesor : Oscar Francisco Fuentes Casarrubias

Integrantes del equipo:

Pineda Pérez Daniel Antonio
Romero Rosales Valeria Dayana
Vergara Reyes Gilberto

08 de octubre del 2026

Reporte proyecto parcial 1 - Unidad combinacional de 2 bits con MUX, decoder y display de 7 segmentos


Objetivo del sistema:

Diseñar, implementar y verificar una unidad lógica combinacional de 2 bits utilizando circuitos integrados de lógica digital, capaz de recibir dos números binarios de 2 bits, $A = A_1A_0$ y $B = B_1B_0$, y realizar una de cuatro operaciones: suma, XOR, AND y MAX.

La operación a realizar se seleccionará mediante las entradas S_1 y S_0 , mientras que una entrada adicional ENABLE permitirá habilitar o deshabilitar el funcionamiento del sistema. El resultado de la operación seleccionada deberá mostrarse en un display de 7 segmentos, además, se utilizarán LEDs para indicar visualmente cuál de las cuatro operaciones se encuentra activa.

El sistema se implementará mediante lógica combinacional y circuitos integrados, sin utilizar microcontroladores, FPGA ni software para sustituir la lógica principal.

Diagrama de Bloques:



Las entradas A_1, A_0, B_1 y B_0 llegan a los cuatro bloques de operación: SUM, XOR, AND y MAX. Cada uno realiza su operación y manda un resultado. Después, el MUX selecciona cuál de esos resultados se va a utilizar dependiendo de las señales S_1 y S_0 . La salida seleccionada pasa por ENABLE y después se manda al decoder/driver del display de 7 segmentos para mostrar el resultado. Al mismo tiempo, S_1 y S_0 también entran al decoder 2 a 4, que se encarga de prender el LED correspondiente a la operación que está seleccionada.

Tabla de especificaciones de entradas y salidas:

Señal	Tipo	Bits	Función
A_1, A_0	Entrada	2	Representan el número binario A , de 0 a 3.
B_1, B_0	Entrada	2	Representan el número binario B , de 0 a 3.
S_1, S_0	Entrada de control	2	Seleccionan entre SUM, XOR, AND y MAX.
ENABLE	Entrada de control	1	Habilita o deshabilita la salida del sistema.
Y_2, Y_1, Y_0	Salida	3	Resultado binario de la operación seleccionada.
LEDs indicadores	Salida visual	4	Indican cuál operación está

			seleccionada.
Display de 7 segmentos	Salida visual	1	Muestra el resultado de la operación.

S_1	S_0	Operación
0	0	SUM: $A + B$
0	1	XOR: $A \oplus B$
1	0	AND: $A \cdot B$
1	1	MAX: mayor entre A y B

Desarrollo de las cuatro operaciones:

SUMA: La operación SUMA realiza la suma de los números binarios A y B .

A1	A0	B1	B0	A+B	S0	S1	S2
0	0	0	0	0	0	0	0
0	0	0	1	1	1	0	0
0	0	1	0	2	0	1	0
0	0	1	1	3	1	1	0
0	1	0	0	1	1	0	0
0	1	0	1	2	0	1	0
0	1	1	0	3	1	1	0

0	1	1	1	4	0	0	1
1	0	0	0	2	0	1	0
1	0	0	1	3	1	1	0
1	0	1	0	4	0	0	1
1	0	1	1	5	1	0	1
1	1	0	0	3	1	1	0
1	1	0	1	4	0	0	1
1	1	1	0	5	1	0	1
1	1	1	1	6	0	1	1

Mapa de Karnaugh para S_0

$A_1A_0 \backslash B_1B_0$	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	1	0	0	1
10	0	1	1	0

$$S_0 = \overline{A_0}B_0 + A_0\overline{B_0} = S_0 = A_0 \oplus B_0$$

Mapa de Karnaugh para S_1

$A_1A_0 \backslash B_1B_0$	00	01	11	10
00	0	0	1	1
01	0	1	0	1

11	1	0	1	0
10	1	1	0	0

$$S_1 = A_1 \oplus B_1 \oplus (A_0 B_0)$$

Mapa de Karnaugh para S_2

$A_1 A_0 \backslash B_1 B_0$	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	1	1	1
10	0	0	1	1

$$S_2 = A_1 B_1 + A_0 B_1 B_0 + A_1 A_0 B_0$$

La operación de suma se obtiene a partir de los tres bits de salida S_0 , S_1 y S_2 . El bit S_0 se obtiene con una compuerta XOR entre A_0 y B_0 . Para S_1 se toma en cuenta el resultado de $A_1 \oplus B_1$ junto con el acarreo generado por $A_0 B_0$. Finalmente, S_2 representa el acarreo de mayor peso y se obtiene combinando compuertas AND y OR.

XOR: La operación XOR compara bit a bit A y B , dando 1 cuando los bits son diferentes.

A1	A0	B1	B0	X1	X0	Resultado
0	0	0	0	0	0	0
0	0	0	1	0	1	1
0	0	1	0	1	0	2
0	0	1	1	1	1	3
0	1	0	0	0	1	1
0	1	0	1	0	0	0
0	1	1	0	1	1	3
0	1	1	1	1	0	2
1	0	0	0	1	0	2
1	0	0	1	1	1	3
1	0	1	0	0	0	0
1	0	1	1	0	1	1
1	1	0	0	1	1	3
1	1	0	1	1	0	2
1	1	1	0	0	1	1
1	1	1	1	0	0	0

Mapa de Karnaugh para X_0

$A_1 A_0 \backslash B_1 B_0$	00	01	11	10

00	0	1	1	0
01	1	0	0	1
11	1	0	0	1
10	0	1	1	0

$$X_0 = A_0 \oplus B_0$$

Mapa de Karnaugh para X_1

$A_1 A_0 \backslash B_1 B_0$	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	1	1	0	0
10	1	1	0	0

$$X_1 = A_1 \oplus B_1$$

La operación XOR se realiza bit a bit entre A y B . Se utiliza una compuerta XOR para A_0 y B_0 , y otra para A_1 y B_1 . Como esta operación solo puede dar valores de 0 a 3, el bit X_2 siempre vale 0.

AND: La operación AND da 1 únicamente cuando ambos bits comparados valen 1.

A1	A0	B1	B0	A AND B	Y2	Y1	Y0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0

0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	1	0	0	1
0	1	1	0	0	0	0	0
0	1	1	1	1	0	0	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0
1	0	1	0	2	0	1	0
1	0	1	1	2	0	1	0
1	1	0	0	0	0	0	0
1	1	0	1	1	0	0	1
1	1	1	0	2	0	1	0
1	1	1	1	3	0	1	1

Mapa de Karnaugh para Y_0

$A_1A_0 \backslash B_1B_0$	00	01	11	10
00	0	0	0	0
01	0	1	1	0
11	0	1	1	0
10	0	0	0	0

$$Y_0 = A_0 B_0$$

Mapa de Karnaugh para Y_1

$A_1 A_0 \backslash B_1 B_0$	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	1	1
10	0	0	1	1

$$Y_1 = A_1 B_1$$

Mapa de Karnaugh para Y_2

$A_1 A_0 \backslash B_1 B_0$	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

$$Y_2 = 0$$

La operación AND se realiza bit a bit entre las entradas A y B . Se utiliza una compuerta AND para A_0 y B_0 , y otra para A_1 y B_1 . Como el resultado máximo de esta operación es 3, el bit Y_2 siempre vale 0.

MAX: La operación MAX compara A y B y entrega como salida el número mayor.

A1	A0	B1	B0	A	B	MAX(A,B)	Y2	Y1	Y0
0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	1	0	0	1
0	0	1	0	0	2	2	0	1	0
0	0	1	1	0	3	3	0	1	1
0	1	0	0	1	0	1	0	0	1
0	1	0	1	1	1	1	0	0	1
0	1	1	0	1	2	2	0	1	0
0	1	1	1	1	3	3	0	1	1
1	0	0	0	2	0	2	0	1	0
1	0	0	1	2	1	2	0	1	0
1	0	1	0	2	2	2	0	1	0
1	0	1	1	2	3	3	0	1	1
1	1	0	0	3	0	3	0	1	1
1	1	0	1	3	1	3	0	1	1
1	1	1	0	3	2	3	0	1	1
1	1	1	1	3	3	3	0	1	1

Mapa de Karnaugh para Y_0

$A_1A_0 \backslash B_1B_0$	00	01	11	10
00	0	1	1	0
01	1	1	1	0
11	1	1	1	1
10	0	0	1	0

$$Y_0 = A_1A_0 + B_1B_0 + A_0\overline{B_1} + \overline{A_1}B_0$$

Mapa de Karnaugh para Y_1

$A_1A_0 \backslash B_1B_0$	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	1	1	1	1
10	1	1	1	1

$$Y_1 = A_1 + B_1$$

Mapa de Karnaugh para Y_2

$A_1A_0 \backslash B_1B_0$	00	01	11	10
00	0	0	0	0
01	0	0	0	0

11	0	0	0	0
10	0	0	0	0

$$Y_2 = 0$$

La operación MAX compara los valores de A y B y entrega como salida el número mayor. Las ecuaciones obtenidas mediante los mapas de Karnaugh se pueden implementar con compuertas AND, OR y NOT. Como el valor máximo posible es 3, el bit Y_2 siempre vale 0.

Descripción de la implementación del MUX y del decoder:

Implementación del MUX: El multiplexor se encarga de seleccionar cuál de las cuatro operaciones llegará a la salida del sistema. Las operaciones SUM, XOR, AND y MAX generan sus resultados de forma independiente, y después estos resultados llegan al MUX. Las señales S_1 y S_0 funcionan como entradas de selección. La selección se realiza de la siguiente forma:

S_1	S_0	Operación Seleccionada
0	0	SUM
0	1	XOR
1	0	AND
1	1	MAX

Como el resultado del sistema se maneja con tres bits, el MUX debe permitir seleccionar los tres bits correspondientes a cada operación, es decir, Y_2 , Y_1 y Y_0 . De esta forma, únicamente el resultado de la operación seleccionada continúa hacia la salida del sistema.

Implementación del decoder: El decoder 2 a 4 utiliza las mismas señales S_1 y S_0 para identificar cuál operación está seleccionada. A partir de estas dos entradas se activará una de cuatro salidas, y cada salida estará conectada a un LED.

De esta manera:

$00 \rightarrow LED \text{ de } SUM$

$01 \rightarrow LED \text{ de } XOR$

$10 \rightarrow LED \text{ de } AND$

$11 \rightarrow LED \text{ de } MAX$

Esto permite saber visualmente qué operación está activa mientras el circuito está funcionando.


Descripción de ENABLE:


ENABLE es una entrada de control que permite habilitar o deshabilitar la salida del sistema. Cuando: $ENABLE = 1$, el circuito funciona normalmente y muestra en el display el resultado de la operación seleccionada.

Cuando: $ENABLE = 0$, la salida del sistema se deshabilita. Para este proyecto se puede definir que, al estar deshabilitado, el display muestre 0.


ENABLE	Comportamiento
0	El sistema se deshabilita y el display muestra 0.
1	El sistema funciona normalmente y muestra el resultado de la operación seleccionada.

Esquemático Final:





Simulación del circuito




La simulación realizada corresponde a la etapa de operaciones lógicas de la unidad, en la cual se implementan las operaciones mediante compuertas lógicas y se verifica su funcionamiento a través de los valores obtenidos en las salidas.

Debido a que el simulador utilizado no cuenta con un circuito integrado multiplexor compatible con el diseño, no fue posible implementar en la simulación la etapa encargada de seleccionar una de las operaciones realizadas y enviarla posteriormente al display de 7 segmentos. Por esta razón, la simulación se presenta de manera parcial, abarcando únicamente la generación de las operaciones y sus respectivas salidas.

Para comprobar visualmente los resultados, se utilizaron LEDs como indicadores de los valores binarios obtenidos en las salidas de las operaciones. De esta manera, un LED encendido representa un valor lógico 1, mientras que un LED apagado representa un valor lógico 0.

La etapa del multiplexor y la conexión hacia el display de 7 segmentos quedan fuera de esta simulación debido a la limitación mencionada del simulador, aunque forman parte del diseño propuesto del circuito completo.

Circuito armado







Tabla de pruebas y resultados:

A	B	S1	S0	Operación	ENABLE	Resultado
1	2	0	0	SUM	1	3
3	1	0	1	XOR	1	2
3	2	1	0	AND	1	2
1	3	1	1	MAX	1	3
3	3	0	0	SUM	1	6
2	1	1	1	MAX	0	0

Conclusiones:

El desarrollo de este proyecto permitió aplicar de manera práctica los conocimientos adquiridos sobre lógica digital y circuitos combinacionales. Se diseñó e implementó una unidad lógica de 2 bits capaz de recibir dos valores binarios de entrada, A y B, y realizar diferentes operaciones de acuerdo con la selección establecida: suma, XOR, AND y MAX.

A través de los interruptores se pudieron introducir los valores de entrada y seleccionar la operación correspondiente, mientras que los LEDs permitieron identificar visualmente la operación seleccionada y el display de 7 segmentos permitió visualizar el resultado obtenido. La implementación mediante circuitos integrados, compuertas lógicas, resistencias, LEDs y demás componentes permitió comprobar físicamente el funcionamiento de la lógica previamente diseñada.

Durante la realización del proyecto fue necesario considerar tanto el comportamiento lógico de las operaciones como la correcta conexión y alimentación de los componentes, lo que permitió identificar la importancia de verificar cada etapa del circuito antes de integrarlo por completo. Las pruebas realizadas con diferentes

combinaciones de entradas permitieron comprobar que los resultados obtenidos correspondían con los valores esperados.

Finalmente, este proyecto permitió reforzar la relación entre la representación binaria, las operaciones lógicas y su implementación física, pasando de una descripción teórica de las funciones a un sistema funcional capaz de procesar entradas y mostrar sus resultados. De esta manera, se cumplieron los objetivos planteados y se obtuvo una mejor comprensión del funcionamiento y diseño de sistemas digitales combinacionales.