Introdução ao VHDL

Introdução ao VHDL

• Ao final dos anos 70, o Departamento de Defesa dos Estados Unidos definiu um programa chamado VHSIC (*Very High Speed Integrated Circuit*).


• Em 1981, aprimorando-se as idéias do VHSIC, foi proposta uma linguagem de descrição de hardware mais genérica e flexível chamada de VHDL (VHSIC *Hardware Description Language*).

- Em 1987 se tornou um padrão pela organização internacional IEEE.
- VHDL foi projetada com princípios de programação estruturada.

Prototipação em FPGA


- Um dos dispositivos que encontramos no mercado para implementação de circuitos/sistemas reconfiguráveis é chamado de FPGA (Field Programmable Gate Array) Os FPGAs são dispositivos programáveis em campo, ou seja, podem ter sua configuração alterada após sua fabricação. Cada FPGA normalmente é composto por matrizes de elementos. Antes que cada elemento seja utilizado ele deve ser configurado. Esta configuração se faz através de um conjunto de bits chamados de bitstream.
- A programação do dispositivo é feita para que todos ou alguns dos componentes do dispositivo se interliguem e implementem um circuito qualquer. Esta é a implementação realizada no primeiro momento. Se houver a programação deste dispositivo novamente para implementação de um novo circuito (ou mudança no mesmo circuito) consideramos que o circuito implementado foi reconfigurado.

Partes de um FPGA



- CLB (Configurable Logic Block): Matriz de blocos lógicos configuráveis;
- Rede de Interconexão
 Programável: Blocos de
 interconexão que
 interligam todos os CLBs;
- IOB (Input Output Block): Na periferia de todo o circuito existem blocos de entrada e saída para interface externa.


Exemplo de um kit FPGA de bancada




Palavras reservadas e símbolos em VHDL

abs	file	of	sra	Symbol	Meaning
access	for	on	srl	+	Addition, or positive number
after	function	open	subtype	<u>-</u>	Subtraction, or negative number
alias	•	or	.1	/	Division
all	generate	others	then	=	Equality
and	generic	out	to	<	Less than
architecture	group	package	transport	>	Greater than
array assert	guarded	package	type	&	Concatenator
attribute	if	postponed	unaffected	Ī	Vertical bar
attribute	impure	procedure	units	;	Terminator
begin	in	process	until	#	Enclosing based literals
block	inertial	pure	use	(Left parenthesis
body	inout	<u>.</u>)	Right parenthesis
buffer	is	range	variable	•	Dot notation
bus		record		:	Separates data object from type
	label	register	wait	n	Double quote
case	library	reject	when	Ŧ	Single quote or tick mark
component	linkage	rem	while	**	Exponentiation
configuration	literal	report	with	=>	Arrow meaning "then"
constant	loop	return rol	Vor	=>	Arrow meaning "gets"
disconnect	man	ror	xor xnor		
downto	map mod	101	XIIOI	:=	Variable assignment
downto	mod			/=	Inequality
	nand	select		>=	Greater than or equal to
else	new	severity		<=	Less than or equal to
elseif	next	shared		<=	Signal assignment
end	nor	signal		<>	Box
entity	not	sla			
exit	null	sll			Comment

Módulos em VHDL






• Entidade (Entity): define as linhas de entrada e saída (portas).

 Arquitetura (architecture): módulo que descreve como as entradas e saídas estão relacionadas.

Módulos em VHDL

- Componentes (component): entidades usadas dentro de um módulo. Serve para referenciar, instanciar e replicar uma determinada entidade.
- Pacotes (package): é uma coleção de tipos, constantes, subprogramas, etc.
- Configuração (configuration): permite especificar os mínimos enlaces entre componente-entidade através da parte declarativa de uma arquitetura.
- Procedimentos (procedure) e funções (function).
- Execução concorrente: when...else... with...select...when.
- Execução sequencial (**process**): os processos são por definição concorrentes, mas o conteúdo de cada processo é executado de forma sequencial. if...then...else case for while.


Descrevendo um Entity




entity describes the unit

Descrevendo uma arquitetura

- No caso de *simples_porta* devemos definir o que f(a, b, c) é. Em VHDL é possível definir uma arquitetura de algumas formas. As principais classificações são:
 - Descrição de comportamento: é fornecido explicitamente a relação entre as entradas e saídas.
 - Descrição estrutural: são construídas funções lógicas pela combinação de elementos mais primitivos, como portas lógicas.



(a) Gate_2 module




```
(b) Gate_3 module
```


```
--exemplo 1
entity gate 2 is
       port (a, b: in std logic;
              g: out std logic);
end gate 2;
--declaração da arquitetura
architecture lógica of gate 2 is
begin
       q <= a nand b;</pre>
end lógica;
```


```
--exemplo 2
entity gate 3 is
       port (x, y: in std logic;
              h: out std logic);
end gate 3;
--declaração da arquitetura
architecture lógica of gate 3
  is
begin
       h \ll x x n o r y;
end lógica;
```

а	b	same
0	0	1
0	1	0
1	0	0
1	1	1




```
entity equals is
    port (a, b: in std_logic;
        same: out std_logic);
end equals;
architecture fluxo_dados of equals is
begin
    same <= '1' when a = b else
    '0';
end fluxo_dados;</pre>
```







```
entity Word OR is
       port (In a, In b: in std logic vector (3 downto 0);
             Out: out std logic vector (3 downto 0));
end Word OR;
architecture listagem of Word OR is
begin
       Out(3) \leq In a(3) or In b(3);
       Out (2) \le In \ a(2) \ or \ In \ b(2);
       Out (1) \le In a(1)  or In b(1);
       Out(0) <= In a(0) or In b(0);
end listagem;
```



```
entity bit_ops is
    port (In_a, In_b: in std_logic_vector (3 downto 0);
        f1, f2: out std_logic);
end bit_ops;
architecture Basico of bit_ops is
begin
    f1 <= (In_a(3) and In_b(3)) or (In_a(2) and In_b(2));
    f2 <= (In_a(1) and In_b(1)) or (In_a(0) and In_b(0));
end Basico;</pre>
```


Meio Somador em VHDL





```
entity meio somador is
     port( a : in std logic;
           b : in std logic;
           soma : out std logic;
           carry : out std logic );
end meio somador;
architecture meio somador arch of
 meio somador is
begin
 soma <= (a and not b) or (not a and b);
 carry <= a and b;
end meio somador arch;
```

Somador completo em VHDL



Somador completo em VHDL (parte 1)

```
architecture somador1b_arch of somador1b is component meio_somador is port(a : in std_logic;
b : in std_logic;
soma : out std_logic;
```

```
somador1b is
component meio somador is
 port(a : in std logic;
      b : in std logic;
       soma : out std logic;
       carry : out std logic);
end component;
   signal S primeira soma :
          std logic;
   signal S primeiro carry :
          std logic;
   signal S segundo carry :
          std logic;
```

Somador completo em VHDL (parte 2)


```
begin
                                     MeioSom
                                                      Soma.
  somador1 : meio somador
                                             MeioSom
    port map (a => a,
                                                       Carry
              b => b,
               soma => S primeira soma,
               carry => S primeiro carry);
  somador2 : meio somador
    port map (a => S primeira soma,
              b => c,
               soma => soma,
               carry => S segundo carry);
  carry <= S primeiro carry or S segundo carry;
end somador1b arch;
```

Somador completo em VHDL

```
entity add is
        port (a, b, ci: in std logic;
                 s, co: out std logic);
end add;
architecture fluxo dados of add is
begin
        s \le 1' when (a = '0' and b = '1' and ci = '0') else
               '1' when (a = '1' \text{ and } b = '0' \text{ and } ci = '0') else
               '1' when (a = '0' \text{ and } b = '0' \text{ and } ci = '1') else
               '1' when (a = '1' \text{ and } b = '1' \text{ and } ci = '1') else
               '0';
        co \le '1' when (a = '1' and b = '1' and ci = '0') else
                '1' when (a = '0' \text{ and } b = '1' \text{ and } ci = '1') else
                '1' when (a = '1' and b = '0' and ci = '1') else
                '1' when (a = '1' \text{ and } b = '1' \text{ and } ci = '1') else
                '0';
end fluxo dados;
```

Somador completo

a	b	ci	S	co
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1



Multiplexador 2x1 - execução concorrente with select

```
library ieee;
use ieee.std logic 1164.all;
entity mult2x1 is
 port (e1, e2, sel: in std logic;
                  s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
 with sel select
      s <= e1 when '0',
           e2 when others;
end arch mult2x1;
```

Multiplexador 2x1 - execução sequencial if...then...else

```
library ieee;
use ieee.std logic 1164.all;
entity mult2x1 is
  port (e1, e2, sel: in std logic;
                   s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
  process (e1, e2, sel)
  begin
       if sel = '0' then
              s \le e1;
       else
              s \le e2;
       end if;
  end process;
end arch mult2x1;
```

Multiplexador 2x1 - execução sequencial case

```
library ieee;
use ieee.std logic 1164.all;
entity mult2x1 is
  port (e1, e2, sel: in std logic;
                   s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
  process (e1, e2, sel)
  begin
      case sel is
             when '0' => s <= e1;
              when others => s <= e2;
      end case;
  end process;
end arch mult2x1;
```

Multiplexador 2x1 – portas lógicas

```
library ieee;
use ieee.std logic 1164.all;
entity mult2x1 is
  port (e1, e2, sel: in std logic;
                   s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
  s \le (e1 \text{ and not } (sel)) \text{ or } (e2 \text{ and } sel);
end arch mult2x1;
```

Como usar um for em VHDL

Arch-Component

```
É realizada uma replicação espacial do circuito
begin
TESTE 1 30: for i in 1 to 30 generate
                 Nome Map: Nome Component
                                                         a (1-30)
                 port map (a \Rightarrow a(i),
                               b \Rightarrow b(i)
                                                                   b
                               c => c(i));
                                                                                       c (1-30)
               end generate;
                                                                           3
end architecture
                                                                   b
                               a (1-30)
                Entity
                                                         b (1-30)
                                           c (1-30)
                                                                   a
                               b (1-30)
                                                                          30
```

Full-Arch

Como usar um for em VHDL

```
begin
TESTE_1_30: for i in 1 to 30 generate
Nome_Map: Nome_Component
```


port map (a => a(i),


 $b \Rightarrow b(i)$

 $c \Rightarrow c(i));$

end generate;

end architecture





Arquivo de teste (testbench)

• Depois de finalizar a descrição do hardware para realizar uma simulação, é necessário descrever o testbench. O arquivo de descrição do testbench contém os dados de estimulo de entrada para seu circuito.

```
library ieee;
                             Mux2X1.vhd
use ieee.std logic 1164.all;
entity mult2x1 is
  port (e1, e2, sel: in std logic;
                     s: out std logic);
end mult2x1;
architecture arch mult2x1 of mult2x1 is
begin
  with sel select
         s \le e1 when '0',
              e2 when others:
end arch mult2x1;
       2020
```

```
library ieee;
                               TestMux.vhd
use ieee.std logic 1164.all;
entity mult2x1 tb is
end mult2x1 tb;
architecture testmult2x1 of mult2x1 tb is
component mult2x1
port(e1, e2, sel: in std logic;
               s: out std logic);
end component;
signal e1 : std logic;
signal e2 : std logic;
signal sel : std logic;
signal s : std logic;
```

```
begin
                  continuação
uut: mult2x1 port map(
    e1 => e1;
    e2 => e2;
    sel => sel;
    s \Rightarrow s; );
tb: process
begin
wait for 10 ns;
e1 <= '1';
e2 <= '1';
sel <= '1';
wait for 10 ns;
end process
end testmult2x1
```

Arquivo de teste (testbench)

end arch mult2x1;

2020

• Depois de finalizar a descrição do hardware (1) para realizar uma simulação, é necessário descrever o testbench. O arquivo de descrição do testbench! contém os dados de estimulo de entrada para seu circuito.

```
library ieee;
                                                                                    begin
                                                                                                    continuação
                                                                       TestMux.vhd
library ieee;
                           Mux2X1.vhd
                                         use ieee.std logic 1164.all;
                                                                                    uut: mult2x1 port map(
use ieee.std logic 1164.all;
                                                                                        e1 => e1;
                                         entity mult2x1 tb is
entity mult2x1 is
                                                                                        e2 => e2;
                                         end mult2x1 tb;
  port (e1, e2, sel: in std logic;
                                                                                        sel => sel;
                           Há alguns erros de digitação neste código.
end mult2.
architect Serão úteis para discussão em um primeiro exercício com simulador.
begin
                                                         s: out std logic);
                                                                                    e1 <= '1';
  with sel select
                                         end component;
                                                                                    e2 <= '1';
        s \le e1 when '0',
                                          signal e1 : std logic;
                                                                                    sel <= '1';
             e2 when others;
                                          signal e2 : std_logic;
                                                                                    wait for 10 ns;
```


signal sel : std logic;

signal s : std logic;


end process

end testmult2x1


Exercício de VHDL




EDA Playground (https://www.edaplayground.com/home)




EDA Playground (https://www.edaplayground.com/home)



Symphony EDA (http://www.symphonyeda.com/)




Intel Quartus Prime Lite Edition - FPGAs Intel



https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html

Xilinx ISE WebPACK – FPGAs Xilinx





https://www.xilinx.com/products/design-tools/ise-design-suite/ise-webpack.html


Descrição em VHDL para Flip-flop D sensível ao nível

```
architecture sensível_nivel of ff_D is
entity ff_D is
                                                     begin
 port(
                                                       process (clk, D)
   D: in std_logic;
                                                       begin
   clk: in std_logic;
                                                        if (clk) = '1') then
   Q: out std_logic);
                                                          Q \leq D;
end ff_D;
                                                       end if;
                                                       end process;
                                                    end sensível_nível;
                         Enable
```

Flip-Flop Mestre-Escravo Tipo D







(b) Transfer to slave

Descrição em VHDL para Flip-flop D sensível a borda

```
entity FFD is

port(

D: in std_logic;

clk: in std_logic;


Q: out std_logic);

end FFD;
```

```
architecture borda_positiva of FFD is
 begin
  process (clk, D)
  begin
   if (clk'event and clk = '1') then
     Q \leq D;
   end if;
  end process;
end borda_positiva;
```

Como seria com borda de descida?

Descrição em VHDL para FF-SR




(a) Symbol

S(t)	R(t)	Q(t+T)	Operation
0	0	Q(t)	Hold
1	0	1	Set
0	1	0	Reset
1	1	?	Not used

(b) Operation summary

```
architecture arch srff of srff is
Begin
process(set, reset)
begin
  if reset = '1' then
       q <= '0';
  if set = '1' then
       q <= '1';
end process;
end arch_srff;
```

Descrição em VHDL para FF-SR sensível ao clock



(a) Symbol


S(t)	R(t)	Q(t+T)	Operation
0	0	Q(t)	Hold
1	0	1	Set
0	1	0	Reset
1	1	?	Not used


(b) Operation summary

```
architecture arch srff of srff is
begin
process(clk)
begin
 if (clk'event and clk = '1') then
  if reset = '1' then
       q <= '0'; qbar <= '1';</pre>
  elsif set = '1' then
       q <= '1'; qbar <= '0';
   end if;
 end if;
end process;
end arch srff;
```

Exemplo em VHDL para uma máquina de estados

```
FSM_FF: process (CLK, RESET)
begin
  if RESET='1' then
    STATE <= START :
  elsif CLK'event and CLK='1' then
    case STATE is
        when START => if X=GO MID then
                 STATE <= MIDDLE :
               end if ;
        when MIDDLE => if X=GO_STOP then
                 STATE <= STOP :
               end if;
        when STOP => if X=GO_START then
                 STATE <= START ;
               end if ;
        when others => STATE <= START;
      end case;
  end if;
end process FSM FF;
```






https://stackoverflow.com/questions/26618736/what-does-1-2-or-3-process-mean-for-an-fsm-in-vhdl

Trabalho

 O segundo trabalho é uma descrição em VHDL de um pequeno banco de registradores a exemplo da figura abaixo:



Trabalho

- O objetivo do Trabalho 2 é desenvolver em VHDL um banco de 8 registradores de 8 bits para armazenar e ler uma palavra de 8 bits.
 - O projeto em VHDL do banco de registradores deve conter obrigatoriamente:
 - Código em VHDL de um Flip-Flop tipo D de 1 bit.
 - Código em VHDL de um registrador de 8 bits baseado no component do FF-D 1bit.
 - Código em VHDL de um banco de 8 registradores baseado no component do registrador de 8 bits.
 - Códigos em VHDL de um MUX 8x1 e um DEMUX 1x8, ambos para palavras de 8 bits.
 - Código em VHDL do banco de registradores completo com as seguintes entradas e saídas:
 - Entrada de CLK de 1 bit; entrada de R/W de 1 bit; entrada de endereço de 3 bits; entrada de dados de 8 bits.
 - Saída de dados de 8 bits.
 - Código em VHDL do testbench do banco de registradores.
- A entrega do trabalho deve ser feita via upload de um vídeo curto no Canvas com os seguintes itens:
 - Apresentação e explicação da arquitetura do banco de registradores.
 - Apresentação e explicação de cada código em VHDL.
 - Apresentação e explicação de testes via testbenchs.
 - Apresentação usando um simulador.

Demux com 8 saídas e palavra de 8 bits

```
entrada: in std_logic_vector (7 downto 0);
sel: in std_logic_vector(2 downto 0);
s1, s2, s3, s4, s5, s6, s7, s8: out std_logic_vector(7 downto 0)
```

Variação de clock no arquivo de testbench

-- clock (1000 ciclos de um total de 1000 ns, conforme período do clk abaixo):

```
CLK: process begin for i in 0 to 1000 loop clk_sig <= '1' after 0.5 ns when clk_sig = '0' else '0' after 0.5 ns when clk_sig = '1'; end loop; end process;
```

Array para o banco de registradores

O banco de registradores possui 8 entradas de 8 bits cada, ou seja E1, E2.... E8: in std logic vector (7 downto 0).

Da mesma forma, há 8 saídas de 8 bits cada, ou seja, S1, S2.... S8: out std_logic_vector (7 downto 0).

Há um código de registrador de 8 bits que é um component no banco que precisa ser gerado 8 vezes, um registrador conectado a cada entrada e saída. E1 -> Registrador1 -> S1.

A melhor forma de fazer isso é via Array. Para isso, é necessário criar um tipo de dados dentro do architecture:

Ex: type t_Data is array (0 to 7) of std_logic_vector(7 downto 0); Depois, você define um signal para conectar com entradas e outro com saídas do tipo t Data, assim:

```
signal DadoEnt : t_Data := (E1, E2, E3, ..... E8); signal DadoSai : t_Data := (S1, S2, S3, ..... S8);
```

O generate para o banco de 0 a 7 (8 registradores do component adicionado) deve fazer o port map assim:

```
EntradaComponent - > DadoEnt(i)
SaidaComponent -> DadoSai(i)
```