

Laboratório 4

- CPU MIPS Multiciclo –

GRUPO 6

Dayanne Fernandes da Cunha, 13/0107191

Lucas Mafra Chagas, 12/0126443

Marcelo Giordano Martins Costa de Oliveira, 12/0037301

Lucas Junior Ribas, 16/0052289

Caio Nunes de Alencar Osório, 16/0115132

Diego Vaz Fernandes, 16/0117925

¹Dep. Ciência da Computação – Universidade de Brasília (UnB)
CiC 116394 - OAC - Turma A

Objetivos

- Treinar o aluno com a linguagem de descrição de *hardware Verilog*;
- Familiarizar o aluno com a plataforma de desenvolvimento *FPGA DE2* da *Altera* e o software *QUARTUS II*;
- Desenvolver a capacidade de análise e síntese de sistemas digitais usando uma Linguagem de Descrição de *Hardware*;
- Apresentar ao aluno a implementação de uma *CPU MIPS Multiciclo*.

Ferramentas

Todos os códigos escritos neste laboratório podem ser encontrados no repositório <https://github.com/Dayof/OAC172> do *GitHub*.

- FPGA DE2 da Altera
- QUARTUS-II
- Verilog HDL

- O máximo de pixel da coordenada do eixo x para centralizar o cenário foi 138 pixels. Ao retirar mais, a imagem não foi impressa na tela;
- Mesmo com a frequência mais alta, a imagem demora pra ser carregada do cartão sd para o monitor;

Exercício 6. Novas instruções usando a ISA MIPS

Na Tabela 3 mostra a instrução *MUL* do tipo R que foi inserida na ISA MIPS Multiciclo.

INSTRUÇÃO	OPCODE (6)	RS (5)	RT (5)	RD (5)	SHAMT (5)	FUNCT (6)
MUL \$t1, \$t2, \$t3	000000	x	x	x	00000	000010

Table 1. Componentes da instrução *MUL*.

Para preencher a Tabela 3 foi usada a informação que as instruções do tipo R sempre possuem o *OPCODE* em zero. A ordem dos componentes de *MUL* é *MUL RD RS RT*. *RS* e *RT* se referem aos argumentos da operação, no caso, \$t2 e \$t3 respectivamente e *RD* para o registrador destino, ou seja, \$t1. Como *MUL* não é uma instrução que usa operações *SHIFT* então este campo também permanece com zeros. O componente *FUNCT* foi preenchido de acordo com a fonte [?].

Na Tabela 3 mostra a instrução *JALR* do tipo R que foi inserida na ISA MIPS Multiciclo.

Instrução	OPCODE (6)	RS (5)	RT (5)	RD (5)	SHAMT (5)	FUNCT (6)
JALR \$t1	000000	x	00000	11111	00000	001001
JALR \$t1, \$t2	000000	x	00000	x	00000	001001

Table 2. Componentes da instrução *JALR*.

Para preencher a Tabela 2 também foi usada a informação que as instruções do tipo R sempre possuem o *OPCODE* em zero. A ordem dos componentes de *JALR* é *JALR RD RS*. Na instrução com apenas \$t1 o componente *RD* é preenchido com 11111 para representar o \$ra. Em ambas instruções da Tabela 2 o componente *RT* não é utilizado. E como *JALR* não é uma instrução que usa operações *SHIFT* então este campo também permanece com zero. O componente *FUNCT* foi preenchido de acordo com a fonte [?].

Para implementar estas instruções os arquivos *Parametros.v*, *ALUControl.v*, *Datapath_MULT.v* e *Control_MULT.v* foram modificados.

Parêmtros

O *OPCODE* de *MUL* e *JALR* não precisam de nenhuma adição no arquivo já que são do tipo R.

Os componentes *FUNCT* foram adicionados no arquivo como é mostrado na Figura 2.

```
87      FUNMUL      = 6'b000010,      // 2017/2
88      FUNJALR     = 6'b001001,      // 2017/2
```

Figure 2. Parâmetros para o componente *FUNCT* de cada instrução.

Os parâmetros para a máquina estado do multiciclo foram adicionados conforme a Figura 8.




Figure 3. Parâmetros para a máquina de estados multiciclo.

A operação *MUL* não foi adicionada no arquivo pois o *OPMULT* implementada no arquivo *ALU.v* já implementa o resultado esperado para *MUL*. No caso seria colocar em *HI* e *LO* o resultado da operação $iA * iB$, sendo que em *HI* estaria os 32 bits mais significativos e *LO* os 32 menos significativos. Como *oALUresult* recebe *LO* em *OPMULT* então já temos o esperado para *MUL*, sendo *oALUresult* nossa representação do *RD*.

Caminho de dados

Para implementar a Função *JALR*, foi modificado o multiplexador *WriteReg* e *WriteData*. Foi ativado a porta 3'd2 de ambos, que estava disponível para uso. No multiplexador *WriteReg*, indicamos que o registrador que vai ser usado é o *RT* ou o *RD*, conforme a imagem 3. Já no multiplexador *WriteData*, indicamos que o registrador de destino vai receber o valor de *PC*, conforme na imagem 4.

```
// Mux WriteReg
always @(*)
case (Store)
3'd0: wWriteRegister <= wRtorRd; //Normal mode
3'd1: wWriteRegister <= wALUZero ? 5'd31: 5'd0; // $ra ou $zero 1/2016
3'd2: wWriteRegister <= wRtorRd; //
// 3'd3: wWriteRegister <= 5'd05; // $a0 Store timer HI // Disponível
// 3'd4: wWriteRegister <= 5'd04; // $a0 Store Random // Disponível
3'd5: wWriteRegister <= wRT; //mfc0
3'd6: wWriteRegister <= wRT; //mfc0 - feito no semestre 2013/1 para implementar a deteccao de excecoes (COP0)
3'd7: wWriteRegister <= ~wALUZero ? 5'd31: 5'd0; // $ra ou $zero 1/2016
default: wWriteRegister <= 5'd0;
endcase
```

Figure 4. Multiplexador WriteReg modificado

```
// Mux WriteData
always @(*)
case (Store)
3'd0: wRegWriteData <= wMemorALU; //Normal mode
3'd1: wRegWriteData <= PC; // $RA Jal
3'd2: wRegWriteData <= PC; //Store timer LO // Disponível
// 3'd3: wRegWriteData <= RegTimerHI; //Store timer HI // Disponível
// 3'd4: wRegWriteData <= RandInt; //Store Random // Disponível
```

Figure 5. Multiplexador WriteData modificado

OWPC:Endereço do PC;
OwInstr:Instrução decodificada;
OwRegD:Conteúdo do registrador \$t0;

Por fim, temos a demonstração na DE2 no seguinte vídeo:

Demonstração na DE2

References