# Laboratório 4 - CPU MIPS Multiciclo –

#### **GRUPO 6**

Dayanne Fernandes da Cunha, 13/0107191 Lucas Mafra Chagas, 12/0126443 Marcelo Giordano Martins Costa de Oliveira, 12/0037301 Lucas Junior Ribas, 16/0052289 Caio Nunes de Alencar Osório, 16/0115132 Diego Vaz Fernandes, 16/0117925

<sup>1</sup>Dep. Ciência da Computação – Universidade de Brasília (UnB) CiC 116394 - OAC - Turma A

# 1. Objetivos

- Treinar o aluno com a linguagem de descrição de hardware Verilog;
- Familiarizar o aluno com a plataforma de desenvolvimento FPGA DE2 da Altera e o software QUARTUS II;
- Desenvolver a capacidade de análise e síntese de sistemas digitais usando uma Linguagem de Descrição de *Hardware*;
- Apresentar ao aluno a implementação de uma CPU MIPS Multiciclo.

# 2. Ferramentas

Todos os códigos escritos neste laboratório podem ser encontrados no repositório https://github.com/Dayof/OAC172 do *GitHub*.

- FPGA DE2 da Altera
- QUARTUS-II
- Verilog HDL
- 3. Exercício 2. Análise do processador Multiciclo
- 4. Exercício 3. Teste do funcionamento das instruções da ISA
- 5. Exercício 4. Software de lançamento de bola de canhão na FPGA
- 6. Exercício 5. Demonstração dos cenários
- 7. Exercício 6. Novas instruções usando a ISA MIPS

Na Tabela 3 mostra a instrução *MUL* do tipo R que foi inserida na *ISA MIPS* Multiciclo.

INSTRUÇÃO	OPCODE (6)	RS (5)	RT (5)	RD (5)	SHAMT (5)	FUNCT (6)
MUL \$t1, \$t2, \$t3	000000	X	X	X	00000	000010

Table 1. Componentes da instrução MUL.

Para preencher a Tabela 3 foi usada a informação que as instruções do tipo R sempre possuem o OPCODE em zero. A ordem dos componentes de MUL é MUL RD RS RT. RS e RT se referem aos argumentos da operação, no caso, \$t2 e \$t3 respectivamente e RD para o registrador destino, ou seja, \$t1. Como MUL não é uma instrução que usa operações SHIFT então este campo também permanece com zeros. O componente FUNCT foi preenchido de acordo com a fonte [MIPS32<sup>TM</sup>].

Na Tabela 3 mostra a instrução *JALR* do tipo R que foi inserida na *ISA MIPS* Multiciclo.

Instrução	OPCODE (6)	RS (5)	RT (5)	RD (5)	SHAMT (5)	FUNCT (6)
JALR \$t1	000000	X	00000	11111	00000	001001
JALR \$t1, \$t2	000000	X	00000	X	00000	001001

Table 2. Componentes da instrução JALR.

Para preencher a Tabela 2 também foi usada a informação que as instruções do tipo R sempre possuem o OPCODE em zero. A ordem dos componentes de JALR é JALR RD RS. Na instrução com apenas \$t1 o componente RD é preenchido com 11111 para representar o \$ra. Em ambas instruções da Tabela 2 o componente RT não é utilizado. E como JALR não é uma instrução que usa operações SHIFT então este campo também permanece com zero. O componente FUNCT foi preenchido de acordo com a fonte [MIPS32<sup>TM</sup>].

Para implementar estas instruções os arquivos *Parametros.v*, *ALUControl.v*, *Datapath\_MULT.v* e *Control\_MULT.v* foram modificados.

#### 7.1. Parêmetros

O *OPCODE* de *MUL* e *JALR* não precisam de nenhuma adição no arquivo já que são do tipo R.

Os componentes FUNCT foram adicionados no arquivo como é mostrado na Figura 1.

```
87 FUNMUL = 6'b000010, // 2017/2
88 FUNJALR = 6'b001001, // 2017/2
```

Figure 1. Parâmetros para o componente FUNCT de cada instrução.

Os parâmetros para a máquina estado do multiciclo foram adicionados conforme a Figura 8.

```
//Adicionados em 2/2017 (Grupo 6)
MUL = 6'd62;
JALR = 6'd63;
```

Figure 2. Parâmetros para a máquina de estados multiciclo.

A operação *MUL* não foi adicionada no arquivo pois o *OPMULT* implementada no arquivo *ALU.v* já implementa o resultado esperado para *MUL*. No caso seria colocar em *HI* e *LO* o resultado da operação *iA* \* *iB*, sendo que em *HI* estaria os 32 bits mais significativos e *LO* os 32 menos significativos. Como *oALUresult* recebe *LO* em *OPMULT* então já temos o esperado para *MUL*, sendo *oALUresult* nossa representação do *RD*.

#### 7.2. Bloco de Controle da ULA

Conforme explicado acima sobre a operação *MUL*, foi adicionado no arquivo *ALUControl.v* o mapeamento da *FUNMUL* para *OPMULT* já que a versão de teste para *OPMULT* com *oALUresult* recebendo *LO* já implementa a saída esperada para um *OP-MUL* (Figura 3).

```
FUNMUL:
oControlSignal = OPMULT;
```

Figure 3. Mapeamento de FUNMUL para OPMULT.

#### 7.3. Caminho de dados

Para implementar a Função *JALR*, foi modificado o multiplexador *WriteReg* e *WriteData*. Foi ativado a porta 3'd2 de ambos, que estava disponível para uso. No multiplexador *WriteReg*, indicamos que o registrador que vai ser usado é o RT ou o RD, conforme a imagem 3. Já no multiplexador *WriteData*, indicamos que o registrador de destino vai receber o valor de *PC*, conforme na imagem 4.

Figure 4. Multiplexador WriteReg modificado

Figure 5. Multiplexador WriteData modificado

## 7.4. Bloco de controle

Já no bloco de controle, foi adicionado 2 novos estados para a maquina de estados. Ao passar pelo estado de decodificação, caso seja um *JALR* ou *MUL*, a *Word* receberá os dados apresentados na tabela 3.

INSTRUÇÃO	Word
JALR	000000000000000000101000000011000000011
MUL	000000000000000000000000000000000000000

Table 3. Sinais de controle

## 7.5. Teste das novas instruções

Foi desenvolvido um programa para testar as funções implementadas, conforme mostra a imagem 5. Logo após, foi testado no Quartus, através de formas de onda, que as instruções estavam funcionando corretamente, conforme mostrado nas figuras 6 e 7.

Bkpt	Address	Code	Basic		
	0x00400000	0x3c010040	lui \$1,64	3:	la \$t0, 0x0040001c
	0x00400004	0x3428001c	ori \$8,\$1,28		
	0x00400008	0x0100f809	jalr \$8	4:	jalr \$t0
	0x0040000c	0x3c010040	lui \$1,64	5:	la \$t1, 0x00400020
	0x00400010	0x34290020	ori \$9,\$1,32		
	0x00400014	0x01204009	jalr \$8,\$9	6:	jalr \$t0, \$t1
	0x00400018	0x08100009	j 0x00400024	7:	j fim
	0x0040001c	0x03e00008	jr \$31	8:	jr \$ra
	0x00400020	0x01000008	jr \$8	9:	jr \$t0
	0x00400024	0x24090004	addiu \$9,\$0,4	10: fim:	li \$t1, 4
	0x00400028	0x240a0004	addiu \$10,\$0,4	11:	li \$t2, 4
	0x0040002c	0x712a4002	mul \$8,\$9,\$10	12:	mul \$t0, \$t1, \$t2

Figure 6. Programa desenvolvido para teste das funções implementadas

**	OwPC	H 00400000	040000	X	01	40000	1		ж		004000	08		$\Rightarrow$		04000	oc	0400	10	004	100020	$\Rightarrow$	0400	o¥.		0	00400	010		ХŒ	П	00	4000	14	$\Rightarrow$	0	04000	)18
***	○ OwInstr	H 00000000	0000000	X.	30	01004	)		X		342800	1C			Κ	01	00F80	9	X.	03E	00000	⊃	3E 1E	cX		3	C010	040		K		34	29002	10	⊅	$\Box$	01	1204009
**	▷ OwRegDi	U8																				Н									Н							$\pm$
**	DwRegDi	н 00000000	vk				0000	0000					X												C	0400	001C											$\Box$

Figure 7. Teste na forma de onda



Figure 8. Teste na forma de onda

OWPC:Endereço do PC; OwInstr:Intrução decodificada; OwRegD:Conteúdo do registrador \$t0;

## References

[MIPS32<sup>TM</sup>] MIPS32<sup>TM</sup>. Mips32<sup>TM</sup> architecture for programmers volume ii: The mips32tm instruction set. https://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS\_Vol2.pdf. [Online; acessado 15-Novembro-2017].