Análise do Impacto da Hierarquia de Memória no Desempenho de Processadores com gem5

Bernardo Rodrigues Pereira, Cauã Armani Diniz,
David Nunes Ribeiro, Júlia de Mello Teixeira

Pontifícia Universidade Católica de Minas Gerais
Instituto de Ciências Exatas e Informática, Campus Lourdes
Curso de Engenharia de Computação

bernardo.pereira.1531172@sga.pucminas.br, carmani@sga.pucminas.br,
david.nunes@sga.pucminas.br, jmteixeira@sga.pucminas.br

Repositório:
https://github.com/Ddavidi/arquitetura-3-gem5-hierarquia-de-memoria

Resumo: Este trabalho apresenta uma análise sistemática do impacto de parâmetros da hierarquia de memória sobre o desempenho de processadores, utilizando o simulador gem5 e o benchmark GEMM da suíte PolyBench. Três eixos experimentais independentes foram conduzidos: variação do tamanho de cache L1 com habilitação seletiva de L2 e L3, escalabilidade multicore sob diferentes latências de memória, e influência da associatividade e do tamanho de linha de cache. Os resultados demonstram que o dimensionamento da cache L1 é a decisão arquitetural de maior impacto individual, com speedup de 1,18$\times$ na transição de 8kB para 16kB. A escalabilidade multicore mostrou-se quase linear para o modelo multiprogramado, enquanto o tamanho de linha revelou-se mais influente do que a associatividade para workloads com localidade espacial pronunciada.

Sumário

1 Introdução **3**

2 Trabalhos Correlatos **3**

3 Metodologia / Arquiteturas Simuladas **4**

3.1 Workloads e Justificativa 4

3.2 Configurações Simuladas 4

3.2.1 Variação de Tamanho de Cache e Níveis Hierárquicos 4

3.2.2 Latência de Memória e Escalabilidade Multicore 5

3.2.3 Associatividade, Tamanho de Linha e Política de Substituição 5

3.3 Métricas Monitoradas 5

3.4 Procedimento de Avaliação 6

4 Avaliação dos Resultados **6**

4.1 Impacto do Tamanho de Cache e Níveis de Hierarquia 6

4.2 Latência de Memória e Escalabilidade de Núcleos 8

4.3 Associatividade, Tamanho de Linha e Política de Substituição 10

4.4 Speedup entre Configurações 12

4.5 Discussão Integrada 13

5 Conclusões **14**

1 Introdução

A hierarquia de memória é um dos pilares da arquitetura de computadores modernas. Em sistemas atuais, a interação entre processador e memória determina em grande parte o desempenho final, uma vez que o tempo de acesso aos diferentes níveis de cache e à memória principal pode variar em ordens de grandeza. Neste trabalho, utilizamos o simulador de pesquisa **gem5** para estudar o impacto de decisões arquiteturais sobre a eficiência de processamento e a relação CPU-memória.

O problema central abordado é a quantificação e a interpretação do efeito de parâmetros de cache e memória em aplicações de alto consumo de dados. Em especial, buscamos validar conceitos de **localidade temporal e espacial**, **comportamento de caches**, **interação CPU-memória** e **impacto de escolhas de projeto** sobre métricas como **miss rate**, **MPKI**, **IPC/CPI**, **latência média de memória**, **bandwidth** e **stalls**.

O objetivo deste artigo é apresentar uma análise sistemática de cenários experimentais conduzidos por três equipes independentes, cada uma responsável por um eixo de investigação complementar. O trabalho descreve as arquiteturas simuladas, justifica a escolha dos workloads e interpreta os resultados com profundidade. A contribuição principal é uma avaliação integrada que relaciona variações de cache, associatividade, tamanho de linha, latência, número de núcleos e níveis de cache com o desempenho de aplicações representativas.

2 Trabalhos Correlatos

A literatura em arquitetura de computadores atribui à simulação de hierarquia de memória um papel fundamental na validação de designs antes de sua implementação física. Estudos clássicos demonstram que a modelagem detalhada de topologias de cache e memória é essencial para compreender consequências como penalidades de falta, comportamentos de MSHR e o impacto de arquiteturas multicore sobre o throughput global do sistema.

Hassan et al. (2007) evidenciam os ganhos da simulação trace-driven no estudo de falhas de cache e na análise de políticas de substituição, enquanto trabalhos veiculados em conferências como HPCA sublinham a necessidade de avaliar latência e largura de banda de memória para delimitar o ponto em que o desempenho do núcleo deixa de ser determinante. Essas contribuições reforçam a necessidade de olhar para métricas de desempenho com maior profundidade, tratando os dados como indicadores de comportamento em vez de meros valores numéricos.

A partir dessa tradição, o presente artigo busca integrar os achados das simulações com a perspectiva crítica necessária para interpretar trade-offs arquiteturais. A comparação entre diferentes configurações de cache, níveis hierárquicos e comportamentos de memória é feita de forma a conectar resultados experimentais a princípios reconhecidos pela comunidade de arquitetura.

3 Metodologia / Arquiteturas Simuladas

3.1 Workloads e Justificativa

O workload adotado em todos os cenários experimentais foi o benchmark **GEMM** (*General Matrix Multiply*) da suíte PolyBench, implementado em C e compilado estaticamente para a arquitetura x86. A operação de multiplicação de matrizes densas foi escolhida por ser representativa de aplicações computacionalmente intensivas e por expor com clareza os efeitos da hierarquia de memória sobre o desempenho do processador.

Do ponto de vista da localidade de memória, o GEMM exibe um comportamento bem determinístico: uma mesma linha de matriz é acessada repetidamente ao longo das iterações internas do laço, o que exercita a **localidade temporal** da cache de dados. O padrão de varredura sequencial sobre colunas e linhas de memória, por sua vez, explora a **localidade espacial**, favorecendo o aproveitamento de linhas de cache carregadas previamente. Essa combinação torna o benchmark especialmente sensível a variações no tamanho de cache, associatividade e tamanho de linha.

Do ponto de vista da carga sobre o sistema, o GEMM impõe um volume significativo de acessos à memória, pressionando os controladores de cache e o barramento de memória de forma sustentada ao longo da execução. Isso o torna adequado para revelar efeitos como saturação de MSHRs, aumento de stalls de pipeline e degradação de IPC em cenários com latência de memória elevada. O GEMM é amplamente utilizado em estudos de arquitetura como proxy de aplicações científicas de alto desempenho, dado o equilíbrio entre complexidade controlada e representatividade de padrões de acesso reais.

3.2 Configurações Simuladas

Os cenários experimentais foram divididos em três eixos de investigação, cada um conduzido de forma independente e com parâmetros de hardware distintos. Essa divisão permite isolar o efeito de variáveis específicas da hierarquia de memória, mantendo as demais condições controladas.

3.2.1 Variação de Tamanho de Cache e Níveis Hierárquicos

O primeiro eixo de investigação concentra-se no impacto do tamanho da cache de dados L1 e na presença ou ausência de níveis adicionais de cache (L2 e L3). O sistema simulado opera com um processador TimingSimpleCPU a 1GHz, memória DDR3-1600 (DDR3_1600_8x8) de 512MB e cache de instruções L1 fixa em 32kB com associatividade 2. A cache de dados L1 assume os valores de 8kB, 16kB, 32kB e 64kB, também com associatividade 2, latência de tag e dados de 2 ciclos cada. Quando habilitada, a cache L2 possui tamanho de 256kB, associatividade 8 e latência de 20 ciclos em tag e dados. A cache L3, quando presente, é configurada com 1MB, associatividade 16 e latência de 50 ciclos. As simulações cruzam todas

as combinações relevantes entre tamanho de L1 e habilitação de L2 e L3, totalizando cenários que vão desde uma hierarquia mínima (apenas L1) até uma hierarquia completa de três níveis.

3.2.2 Latência de Memória e Escalabilidade Multicore

O segundo eixo foca na relação entre a latência de acesso à memória principal e a escalabilidade do sistema ao aumentar o número de núcleos. O processador simulado é do tipo TimingSimpleCPU operando a 3GHz, com caches L1 de instrução e dados de 32KiB cada e cache L2 privada de 256KiB. A memória principal adota um modelo simplificado (SingleChannelSimpleMemory) com largura de banda fixa de 12,8GiB/s, capacidade de 1GiB e latência parametrizada em 30ns, 50ns e 100ns. Os experimentos variam a contagem de núcleos entre 1, 2 e 4, adotando um modelo de carga **multiprogramada**: cada núcleo executa sua própria instância isolada do benchmark GEMM simultaneamente. Essa abordagem permite avaliar o throughput agregado e a contenção de memória sem que haja compartilhamento explícito de dados entre as threads.

3.2.3 Associatividade, Tamanho de Linha e Política de Substituição

O terceiro eixo investiga parâmetros estruturais da cache de dados que influenciam diretamente o comportamento de acertos e faltas. O sistema opera com um processador X86Timing--SimpleCPU a 1GHz, memória DDR3-1600 de 512MB e cache de instruções L1 de 32kB com associatividade 4. A cache de dados L1, com tamanho fixo de 64kB, tem sua associatividade parametrizada entre os valores de 1, 4, 16 e 32 vias, enquanto o tamanho de linha de cache varia entre 32, 64, 256 e 512 bytes. Uma cache L2 de 256kB com associatividade 8 e latência de 20 ciclos está presente em todas as simulações desse eixo. As políticas de substituição configuráveis incluem LRU (*Least Recently Used*), Random, FIFO (*First In First Out*) e LFU (*Least Frequently Used*), permitindo comparar o impacto de diferentes estratégias de gerenciamento de linhas sobre as métricas de desempenho.

3.3 Métricas Monitoradas

A avaliação quantitativa dos cenários experimentais baseia-se em um conjunto de métricas extraídas diretamente das estatísticas produzidas pelo simulador gem5 ao término de cada execução. A taxa de faltas global da cache de dados (*overall miss rate*) indica a fração de acessos que não encontraram dados no nível correspondente, sendo complementada pelo cálculo do MPKI (*Misses Per Kilo Instructions*), obtido pela divisão do número absoluto de faltas pelo total de instruções simuladas dividido por mil.

O desempenho de execução do processador é medido por meio do IPC (*Instructions Per Cycle*) e de seu inverso, o CPI (*Cycles Per Instruction*), que refletem a eficiência com que o pipeline converte ciclos de clock em trabalho útil. A latência média de acesso à memória e

a largura de banda efetiva do barramento permitem avaliar a pressão exercida pela aplicação sobre o subsistema de memória.

Adicionalmente, os stalls relacionados à memória, ou seja, ciclos em que o processador permanece ocioso aguardando respostas do sistema de memória, são monitorados como indicadores diretos do impacto da hierarquia sobre a taxa de progresso da execução. Nos cenários multicore, o speedup entre configurações com diferentes números de núcleos e latências é calculado para quantificar os ganhos de escalabilidade e identificar eventuais gargalos.

3.4 Procedimento de Avaliação

Cada cenário foi executado de forma controlada para permitir comparações diretas entre configurações arquiteturais. A abordagem metodológica prioriza a variação de um único parâmetro por experimento, mantendo os demais componentes inalterados. Nos casos em que o cruzamento de múltiplos fatores é necessário, como a combinação de tamanho de L1 com habilitação de L2 e L3, todas as permutações relevantes foram simuladas de modo exaustivo. Ao término de cada simulação, o gem5 gera relatórios estatísticos completos a partir dos quais as métricas de interesse são extraídas e consolidadas para posterior análise gráfica e textual.

4 Avaliação dos Resultados

4.1 Impacto do Tamanho de Cache e Níveis de Hierarquia

Os resultados das simulações que variam o tamanho da cache L1 de dados e a presença de caches L2 e L3 revelam um comportamento coerente com a teoria de localidade de memória, embora com nuances que merecem interpretação cuidadosa. A taxa de faltas da cache de dados L1 diminui de forma pronunciada ao passar de 8kB (miss rate de 6,28%) para 16kB (3,81%), refletindo a ampliação do conjunto de trabalho que pode ser retido na cache mais próxima ao processador. Entretanto, o ganho marginal entre 32kB (3,14%) e 64kB (3,14%) é praticamente nulo, indicando que o *working set* efetivo do GEMM já é integralmente acomodado a partir de 32kB.

O efeito sobre o CPI acompanha essa tendência. Na configuração apenas com L1, o CPI cai de 5,58 (8kB) para 4,67 (32kB e 64kB), representando uma melhoria de aproximadamente 16% no desempenho por instrução. A adição de uma cache L2 de 256kB, no entanto, não produziu o benefício esperado: os cenários com L1 mais L2 apresentaram CPIs superiores aos cenários apenas com L1, variando de 5,28 (64kB) a 5,78 (8kB). Esse fenômeno pode ser atribuído à latência adicional introduzida pelo barramento L2XBar e pela própria L2 (20 ciclos de tag e dados), que penaliza os acessos mesmo quando estes seriam resolvidos diretamente na L1.

A presença exclusiva de uma cache L3, sem L2 intermediária, deteriora ainda mais o desempenho, elevando o CPI para valores entre 6,23 e 7,15 conforme o tamanho da L1. A configuração completa com três níveis (L1 + L2 + L3) é a mais lenta de todas, com CPIs na faixa de 6,88 a 7,24. Esses resultados demonstram que a simples adição de níveis hierárquicos pode ser contraproducente quando as latências acumuladas superam o benefício de filtragem de acessos à memória principal, especialmente em cenários onde a taxa de faltas da L1 já é moderada.



Figura 1: Taxa de Falha da L1D em função do tamanho da cache L1D. Taxa de faltas (*miss rate*) da cache de dados L1 para os tamanhos de 8kB, 16kB, 32kB e 64kB, discriminada pelas quatro topologias de hierarquia avaliadas (Apenas L1, L1+L2, L1+L2+L3 e L1+L3). As curvas se sobrepõem quase integralmente, confirmando que a taxa de faltas da L1 depende exclusivamente de seu próprio tamanho.



Figura 2: CPI (Ciclos por Instrução) em função do tamanho da cache L1D. Ao contrário do miss rate, o CPI diferencia claramente as topologias. A configuração apenas com L1 (curva azul) é a mais eficiente, enquanto a hierarquia completa L1+L2+L3 (curva verde pontilhada) apresenta o pior desempenho, evidenciando que a latência acumulada dos níveis adicionais supera o benefício da filtragem de faltas.

4.2 Latência de Memória e Escalabilidade de Núcleos

Os experimentos que variam a latência de memória principal e o número de núcleos sob o modelo multiprogramado expõem a relação entre capacidade computacional e infraestrutura de dados. Nos cenários de menor latência (30ns e 50ns), o tempo de execução total mantém-se estável: com 1 núcleo a 30ns observaram-se 3,898s, enquanto com 4 núcleos na mesma latência o tempo foi de 3,917s. A 50ns o padrão se repete, com valores entre 3,950s (1 núcleo) e 3,975s (4 núcleos). No modelo multiprogramado, 4 núcleos executam quatro instâncias completas do GEMM no mesmo intervalo em que um único núcleo executa apenas uma, de modo que o throughput do sistema escala de forma quase linear. Esse comportamento indica que a arquitetura dispõe de largura de banda e isolamento de cache suficientes para sustentar múltiplas execuções simultâneas sem contenção apreciável.

A elevação da latência para 100ns produz uma degradação moderada no tempo de execução, de 4,082s (1 núcleo) a 4,108s (4 núcleos), porém o efeito mais pronunciado ocorre na taxa de faltas da cache L2. Nas configurações de 1 e 2 núcleos, o L2 miss rate salta de aproximadamente 8% (em 30–50ns) para valores superiores a 92% em 100ns. Essa elevação resulta do esgotamento dos MSHRs (*Miss Status Holding Registers*), estruturas finitas responsáveis por acomodar acessos pendentes à memória. Com latência excessiva, as requisições de carga e armazenamento demoram a retornar, saturando esses registradores e impedindo que novas requisições sejam enfileiradas. Esse comportamento corresponde ao fenômeno descrito na lite-

ratura como *memory wall*.

Na configuração com 4 núcleos, o L2 miss rate permanece estável em torno de 57% independentemente da latência (57,3% a 30ns, 57,2% a 50ns, 57,1% a 100ns). Essa estabilidade indica que, com quatro instâncias simultâneas do GEMM competindo pela hierarquia de memória, a contenção entre os núcleos já satura parcialmente os MSHRs desde as latências mais baixas, de modo que o aumento adicional da latência não agrava significativamente a taxa de faltas.



Figura 3: Tempo de execução (simSeconds) em função da latência de memória para 1, 2 e 4 núcleos. A proximidade das curvas na faixa de 30–50ns confirma que o throughput escala de forma quase linear com o número de núcleos, com separação gradual apenas em 100ns.



Figura 4: L2 miss rate em função da latência de memória para 1, 2 e 4 núcleos. São visíveis dois regimes: as configurações de 1 e 2 núcleos apresentam miss rate baixo em 30–50ns que dispara para ∼93% em 100ns, enquanto a configuração de 4 núcleos mantém-se constante em ∼57% em todas as latências.

4.3 Associatividade, Tamanho de Linha e Política de Substituição

A investigação sobre parâmetros estruturais da cache de dados revela que o tamanho da linha de cache exerce influência consideravelmente maior sobre o desempenho do que a associatividade, ao menos para o padrão de acesso do GEMM. A variação da associatividade entre 1 e 32 vias resultou em diferenças mínimas: o cenário com mapeamento direto (1 via) apresentou CPI de 3,86 e IPC de 0,259, enquanto os cenários com 4, 16 e 32 vias convergiram para CPI de 3,85 e IPC de 0,260. Essa convergência indica que, para o padrão regular de acesso à memória do GEMM, os conflitos de mapeamento de conjunto são raros a partir de 4 vias, tornando incrementos adicionais de associatividade praticamente irrelevantes.

O tamanho da linha de cache, por outro lado, demonstrou impacto progressivo e consistente. Ao aumentar de 32 bytes (CPI de 4,12 e IPC de 0,243) para 512 bytes (CPI de 3,60 e IPC de 0,278), observa-se uma melhoria de aproximadamente 14,5% no IPC. Esse comportamento é explicado pelo forte padrão de localidade espacial do GEMM: linhas de cache maiores capturam blocos contíguos de dados de maneira mais eficiente, reduzindo o número de faltas compulsórias e aproveitando melhor cada transferência entre a cache e a memória. Convém notar, porém, que linhas excessivamente grandes podem ser prejudiciais em workloads com acesso disperso, pois carregam dados que jamais serão utilizados e consomem espaço útil na cache.



Figura 5: CPI e IPC por associatividade. O desempenho converge a partir de 4 vias (diferença inferior a 0,4% entre 4 e 32 vias), indicando que conflitos de mapeamento são raros para o padrão de acesso regular do GEMM.



Figura 6: CPI e IPC por tamanho de linha de cache. A melhoria é progressiva e consistente, com ganho de 14,5% no IPC entre 32 e 512 bytes, explicado pela forte localidade espacial do GEMM.

4.4 Speedup entre Configurações

A comparação transversal entre os cenários permite calcular o speedup relativo a configurações de referência. Tomando como base a configuração com L1 de 8kB sem níveis adicionais (CPI de 5,58), a ampliação da L1 para 16kB produz um speedup de 1,18×, enquanto 32kB e 64kB atingem 1,19×. A convergência a partir de 32kB confirma a saturação do working set observada na seção 4.1.

No eixo multicore, o speedup em throughput atinge valores próximos a 2,00× com dois núcleos e a 3,98× com quatro núcleos, para todas as latências testadas. A estabilidade desses valores entre 30ns e 100ns indica que, embora a latência elevada degrade métricas individuais como o L2 miss rate, o throughput agregado permanece proporcional ao número de núcleos, pois cada instância sofre a mesma penalidade de forma independente. A largura de banda de 12,8 GiB/s configurada mostrou-se suficiente para sustentar até quatro instâncias simultâneas do GEMM sem contenção significativa no barramento.



Figura 7: Speedup por tamanho de cache L1D, usando a configuração de 8kB como referência. A ampliação para 16kB produz ganho de 1,18×, enquanto 32kB e 64kB convergem em 1,19×.



Figura 8: Speedup em throughput multicore para diferentes latências de memória, normalizado para um núcleo. O throughput escala de forma quase linear: $\sim$2,00$\times$ com 2 núcleos e $\sim$3,98$\times$ com 4 núcleos, independentemente da latência.

4.5 Discussão Integrada

A análise conjunta dos três eixos experimentais permite comparar a magnitude relativa de cada parâmetro sobre o desempenho. O tamanho da cache L1 produz o maior impacto individual (speedup de até 1,19$\times$), seguido pelo tamanho de linha (melhoria de 14,5% no IPC entre 32 e 512 bytes) e pela escalabilidade multicore (speedup quase linear até 4 núcleos). A associatividade, por outro lado, mostrou-se irrelevante para o padrão de acesso regular do GEMM a partir de 4 vias.

A adição de níveis intermediários de cache revelou-se contraproducente nos cenários testados. Em arquiteturas reais, esse efeito é mitigado por técnicas como *inclusive caching* e prefetching agressivo, ausentes nas configurações simplificadas do gem5 utilizadas neste estudo. Essa limitação deve ser considerada ao generalizar os resultados.

A saturação dos MSHRs observada em 100ns nos cenários de 1 e 2 núcleos, contrastada com a estabilidade em 57% para 4 núcleos, sugere que a contenção entre núcleos e a latência de memória exercem efeitos distintos sobre a hierarquia de cache. Enquanto a latência elevada esgota os MSHRs por tempo de ocupação, a concorrência entre núcleos os esgota por volume de requisições simultâneas.

5 Conclusões

Os experimentos conduzidos neste trabalho demonstram que o dimensionamento da cache L1 é a decisão arquitetural de maior impacto para o desempenho do GEMM, com speedup de 1,18× na transição de 8kB para 16kB e saturação a partir de 32kB. A adição de níveis hierárquicos intermediários degradou o desempenho nas configurações simplificadas do gem5, resultado que evidencia a importância de modelar adequadamente barramentos e latências ao projetar hierarquias de memória.

A escalabilidade multicore mostrou-se quase linear para o modelo multiprogramado, com speedup de 3,98× para 4 núcleos, embora a elevação da latência de memória para 100ns tenha provocado saturação dos MSHRs e aumento expressivo da taxa de faltas L2. O tamanho de linha de cache, por sua vez, revelou-se mais influente do que a associatividade para workloads com localidade espacial pronunciada.

Como trabalho futuro, a extensão para workloads com padrões de acesso irregulares permitiria avaliar cenários em que a associatividade e as políticas de substituição sejam mais relevantes. A incorporação de prefetching e a análise de consumo energético complementariam a avaliação de desempenho, enquanto simulações com memória compartilhada e protocolos de coerência constituiriam uma extensão natural para o eixo multicore.

Referências

[1] HASSAN, A. et al. Synthetic trace driven simulation. 2007.

[2] HIGH-PERFORMANCE COMPUTER ARCHITECTURE. *Proceedings of the 14th International Symposium on High-Performance Computer Architecture*. 2008.