i.	<ul> <li>采用8位二进制编码格式下, +进制数-11<sub>10</sub>的外码表示为</li> <li>○ A. 111101012</li> <li>○ C. 111101012</li> <li>○ D. 100010112</li> <li>能实现从多个输入端中选出一路作为输出的电路称为</li> <li>○ A. 触发器</li> <li>○ B. 计数器</li> <li>○ C. 数据选择器</li> <li>○ D. 译码器</li> <li>对于 32 位 MIPS 指令集的条件跳转指令 beq 而言, 其采用相对寻址方式, 可以实现跳转到的地址空间最大范围显</li> <li>○ A. 128KB</li> <li>○ B. 256KB</li> <li>○ C. 256MB</li> <li>○ D. 4GB</li> </ul>
i.	能实现从多个输入端中选出一路作为输出的电路称为
	○ A. 128KB ○ B. 256KB ○ C. 256MB ○ D. 4GB
i.	
	○ B. 可以等于 2 <sup>32</sup> ○ C. 小于 2 <sup>32</sup> ○ D. 必然大于 0
	下列代码起始地址是 0x00060128, \$s2 初值为 1, \$s3 初值为 -1, 第 2 行的分支指令 bnez 执行完后 PC 的值为 Loop: slt \$s1, \$s2, \$s3 bnez \$s1, toop  A. 0x00060128  B. 0x00060120  C. 0x00060130  D. 0x00060134
	与具备 N 个并行部件的 CPU 相比,一个 N 级流水线 CPU 的吞吐能力 A. 具备同等水平 O. B. 小于前者 O. C. 大于前者 O. D. 二者无法比较
7.	用 4K×4 位的 SRAM 芯片扩展为 8K×16 位的存储器,地址线需要增加的位数以及所需的片数分别为 O A X / 位和 8 片 O B X / 位和 4 片 O C. 2 位和 4 片 O D. 2 位和 2 片
8.	在主存与 Cache 的数据映射关系中,兼具灵活性与实现成本的一种映射方式是 O A. 直接映射 O B. 间接映射 O C. 全相联映射 O D. 组相联映射

- 9. 假设虚存系统访存过程为:虚拟地址转换为物理地址后再访问 Cache。对于可被 Cache 缓存的某个物理页面来说,以下判断错误的是 〇 A. 若页表项已建立,则 TLB 有可能缺失。 〇 B. 若 Cache 命中,则物理页面必然被装载了。
  - C. 若 TLB 命中,则页表项必然已建立。
  - D. 若 TLB 缺失,则 Cache 必然命中。
- 10. 采用 DMA 方式传送数据时,每传送一个数据就要用一个
  - A. 指令周期
  - B. 机器周期
  - C. 存储周期
  - D. 总线周期

# 简答题 / 1. 数字逻辑分析-逻辑化简


将下列逻辑函数表达式化简(5分)。

$$F = \overline{A + \overline{A}B + \overline{A}\overline{B}} + \overline{\overline{A} + B}$$

## 简答题 / 2. 数字逻辑分析-函数实现

请使用下列器件,实现逻辑函数表达式  $F=\overline{ABC}+ABC$ ,请给出器件管脚的对应信号(共 5 分)。

(1) 一个 8 选 1 多路选择器,将 A、B、C 分别连接至  $A_2$ 、 $A_1$ 、 $A_0$  管脚,输出管脚 Y 对应 F。请给出器件管脚  $(D_2 \sim D_0, \overline{EN})$ 的对应信号(3 分)。




注: 在  $\overline{EN}=0$  时,根据地址  $A_2A_1A_0$  从 8 路数据  $D_7\sim D_0$  中选出一路输出至 Y,其功能表  $(\overline{EN}=0)$  如下所示:

A <sub>2</sub>	$A_1$	AΘ	Y
0	0	0	D <sub>0</sub>
0	0	1	01
0	1	0	02
0	1	1	03
1	0	0	D <sub>4</sub>

### 简答题 / 3. 数字逻辑分析-有限状态机

下图是状态机的状态转移图,该状态机共有4个状态(SO, S1, S2, S3),输入是由0、1构成的二进制序列串(共10分)。



约定:

- (1) 状态 SO、S1、S2、S3 分別编码为 00、01、10、11
- (2) 当前状态、输入、次态、输出的信号名分别对应: S1S0、A、S1'S0'、Q (注意: 次态信号名的右上角有个'以示区别)

- (1) 该状态机是 Moore 型状态机还是 Mealy 型状态机(1分)
- (2) 请描述该状态机的功能 (1分)
- (3) 请给出状态转换表 (需要包括输出信号) (4分) (4) 根据状态转换表,请当出次态和输出的逻辑表达式(4分)



## 简答题 / 4. 指令系统与MIPS汇编-基本指令

使用 32 位 MIPS 指令实现以下功能 (共 5 分)。

- (1) 用一条指令将数值 0xB33C 分配到寄存器 \$t0 当中 (1分)。
- (2) 用不超过 2 条指令将数值 ØXF78CØ33C 分配到寄存器 \$t0 当中 (2 分)。
- (3) 用不超过两条指令从内存地址为 0xF78C000C 的单元读取一个字到寄存器 \$t0 当中 (2 分)。

```
— lui $t1, 0xF78C
                     addi $t1, $t1, 0xF78C000C
 Iw $t0, C($t1)
                     Iw $t0, 0($t0)
```

将 C 语言代码 A[10]=A[20]+20 转换成 32 位 MIPS 汇编符言的代码段。假设数组的基地址是 108134410,并且该基地址将存放在寄存器 \$50 中。某同学采用以下的 MIPS 汇编代码实现了转换:

```
$50, 16
$50 $2ero 32768
$10, 80($50)
$10, $10, 20
$10, 40($50)
```

经测试,这段代码运行的结果不正确。

请简要描述出错的原因,然后只修改一条指令即可使上述代码能够正确实现应有的功能(5分)。

## 简答题 / 6. 指令系统与MIPS汇编-程序片段分析

下面是用32位MIPS汇编语言写的一个函数。该函数通过寄存器 \$ao 接收一个二进制数,通过寄存器 \$vo 返回一个值。

```
.globl start
       .text
start: li $v0, 0
while: andi $t0, $a0, 1
       srl $a0, $a0, 1
count: add $v0, $v0, $t0
      bnez $a0, while
return: jr $ra
```

- (1)假如\$a0接收的数(用十进制表示)分别是15,64,-1,则该函数分别会循环多少次,相应的返回值分别是多少(3分)?
- (2) 请用 1 至 2 句话简单说明该函数的功能 (2 分)

简答题 / 7. 主存储器

某 8 位机的地址总线为 20 位,主存按字书编址,其中:地址空间前 64KB 为只谈程序区,其余为可读可写的用户程序区,现有若干片容量 16K×8 的 DRAM 芯片和若干片容量为 16K×4 的 ROM 芯片。请 问:
(1) 若上述 DRAM 芯片内部采用二维地址结构,目其行地址和列地址数量相同,则 DRAM 芯片的地址线有多少条? 芯片内的行选逻线和例选择线分别有多少条? (6 分)
(2) 若要构建读和所分许的最大容量的主存,则需用上述规格的 DRAM 芯片和 ROM 芯片各多少片? (2 分) 6 p
(3) 若该机最高地址线 A19 与 CPU 断升开始接到低电平上,则该机设际可访问的 ROM 芯片和 DRAM 芯片的最大数量分别是多少 (2 分)



### 简答题 / 8. 高速缓存

- 禁机主存容量为 1MB,按字节编址。CACHE 采用 4 路组相联结构,容量为 16KB,数据块人小为 16 字节,每个数据块需要 1 位有效位和 1 位修改位。

  (1) 请给出主存的地址格式、倍字段名称及其位数)(3 分)

  (2) 请计算 CACHE 的字规则问题 20ns,主存的存取时间为 80ns,且CACHE 访问版块时需要依次访问CACHE和主存。若要求CACHE 主存存储系统的平均访存时间小于单级主存存储系统的平均访存时间,则CACHE 命中率选不低于多少?(2 分)

  (4) ② CACHE 初志为定,执行规定规则时,每种证符,仅依次访问了主存地址为 A3ACH, B4MTM、CASASM、E4SASM、E4SASM、CASASM、E4SASM、A3SACH、A3SACH、A3SACH、E3SASM、D7SACH、A3SACH、E3SASM、D7SACH、B4MTM、CASASM、E4SASM、CASASM、C
- 计算 CACHE 在 LRU 替换策略下的命中率。(3分)

$$\frac{4}{10} = 40 / \sqrt{3}$$

### 简答题 / 9. 虚拟存储和分层存储系统

现有一计算机系统内有一个 TLB 和一个 L1 Data CACHE, 该系统按字节编址,采用页式虚拟存储管理,虚存空间大小为 2GB,物理内存空间大小为 128MB;TLB 采用 2 路组相取映射,共有 8 个页表页,页 大小 32KB,页表项中包含 1 位有效位。请问:


- 次小 5-KB, 风寒吸中也运;1817-1874年,周193-(1) 在某次的养过程中,若 IRB 命中而 CACHE 缺失,则需要场间几次丰富? (2) 请给出虚似地址的地址格式(各字段名称及耳位数)(10分) (3) 每个进程的虚拟空间最多可有多少页?(1分)

- (3) 每个进程的虚拟空间最多可有多少页? (1分) (4) ILB 的实际大小是多少位? (4分) (5) 若在某一时刻,TLB 表项中的数值如下图称示、事给出 24547423H 虚拟地址对应的物理地址(16进制表示)(2分)

有效的	实页号	Tag标记	有效位	实页号	Tag标记	组号
1	131	3381	1	329	122A	0
0		1122	0	-	3284	1.
1	129	1313	1	4B2	1452	2
0	-	2DEA	1	A10	23B4	3

194F423H





对于如图所示的 5 级流水线 CPU,执行如下指令片段,请分析和回答如下几个问题。注意:该流水线仪支持 M 级向 E 级的转发(寄存器堆无内部转发)。

```
L1: and $s1, $t0, $t1

L2: or $t1 $t2, $t3

L3: sub $s2 $s2 $t1

L4: or $s0 $s0, $t5

L5: slt $s4, $s2 $s0
```

- (1) 针对上述指令片段,请列出所有存在着数据相关的指令对与寄存器 (6分) 【答案书写形式要求】以 \$te 为例,书写形式为: \$te, {L1, L2}。 (答案不包含上述示例)
- \$t1, {L2, L3} \$s2, {L3, L5}
- \$s0, {L4, L5}
- (2) 针对上述指令片段,请分析寄存器数据冲突的现象及执行效果 (9分)

(1)L2与L3中的\$t1存在数据冲突,可以通过该流水线结构的转发进行解决,即当L2在EX 结束后将数据存入EX/MEM寄存器,然后下一个阶段开始时直接转发给L3的EX阶段,进行 ALU计算

- (2) L3和L5的\$s2存在数据冲突,无法通过上述转发解决,需要暂停1个周期(3) L4和L5的\$s0存在数据冲突,与(1)相同