
## 第9章 存储器、CPLD和FPGA

武港山

南京大学人工智能学院






## 内容提要




- ROM
- RAM
- CPLD
- FPGA



## 数字逻辑电路分类










- 技术特征
  - 分类: ROM、PAL/GAL、CPLD、FPGA
  - 线宽: 0.5um→.35um →.25um →.18um →.13um → 90nm → 65nm → 45/32nm
  - 门数: 千门→万门→十万门→百万门→千万门
  - 内压: 5V → 3.3V → 2.5 → 1.8 → 1.5 → 1.2 → 1.1/0.9V
  - 金属线: 4层→5层→6层→9层


## 1 半导体存储器

ROM RAM





#### 存储器




半导体存储器是一种能存储大量二 值数字信息的大规模集成电路,是现代 数字系统特别是计算机中的重要组成部 分。半导体存储器主要用于电子计算机 和某些数字系统,存放程序、数据、资 料等。


Address	 ata
0000000	
0000001	
0000002	
•	
•	
•	
•	
•	
•	
•	
•	
•	
•	
FFFFFFD	
FFFFFFE	
FFFFFFF	



## 半导体存储器种类




#### 按存取方式来分:





## 半导体存储器种类



对存储器的操作通常分为两类:

「写——即把信息存入存储器的过程。


读——即从存储器中取出信息的过程。

两个重要技术指标:

存储容量一存储器能存放二值信息的多少。单位是位或比特(bit)。 $1K=2^{10}=1024$ , $1M=2^{10}K=2^{20}$ 。

<mark>存储时间一</mark>存储器读出(或写入)数据的时间。一般用 读(或写)周期来表示。

## 只读存储器 ROM






## 只读存储器




- 只读存储器简称ROM (read-only memory): 是一种具有n个输入b个输 出的组合逻辑电路。
  - 包含地址输入(地址译码)、数据输出( 输出缓冲)和存储矩阵三部分。
  - 存储矩阵储存了一个n输入b输出组合逻辑 功能的真值表。
  - ROM的数据输出总是等于真值表中有地址输入所选择的那一行的输出位。
- 与真正存储器的区别:非易失性存储器(non volatile memory)。即使电源断电,ROM中存储的数据不会丢失。





## ROM结构









## 使用二维译码的ROM

- 减少译码器 的大小到地 址数目的平 方根数量级
- ROM单元 排列成一个 矩形,使用 译码器和多 路选择器
- 高阶地址决 定行数据, 低价地址决 定位数据






## 使用二维译码ROM实现逻辑函数





## 3 ROM的应用




- ROM = 最小项译码器+ 可编程或矩阵
- ROM = 存真值表的存储器
- 通用可编程逻辑器件
- 组合逻辑设计
  - 由于ROM的地址译码器输出是全部输入变量的最小项,每一位数据的输出是这些最小项之和,因此任何形式的组合逻辑函数均能通过向ROM写入数据来实现。



一个3输入4输出的组合 逻辑真值表

	Inputs			Outputs		
A2	A1	Ao	D3	D2	D1	D0
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	O	1	1	1
1	0	0	0	0	0	1
1	0	1	O	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

可看成一个具有极性控制的2-4译码器。




地址0~7存储E、D、B、7、1、

2, 4, 8.



## 用PROM实现组合逻辑电路功能





2020年6月3日

 $A \bullet B \rightarrow$ 

 $F_2 = A \bullet B + A \bullet B$ 

 $F_3 = A \bullet B$ 



## 3 ROM的应用



#### [例]


用 ROM 实现以下逻辑函数

 $Y_1 = \sum_{m} (2,3,4,5,8,9,14,15)$ 

 $Y_2 = \sum_m (6,7,10,11,14,15)$ 

 $Y_3 = \sum_m (0,3,6,9,12,15)$ 

 $Y_4 = \sum_m (7,11,13,14,15)$ 





## 3 ROM的应用



【例】用ROM设计一个四位 二进制码转换为格雷码的代码转换 电路。

解: ① 输入是四位自然二进制码  $B_3 \sim B_0$ ,输出是四位自然二进制码  $G_3 \sim G_0$ , 放选 $2^4 \times 4$ 的ROM。

② 四位二进制码转换为格雷码的真值表,即ROM的编程数据表如表所示。由此可写出输出函数的最小项之和式为:


$$G_3 = \sum m(8,9,10,11,12,13,14,15)$$

$$G_2 = \sum m(4,5,6,7,8,9,10,11)$$

$$G_1 = \sum m(2,3,4,5,10,11,12,13)$$

$$G_0 = \sum m(1,2,5,6,9,10,13,14)$$







<b>■</b>	二进制码			格雷码				
字	$B_3$	$B_2$	$B_1$	$B_0$	$G_3$	$G_2$	$G_1$	$G_0$
$W_{o}$	0	0	0	0	0	0	0	0
$W_{\scriptscriptstyle 1}$	0	0	0	1	0	0	0	1
$W_{2}$	0	0	1	0	0	0	1	1
$W_3$	0	0	1	1	0	0	1	0
$W_4$	0	1	0	0	0	1	1	0
$W_{5}$	0	1	0	1	0	1	1	1
$W_{6}$	0	1	1	0	0	1	0	1
$W_7$	0	1	1	1	0.	1	0	0
$W_8$	1	0	0	0	1	1 .	0	0
$W_9$	1	0	0	1	1	1	0	1
$W_{10}$	1	0	1	0	1	1	1	1
$W_{11}$	1	0	1	1	1	1	1	0
$W_{12}$	1	1	0	0	1	0	1	0
$W_{13}$	1	1	0	1	1	0	1	1
$W_{14}$	1	1	1	0	1	0	0	1
$W_{15}$	1	1	1	1	1	0	0	0

2020年6月3日


存储器、CPLD和FPGA




## 3 ROM的应用



③ 用ROM实现码组转换的阵列图及逻辑符号图分别如图 (a)、(b)所录。





动画展示


(a) 二进制码转为格雷码的阵列图; (b) 逻辑符号图 存储器、CPLD和FPGA



### 3 ROM的应用



- 字符发生器
  - 实现字符发生器的基本原理是:将字符的点阵预先存储在ROM中,然后顺序给出地址码,从存储矩阵中逐行读出字符的点阵,并送入显示器即可显示出字符。
- 数学函数表p582页表9-3
  - 实现计算机中的运算有两种方法,一种是编写运算程序,存入ROM中,通过计算机执行运算程序。另一种方法是把因变量和自变量的函数关系存在ROM中,好像查函数表一样。



4E

54

62

3C 4B 5A 69 78 87 96 A5

38

2D

46

90

A8

B4

9A

7 E

8C

D0:

E0:

F0:

0.0


0.0

0.0

OF 1E


## 2 读/写存储器 RAM

RAM的功能和特点 RAM的结构 地址译码方法 RAM的存储元 存储器容量的扩充





## 2、读写存储器




- 读/写存储器(Read/Write Memory RWM)是指可以在 任何时候存储和检索信息的存储器阵列
- 现在数字系统中的读写存储器大多数是随机存取存储器(Random-access Memory, RAM),意思说读或写存储器的1个位所花费的时间与该位在RAM中的位置无关。
- 静态存储器Static RAM,SRAM: 一旦在某个存储位置写入数据,只要电源不被切断,其存储内容保持不变,除非重新写入新内容。
- 动态存储器 Dynamic RAM, DRAM: 必须对存储数据 进行周期性读出和写入刷新, 否则存储器中的数据 将会消失。



## 静态RAM(SRAM)





25




- 地址输入端A<sub>n-1</sub>..A₀
- 数据输入端DIN<sub>b-1..0</sub>
- 数据输出端DOUT<sub>b-1..0</sub>
- 片选CS
- 写使能WE
- 输出使能OE








- SRAM中每个单元中存储器件为 D锁存器。
- IN:数据输入
- **SEL\_L**:片选,低有效
- WR\_L: 写使能,低有效
- 当SEL\_L有效时,数据被输出
- 当SEL\_L和WR\_L同时有效时, 数据被写入单元




六管基本存储电路单元





#### lines

- 读操作,输出数据是地址输入的组合函数
- 写操作过程中, 输入数据存储在 锁存器中
- 当CS\_L、WE\_L 同时有效时, WR L才有效。
- 地址输入在 WR\_L有效前和 失效后都必须保 持一段时间稳定 2020年6月3日





## **SRAM** devices

HM628512

Similar to ROM packages

HM6264						
10 9 8 7 6 5 4 3 25 24 21 23 2 27 20 26	A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 WE CS1 CS2	100 101 102 103 104 105 106 107	11 12 13 15 16 17 18 19			

HM62256						
10 9 8 7 6 5 4 3 25 24 21 23 2 26 1 27 20 0	A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 WE CS	IO0 IO1 IO2 IO3 IO4 IO5 IO6	11 12 13 15 16 17 18 19			


HM628128						
12 11 10 9 8 7 6 5 27 26 23 25 4 28 3 31 2 29 22 30 24	A0 A1 A2 A3 A4 A5 A6 A7 A9 A10 A11 A12 A13 A14 A15 A16 WE CS1 CS2 OE	100 101 102 103 104 105 106 107	13 14 15 17 18 19 20 21			


LIME20120

HM628512						
12 11 10 9 8 7 6 5 27 26 23 25 4 28 3 31 2 30 1 29 0 22 0 24 0	A0 A1 A2 A3 A4 A5 A6 A7 A8 A10 A11 A12 A13 A14 A15 A16 A17 A18 WE CS OE	IO0 IO1 IO2 IO3 IO4 IO5 IO6	13 14 15 17 18 19 20 21			



### 双向数据总线的SRAM






• 同一数据引脚既可用于读操作又可用于写操作。




### 同步SRAM

- SSRAM: 使用锁存 器
- 具有一个用于控制 、地址和数据的时 钟控制端口
- E.g., Pentium cache RAMs





## SSRAM类型



- 具有流过式输出的后写SSRAM
- 具有流水线输出的后写SSRAM
- 零总线周转ZBTSSRAM
- 四倍数据速率QDRSSRAM



## 2. 动态随机存储器(DRAM)




• 静态RAM中最基本的存储器单元是D 锁存器,需要4-6个门电路来实现

0


• 为提高集成度,动态RAM中每位只<sup>1-bit DRAM cell</sup> 用一个晶体管的存储器单元。

- 动态RAM结构
  - 在微小的电容器上存储信息,并通过 一个晶体管来存储信息。
  - 字线设置为高电平,导通晶体管
    - 存储1,位线设置为高电压,电容器充电
    - 存储0,位线设置为低电压,电容器放电






### DRAM读操作



- 位线被预充电压到 V<sub>DD</sub>/2。
- 字线设置为高电平。
- 根据电容器电压是高电平还是低电平,检测预充电的位线是被推高了还是被推低了。(通过读出放大器来检测)
- 注意:
  - 读出一个单元会破坏存储在电容器上的原始电压。
  - 需要在读出数据后重新写入原来单元中



### DRAM 写操作




- 使得字线为高电平。
- 设置位线为低或高电平来存储0或1,通过电容的 充放电来实现。
- 使得字线为低电平。
- 注意:存储为1,最终会逐渐放电而消失。

2020年6月3日




## DRAM 刷新操作





- 顺序地将每一个单元中电压有点下降的内容读入到D 锁存器,然后写回一个来自锁存器的固定低电平或 高电平
- 典型器件每隔4-64ms刷新存储单元一遍。
- 在笔记本休眠期间主要的功耗就在于保持DRAM的刷 新。

# DRAM-chip内部结构





## SDRAM定时



- 完成一个读周期的步骤:
  - 1. 选择把所期望的地址段,发出PRE命令。对该段中的所有位线预充电,使其达到U<sub>DD</sub>/2。
  - 2. 等待几个时钟沿,直到预充电操作完成。
  - 3. 再次选择所期望的段,并把期望地址的高位输入到输入端 A[11:0],并发出ACTV命令。
  - 4. 等待几个时钟沿(RAS-CAS延迟),使得读出的4096位的字在内部稳定下来
  - 5. 将期望地址的低位送到输入端A[11:0],并发出READ命令
  - 6. 在等待几个时钟沿(CAS等待),4位地址从列多路选择器传送到DQ[1:4]
  - 7. 读取输入输出引脚DQ[1:4]上的数据。

2020年6月3日



#### 新型DRAM存储器



EDO DRAM:采用快速页面模式(FPM),对地址连续的多个单元进行读写;另一方面,在输入下一个地址时,仍然允许数据输出 → 扩展了数据输出的时间


SDRAM:采用同步的方式进行存取,传统DRAM采用异步的方式进行存取。

送往SDRAM的地址、数据及控制信号都是在一个时钟信号的上升沿被采用和锁存的,SDRAM输出的数据也在时钟的上升沿锁存到芯片内部的输出寄存器。

DDR SDRAM:双倍数据速率同步内存(DDR(double data rate)SDRAM),是在SDRAM基础上发展的。

DDR不仅在时钟上沿进行操作,在时钟脉冲的下沿也可以进行一次对等的操作(读或写)。






- 双通道 DDR DRAM:双通道内存体系包含了两个独立的、具备互补性的64位智能内存控制器,两个内存控制器都能够在彼此间零等待时间的情况下同时运作,形成了128位宽度的内存数据通道,使内存的带宽翻了一番(理论上,实际为3%~18%),如P4处理器
- DDR2 SDRAM: 是在DDR SDRAM基础上发展的,采用锁相技术,可以在一个时钟周期内传输4次数据。
- 如: Intel 915P Express芯片组支持DDR2 内存, 其频率为 533MHz/400MHz
- DDR3 SDRAM: 提供了相较于DDR2 SDRAM更高的运行效能与更低的电压,是DDR2 SDRAM的后继者(增加至八倍),也是现时流行的内存产品。


2020年6月3日



## 存储器的容量扩展(一)



一、位扩展 将8片1024\*1的RAM扩展成1024\*8的RAM





### 存储器的容量扩展(二)





#### 二、字扩展

将4片256\*8的RAM扩展成1024\*8的RAM

要点: 所有RAM使用相同的地址线和读写控制线,


但是片选信号不同,由译码器产生。







## 存储器容量的扩充



- 3、字位同时扩展
  - 增加地址译码电路
  - 合并位扩展数据

#### 【例题】

- 有256\*4位芯片, 问地址线多少位, 数据线多少位?
- 使用上述芯片组成1024\*4位存储器,问要多少芯片?
- 使用上述芯片组成256\*16位存储器,问要多少芯片?
- 使用上述芯片组成2048\*32位存储器,问要多少芯片?