诚信应考,考试作弊将带来严重后果!

教务处填写:

___年__月__日 考 试 用

湖南大学课程考试试卷


试卷编号: A

课程编码: _CS04032_

考试时间: 120 分钟

题 号		=	=	四	五	六	七	八	九	+	总分
应得分	5	10	15	20	15	10	15	10			100
实得分											
评卷人											


一、用 Verilog 三进程法设计一个同步时序电路,该电路有两个输入 RDY 和 Reset,一个输出 Z,其状态图如右图所示。(5 分)



二、用两个4位行波加法器和适当的逻辑门设

计一个 4 位十进制加法器。加数、被加数以及结果均用 8421 码表示。要求画出电路图,并给出必要的说明。行波加法器可以用符号表示。(提示:可先考虑把加数和被加数直接相加,然后再对结果进行修正)(10 分)

- 三、重新设计下图所示电路以减少成本。(共15分)
- 1、做出这个电路的状态表,并将每个状态编码用一个字母来表示。在原设计中状态 Y1Y2Y3 为 100 和 111 未被使用。(5 分)
 - 2) 检查并合并等价状态。(5分)
- 3)对状态进行赋值(使得输出是某一个状态变量),并写出触发器激励方程和电路输出方程。(5分)



> 小班级:


装订线(题目不得超过此线

学号:

在 在 分 四、两位输入 XY 按照 "00, 01, 11, 10"的顺序输入,其中任意一个组合可以重复任意次,而且 "10"是最后出现的输入组合。设计一个 Moore 型序列检测器,当出现这样的输入序列时,电路的输出 Z 为 1。要求: (共 20 分)


- 1、做出电路的**状态机图**; (5分)
- 2、做出用**表达式表示**的状态表; $(9 \, \%)$
- 3、使用 D 触发器,并采用单热点编码法进行状态分配(可以不考虑未用状态),写出各个触发器的激励方程和电路的输出方程;(6分)

五、针对下图所示的反相放大电路一般化模型,计算电压增益 v_o/v_s ,并求出当 $R_i \to \infty$ 、 $R_o \to 0$ 、 $A \to \infty$ 时,电压增益的简化形式。这个简化的表达式与理想反相放大电路的电压增益表达式有何不同?(15分)




六、分析下图所示电路的同步问题。设电路当前状态 Q1Q2Q3 为 111, XY 的当前值 为 10。(共 10 分)

- 1、如果 XY 在远离时钟有效跳变时从 10 变为 01,电路的下一状态是什么? (3 %)
- 2、若 X 在远离时钟有效跳变时从 1 变为 0, Y 在离时钟有效跳变很近时从 0 变为 1, 电路的下一状态可能出现什么异常? (5 分)
 - 3、如何才能比较好地解决异常问题? (2分)



七、用迭代法设计一个比较两个 4 位无符号数 A 和 B 的组合逻辑电路。如果 A \geq B,则输出 Z=1,否则 Z=0。对两个 1 位数进行比较的单元电路由下图所示的一个 FPGA 逻辑块实现。要求: (共 15 分)

- 1、列出单元电路的真值表; (5分)
- 2、确定单元电路对应 FPGA 逻辑块各个控制位的值。 (6分)
- 3、画出整个电路的逻辑图,其中 FPGA 逻辑块仅用符号表示即可。(4分)



八、用逻辑门、多路复用器和 D 触发器设计一个 4 位计数器,功能要求如下表所示。要求画出计数器中某一级(某一位)的逻辑图。 $(10\ f)$

控制	模式	 计数器操作				
S_1	S_0	月 奴命[朱]上				
0	0	减1计数				
0	1	保持不变				
1	0	加1计数				
1	1	并行加载				