

```
File Edit View Compile Simulate Add Source Tools Layout Bookmarks Window Help
                                                                                                                                                                                                                                      ■-|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|| -|
                                                                                                                                                                                                          X X E X
                                                                                              ColumnLayout Default
                                                                        V 的概  
I O DO II ALL S
 C:/Users/DELL/3D Objects/verilog/tb_FA.v (/full_adder_tb) - Default =
 Ln#
          module full adder tb;
              // Testbench signals
                                      // Testbench input a
              reg a;
              reg b;
                                       // Testbench input b
                                      // Testbench carry-in
              red cin;
                                      // Testbench sum output
              wire sum;
                                      // Testbench carry-out output
              wire cout;
              // Instantiate the full adder
 11
          full_adder uut (
 12
                     .a(a),
                      .b(b),
 14
                     .cin(cin),
 15
                      . sum (sum)
 16
                      . cout (cout)
 17
            -);
 18
 19
              // Test sequence
 20
              initial
          D begin
              $monitor("At time %t: a = %b, b = %b, cin = %b, sum = %b, cout = %b", $time, a, b, cin, sum, cout);
 22
 23
                      // Initialize inputs and apply test cases
                      #10 a = 0; b = 0; cin = 0;
                                                                       // Test case 1: a = 0, b = 0, cin = 0
 24
 25
                       #10 a = 0; b = 0; cin = 1;
                                                                         // Test case 2: a = 0, b = 0, cin = 1
 26
                       #10 a = 0; b = 1; cin = 0;
                                                                         // Test case 3: a = 0, b = 1, cin = 0
                      #10 a = 0; b = 1; cin = 1; // Test case 4: a = 0, b = 1, cin = 1
                      #10 a = 1; b = 0; cin = 0;
                                                                         // Test case 5: a = 1, b = 0, cin = 0
                      #10 a = 1; b = 0; cin = 1; // Test case 6: a = 1, b = 0, cin = 1
                      #10 a = 1; b = 1; cin = 0; // Test case 7: a = 1, b = 1, cin = 0
 30
                       #10 a = 1; b = 1; cin = 1; // Test case 8: a = 1, b = 1, cin = 1
 31
 32
                      #10 Sfinish;
            end
 33
           endmodule
 34
```

ModelSim - INTEL FPGA STARTER EDITION 2020.1

