

תוכן העניינים:

2	מבנה המחשב ותכן לוגי
2	המעבד החד-מחזורי
2	מבנה מעבד חד-מחזורי:
2	סיכום כללי:
7	שאלות :
21	תשובות סופיות:
23	הערכת ביצועי מעבד חד-מחזורי:
23	סיכום כללי:
24	שאלות :
26	תשובות סופיות:



מבנה המחשב ותכן לוגי **המעבד החד-מחזורי**

מבנה מעבד חד-מחזורי:

סיכום כללי:

:מעבד החד-מחזורי

לאחר הכרנו את הבלוקים המרכזיים שלנו, ולמדנו על פורמט הפקודות של מחשבי ה-MIPS32 אנחנו מוכנים לחבר את הכל לכדי יחידת עיבוד המסוגלת לבצע מגוון רחב של פקודות.

נתמקד במודל מופשט שכל מטרתו היא לימודית והוא אינו מיושם באופן מסחרי

נתיב הנתונים ויחידת הבקרה:

במימוש של יחידת עיבוד מרכזית (CPU – Central Processing Unit) או בעברית: יעיימי יש להתמקד בשני היבטים:

- נתיב הנתונים אופן החיבור בין הבלוקים השונים לכדי יצירת המעבד. נתיב הנתונים קובע אלו כניסות ואלו יציאות יחוברו לכל אחד ואחד מרכיבי המעבד. קווים אלו הם קווי המידע (Data lines).
- יחידת הבקרה יחידה צירופית המקבלת רצף כניסה בהתאם ל-ISA של פקודה מסוימת ושולטת בסיביות האִיפְשוּר (ה- enable, set, reset, preset) של כל רכיבי המעבד. כל הקווים שיוצאים מיחידת הבקרה לכל אחד מרכיבי המעבד נקראים קווי בקרה (Control lines).

עקרונות בסיסים במימוש נתיב הנתונים של מעבד חד-מחזורי:

- . (CPI =1 : זה: CPI −1) מחזור שעון אחד לכל פקודה (כלומר, במעבד זה
- זמן ההתייצבות של כל אחד מהרכיבים הצירופיים מתכנס במחזור שעון אחד.
 (בהתאם לכך מחזור השעון נקבע לפי זמן ההתייצבות הארוך ביותר!)
 - כל כתיבה המתבצעת לאוגרים (ה-Registers File) תתבצע פעם אחת והיא תהיה בסוף מחזור השעון (dedged triggered).




מימוש מעבד חד-מחזורי:

נתמקד במימוש של מעבד חד-מחזורי המסוגל לבצע רק <u>חלק</u> מפקודות ה-MIPS והן:

- add, sub, and, or, slt : שהן R-Type פעולות מסוג
 - .lw, sw : גישה לזיכרון עבור קריאה וכתיבה
 - beq, jump : פקודות קפיצה לניתוב הבקרה

שלבי ביצוע ההוראה ע"י המעבד:


- עצביע. PC- הבאת הפקודה מזיכרון הפקודות באמצעות הערך אליו ה-PC מצביע.
 - פיענוח הפקודה וקריאת המידע הנדרש לביצועה. − Decode •
 - . ביצוע הפקודה בעזרת או ALU- ביצוע הפקודה בעזרת Execute
- .(טעינה או כתיבה) שימוש בתוצאה או בערך הפקודה עבור גישה לזיכרון − Memory
- שורך למקבץ האוגרים. Write Back בחלק מן הפקודות יש צורך לכתוב ערך מהזיכרון חזרה למקבץ האוגרים.






מבנה כללי של מעבד חד-מחזורי - ללא פקודת jump:

להלן המבנה כללי של המעבד כפי שפּוּתֵח בסרטוני הוידאו:



מבנה כללי של מעבד חד-מחזורי - כולל פקודת jump:

להלן המבנה כללי של המעבד כפי שפּוּתֵח בסרטוני הוידאו:





פורמט קווי הבקרה של מעבד חד-מחזורי:

Ins.	Opcode	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	Jump	ALUOp
R-format	0	1	0	0	1	0	0	0	0	10
lw	35	0	1	1	1	1	0	0	0	00
sw	43	X	1	X	0	0	1	0	0	00
beq	4	X	0	X	0	0	0	1	0	01
jump	2	X	X	X	0	0	0	X	1	XX

מפרט קווי הבקרה של מעבד חד-מחזורי:

Signal Name	Line Width (bits)	Reset (0)	Set (1)		
RegWrite	1	No write is allowed	The content in <i>Write Register</i> (\$rd) is replaced with the new value (from ALU or Data Memory according to command).		
MemWrite	1	No write is allowed	The cell in Data Memory at <i>Address</i> opens for writing (replacing the current content with the new one).		
MemRead	1 No read is allowed		The cell in Data Memory at <i>Address</i> is output through <i>Read Data</i> data-line.		
RegDst	1	The register destination is rt (Ins.[20:16]).	The register destination is <i>rd</i> (Ins.[15:11]).		
ALUSrc	1	Second ALU operand is the content of <i>rt</i> (\$rt).	Second ALU operand is the 32-bits signed extended <i>Address</i> value.		
MemtoReg	1	Content to write back to Register File is from ALU.	Content to write back to Register File is from Data Memory.		
PCSrc	1	Next instruction is at: PC + 4.	Next Instruction is at: PC + 4 + 4*Branch target address.		
Jump	Next Instruction is		Next Instruction is at: PC + 4 + 4 * jump target Address.		
ALUOp (Secondary Control)	2	For: ALUOp[1:0] = 00: ALU performs addition. For: ALUOp[1:0] = 01: ALU performs subtraction. For: ALUOp[1:0] = 10: ALU performs the <i>funct</i> operation.			

:ALU control lines - קווי הבקרה משנית

Instruction Opcode	ALUOp	Instruction Operation	Funct Field	Desired ALU action	ALU control input
lw	00	Load word	XXXXXX	Add	0010
SW	00	Store word	XXXXXX	Add	0010
Branch equal	01	Branch equal	XXXXXX	Subtract	0110
R-Type	10	Add	100000	Add	0010
R-Type	10	Subtract	100010	Subtract	0110
R-Type	10	AND	100100	AND	0000
R-Type	10	OR	100101	OR	0001
R-Type	10	Set on less than	101010	Set on less than	0111



יתרונות וחסרונות של מעבד חד-מחזורי:

יתרונות:

• מודל פשוט וקל להבנה.

: חסרונות

- זמן ביצוע פקודה הוא איטי מכיוון שיש להתאים את מחזור השעון לפקודה הארוכה ביותר.
 עקב כך ישנן פקודות מהירות יותר אשר יסיימו את מלאכתן בטרם מחזור השעון
 יתחלף דבר אשר יפגע ביעילות הפעילות של המעבד.
 - ניתן להשתמש בכל אחד מן הרכיבים החומרתיים פעם אחת במשך מחזור שעון. לכן פקודות הדורשות שימוש חוזר בבלוקים מסוימים (כגון פסאודו פקודות) יצטרכו להתבצע במשך מספר מחזורי שעון – דבר שיוביל לזמן ביצוע ארוך יותר.
 - שימוש בחומרה עודפת במודל שלנו יש שימוש ברכיבי add כבר יודע
 לבצע את פעולה זו.
 - חלוקת הזיכרון ל-Instruction Memory ול-Data Memory ול-Instruction Memory כאשר בפועל מדובר באותו מערך זיכרון (רכיב אחד). נרצה אפשרות לגשת לזיכרון במחזור אחד גם לקריאה וגם לכתיבה.




:שאלות

שאלות יסודיות בסימון ערכי קווים:

- בכל אחד מסעיפי השאלה מופיעה פקודה מסוימת האורכת מחזור שעון יחיד.יש לסמן בסרטוט הסמוך את מסלול הנתונים וערכי קווי הבקרה שמבצע המעבד בכל מקרה. במקומות בהם הערך אינו ידוע יש לסמן X.
 - א. פקודת האסמבלי הבאה מתקבלת כאשר PC = 480.


add \$17, \$18, \$19






$\pm 20 = 15$ ב. פקודת האסמבלי הבאה כאשר בתחילה

addi \$20, \$20, 84



PC = 0x00608004 מתקבלת מתקבלי הבאה האסמבלי הבאה מתקבלי הבאה


beq \$8, \$9, 0x7B






PC = 0x216072EC ד. פקודת האסמבלי הבאה מתקבלת האסמבלי

j 0x3A50C0



$0 \times 16 = 0 \times 1234$ ה. פקודת האסמבלי הבאה כאשר בתחילה


ori \$16, \$16, 0xF0F0





ו. פקודת אסמבלי:

slt \$15, \$10, \$5






- 2) בשאלה זו נתמקד בהוספת חומרה וכתיבת ערכי קווי הבקרה הנדרשים למימוש פקודות שאינן ניתנות לביצוע במודל הנוכחי.
 - א. פקודת lui שקודת (Load Upper Immediate).

כזכור, פקודת lui לוקחת את הערך בשדה ה-lui ומזיזה אותו בזכור, פקודת לוקחת את הערך, בן ה-32 ביטים המתקבל, כותבים ב-16 מקומות קדימה. את הערך, בן ה-32 ביטים המתקבל, כותבים לאוגר היעד rt (כאשר rs = 0x0).

הוסיפו חומרה וקו בקרה מתאים לתרשים המעבד למטה, וציינו את ערכי קווי הבקרה ומסלול הנתונים עבור הפקודה הבאה:

lui \$15, 0xAA00 # The number 0xAA000000 is loaded into \$15






ב. פקודת Branch if Not Equal) bne.

כזכור, פקודת bne משווה בין הערכים של שני אוגרים ומבצעת קפיצה לכתובת יעד אחרת רק אם הערכים לא שווים זה לזה.

שימו לב! זו היא הפקודה המשלימה ל-beq.

הוסיפו חומרה וקו בקרה מתאים לתרשים המעבד למטה, וציינו את ערכי קווי הבקרה ומסלול הנתונים עבור הפקודה הבאה.

.PC = 0x43000208 הניחו כי





שאלות עם זיהוי פקודות וניתוח פעילות המעבד:


לונים קווי הבקרה הבאים עבור ביצוע פקודה שנקראת (3 single cycle). במעבד MIPS העובד באופן עבודה חד

RegDst	ALUSrc	RegWrite	MemWrite	MemRead	MemtoReg
1	0	1	0	1	1
Branch	Jump	ALUOp1	ALUOp0		
	Λ	0	Ο	•	

התייחסו לתרשים המעבד החד-מחזורי שבסוף השאלה וענו על הסעיפים הבאים:

- א. (1) מה מבצעת הפקודה LoadSum! אילו ערכים יכתבו ולאן!
 - (2) לאיזה פורמט מתאימה הפקודה LoadSum! נמקו.
 - ב. בהנחה שהפקודה LoadSum מתבצעת עם:
 - .17 ארך הסיביות [25:21] הוא -- ערך הסיביות
 - ערך הסיביות (\$rt) [20:16] הוא
 - ערך הסיביות [15:11] הוא \$rd) -
 - בכתובת הזיכרון 88000 נמצאת המילה 2224.

כאשר ערך האוגר \$17 הוא 36000 וערך האוגר \$18 במקבץ האוגרים הוא 52000, מה יהיה הערך הסופי והיכן עבור הפקודה LoadSum בסיום מחזור השעון?





Save2Mem נתונים קווי הבקרה הבאים עבור ביצוע פקודה שנקראת (4 ... (single cycle) במעבד MIPS העובד באופן עבודה חד


RegDst	ALUSrc	RegWrite	MemWrite	MemRead	MemtoReg
0	1	0	1	0	0
Branch	Jump	ALUOp1	ALUOp0		

 Branch
 Jump
 ALUOp1
 ALUOp0

 0
 0
 0
 1

התייחסו לתרשים המעבד החד-מחזורי שבסוף השאלה וענו על הסעיפים הבאים:

- א. (1) מה מבצעת הפקודה Save2Mem!
- (2) לאיזה פורמט ניתן לשייך את הפקודה!
- ב. משנים את אחד מן הערכים של קווי הבקרה כמתואר בכל מקרה. קבעו האם הפקודה תשתנה או לא. נמקו.
 - .RegDst = 1 (1)
 - .RegWrite = 1 (2)
 - .MemWrite = 0 (3)
 - ג. ערכי הסיביות [15:0] בפקודה הם 0xFFFF. האם הפקודה חוקית! אם כן אז מתי! נמקו.





שאלות אמריקאיות קצרות:

- חד ALUOp0 ו-ALUOp0 של מעבד MIPS חד עקב שריפה פנימית, הסיביות ALUOp1 ו-ALUOp0. אלו מן הפקודות מחזורי התקצרו וכעת מתקיים: ALUOp1 = ALUOp0. אלו מן הפקודות הבאות לא תעבודנה כשורה?
 - א. R-Type בלבד.
 - ב. Beq בלבד.
 - ג. פקודות lw בלבד.
 - ד. פקודות R-Type ופקודת beq בלבד.
 - ה. כל הפקודות תעבודנה כרגיל.
- Register File- במעבד חד מחזורי מסוים נוצר דפקט בייצור והמוצאים מה-Read Data2 גמעבד חד מחזורי מסוים נוצר Read Data2 התחלפו להם. המוצא הפוצא 18- הפקודות הבאות תתבצענה כרגיל?
 - א. פקודת ul.
 - ב. פקודת sw.
 - ג. רק פקודות מסוג R-Type תתבצענה כרגיל.
 - ד. הדבר לא ישפיע כלל על כל הפקודות שמעבד חד מחזורי מבצע.
 - ה. רק פקודות jump ו-beq.
 - ו. פקודות lw, sw ו-slt בלבד.
- לביצוע ALU- בנתיב הנתונים החד-מחזורי, פקודת ה-branch נעזרת ביחידת ה-ALU לביצוע סישוב החיסור והדלקת הקו zero במידה וערכי האוגרים שבכניסתה שווים. במידה ו-zero, הקפיצה של ה-PC לכתובת היעד תתבצע בוודאות מכיוון ש:
 - א. פעולת החיסור המבוצעת עייי ה-ALU היא מהירה ויעילה מאוד. לכן קו הבקרה zero יידלק בטרם ערך ה-PC יעודכן ל- PC+4 ולכן הוא יצביע לכתובת היעד הנכונה.
 - ב. קו הבקרה Branch נדלק רק לאחר שהערך על Branch
 - ,zero = 1 ובין אם zero = 0, בין אם PC-ג. הכתיבה של הערך לתוך ה-PC, מתבצעת רק בסיום פעימת השעון.
 - ד. תשובות בי ו-גי בלבד נכונות.
 - ה. כל התשובות נכונות.
 - ו. אף אחת מן התשובות הנ״ל אינה נכונה ואין ביטחון שהקפיצה לכתובת היעד תתבצע בוודאות מוחלטת.



- 8) תכנית מסוימת כוללת פקודות המבוצעות עייי מעבד חד-מחזורי ומחולקות לפי היחסים הבאים:
 - .R-Type פקודות 45% -
 - .lw פקודות 5% -
 - .sw פקודות 15% -
 - .beq פקודות 20% -
 - .jump פקודות 15% -

יס אוחזק על 10 ALUSrc מהו אחוז מחזורי השעון שבהם ערך קו

- 50% .א
- ב. 75%
- 45% . ک
- 65% .7
- יחידת ה-sign extend של מעבד חד-מחזורי התקלקלה וכעת היא מרפדת יחידת היחידת הוכעת היא מרפדת sign extend. \$\$ \$10 = -12 , \$\$ \$10 = 40 : \$\$ באחדים בלבד ב-16 הסיביות הגבוהות. ידוע כי \$\$ \$10 = 510 , \$\$ \$17 = -12 , \$\$ \$17 = -12 , \$\$ \$17 = -12 , \$\$ \$17 = -12 , \$\$ \$17 = -12 , \$\$ \$18 = -12 , \$\$ \$18 = -12 , \$\$ \$19 = -12 , \$\$ \$19 = -12 , \$\$ \$19 = -12 , \$\$ \$19 = -12 , \$\$ \$19 = -12 , \$\$ \$10
 - or \$17, \$16, \$17 .N
 - lw \$16, -12(\$17) .ב.
 - add \$16, \$17, \$16 .\mu
 - sw \$16, -12(\$17) .7
 - lw \$16, 12(\$17) .ה




שאלות מסכמות בניתוח של פעילות מעבד:

- נתון מעבד חד-מחזורי כמתואר בתרשים שבסוף בשאלה.
- .and \$8, \$9, \$18 באיכרון נמצאת הפקודה 0x8400 -
- \$1 החל מהאוגר (Register File) החל מהאוגר במקבץ האוגרים אוגר במקבץ החל כל אוגר במקבץ האוגר. $NumReg^2 (NumReg 1)^2$ הוא

 $.5^2 - (5-1)^2 = 9$: לדוגמה: באוגר \$5 נמצא הערך

: ענו על הסעיפים הבאים

- א. מה הוא הקידוד של הפקודה \$18, \$9, \$18 ב-8 ספרות הקסדצימליות?
 - ב. במהלך ביצוע הפקודה לעיל, מה הוא ערך הקו המסומן ב-16 והאם יש שימוש בערך זה?
 - ג. (1) במהלך ביצוע הפקודה לעיל, מה הוא ערך הקו המסומן ב-17 והאם יש שימוש בערך זה?
 - (2) איזה ערך נצפה לקבל על הקו 19!
 - ד. מה יהיה הערך שבקו 7!
 - ה. מה יהיה הערך שבקו 11?
 - ו. עקב תקלה מסוימת הקידוד של הפקודה \$18, \$9, \$18 השתבש והקידוד שנכנס למעבד הוא 0 x 0 1 3 2 3 0 2 4 אלו מקווי הנתונים הבאים ישתנו ולאיזה ערך?
 - (1) קו (3) קו (2) קו (1)





נתון מעבד חד-מחזורי כמתואר בתרשים בסוף השאלה.

- .lw \$6, 400(\$18) בזיכרון נמצאת הפקודה 0x5408 -
 - 0x1B0C התוכן שנמצא באוגר \$18 הוא -
- הניחו כי ניתן לגשת לכל מערך הזיכרון וכי הערך בכל תא שווה לכתובתו מוזזת ב-3 סיביות ימינה וריפוד באפסים עבור 3 סיביות ה-MSB.

 לדוגמה:


התא שכתובתו 0x98A3 יכיל את הכתובת הבאה:

Hex to Bin Representation: 1001 1000 1010 0011 Shifted Left Value by 3 bits: **000**1 0011 0001 0100 011

כלומר התוכן יהיה: 0001 0001 0100 = 0x1314 - סכלומר התוכן

: ענו על הסעיפים הבאים

- א. מה הוא הקידוד של הפקודה 1w 6, 400(\$18) ב-8 ספרות הקסדצימליות!
 - ב. במהלך ביצוע הפקודה לעיל, מה הוא ערך הקו המסומן ב-16: והאם יש שימוש בערך זה?
- ג. האם ניתן לדעת מה הוא ערך הקו המסומן ב-9! והאם יש שימוש בקו זה!
 - ד. איזה ערך נצפה לקבל על הקו 11! ומה משמעותו!
 - ה. מה יהיה הערך שבקו 14! מה הוא מייצג!
- ו. עקב תקלה, בלוק ה-sign extend מבצע ריפוד ב-1 במקום ריפוד לפי סימן. כיצד הדבר ישפיע על ביצוע הפקודה? אלו קווים מבין הקווים שנשאלו בסעיפים הקודמים ישנו את ערכם? ואיזה ערך הם יקבלו?
- ז. עקב תקלה אחרת, סיבית ה-LSB של שדה ה-Instruction היא 1, כלומר: [0] = 1 באופן כללי, אין צורך לחשב את ערכי הקווים.






- .sw \$4, -92(\$8) : מעבד הבאה מפקודה מבצע את מעבד חד-מחזורי מבצע את מעבד הבאה (12 התוכן של אוגר 8 הוא 0x20200.
 - א. מה הוא הקידוד של הפקודה!
 - ב. (1) לאיזו כתובת במערך הזיכרון הפקודה מצביעה!
- carryout[31] : ALU- האם סיביות הבקרה היוצאות מה arithmetic overflow!
 - ג. עקב תקלה מסוימת רכיב ה-sign extend מרפד אך ורק באפסים. האם הדבר ישפיע על כתובת התא בזיכרון אליו תצביע הפקודה?
 - ד. עקב תקלה אחרת, קווי הבקרה שהתקבלו הם: מה תבצע הפקודה כעת! נמקו.

RegDst	ALUSrc	RegWrite	MemWrite	MemRead	MemtoReg
1	1	1	0	1	1
Branch	Jump	ALUOp1	ALUOp0		

0

0

0






- לקוח מסוים ובו מבצעים את באיור אי נתון מעבד חד-מחזורי שעבר התאמה ללקוח מסוים ובו מבצעים את (Data Memory- השינוי הבא: מחליפים את חיווט הכניסות לרכיב הזיכרון (ה-Write Data) בעת הכניסות ל-שכעת הכניסות ל-שונות ביחס למבנה היסודי שהכרנו.
 - א. כיצד החיווט הנייל משפיע כל פעולת המעבד? ועל אילו פקודות?
- ב. בנוסף, מחליפים גם בין רכיב ה-shift left 2 ורכיב ה-add המסומנים באיור אי בנוסף, מחליפים גם בין רכיב ה-shift left 2 במסגרת הירוקה המקווקות. הכניסות מסומנות ב-A,B,C,D והן מופיעות באיור בי. כיצד הדבר ישפיע על פעילות המעבד?
 - ג. מבצעים פקודה מסוימת עם ערכי קווי הבקרה הבאים. קבעו מה הפקודה מבצעת: (הניחו כי כל השינויים שתוארו בתחילת השאלה ובסעיף ב' תקפים).

RegDst	ALUSrc	RegWrite	MemWrite	MemRead	MemtoReg
0	0	0	1	0	0
				_	
Branch	Jump	ALUOp1	ALUOp0		
1	0	0	1		

ד. הניחו כי קווי הבקרה שמופיעים בסעיף גי מתאימים לפקודה הבאה : 0xAD100111 . rs = 0xF1F1 והתוכן שבאוגר 0xF1F1 = 0xF1F1 והתוכן שבאוגר 0x101000 = 0x101000 שבמרחב הזיכרון. הניחו כי ניתן לגשת לכל מרחב הזיכרון והסבירו מה הפקודה מבצעת. נמקו.





תשובות סופיות:

- ראו סימוני ערכים בסרטוני הוידאו. (1
- בכל מקרה. (2) ראו בסרטוני הוידאו את החומרה שיש להוסיף בכל מקרה.
 - .\$rd = Mem[\$rs + \$rt] א. (1) הפקודה מבצעת (1) א. (3
- א. (2) הפקודה היא מסוג R-Type מכיוון שקיימת כתיבה למקבץ האוגרים א. (2) ויש שימוש ב-3 אוגרים.
 - ב. באוגר שבכתובת המתאימה (19) לסיביות [15:11] תהיה המילה 2224.
 - Mem[\$rs Immediate] = \$rt : א. (1) הפקודה מבצעת
 - א. (2) הפקודה מתאימה לפורמט I-Type מכיוון שיש לה ערך א. (2) ושימוש בשני אוגרים וכן אין כתיבה למקבץ האוגרים.
 - ב. (1) אין שוני כי לא כותבים למקבץ האוגרים.
 - ב. (2) יש שוני הערך של החיסור \$rs-\$rt ייכתב בנוסף לתוך האוגר
 - ב. (3) יש שוני לא תתבצע כתיבה כלל (לא לאוגר rt ולא לזיכרון).
- ג. החיסור המתבצע הוא: srs Immediate. אם התוכן של srs קטן מהערך \$rs החיסור המתבצע הוא: srs Immediate. ג. החיסור המתבצע הוא: ניתן ניתן נקבל מספר שלילי המיוצג במשלים ל-2. זה עשוי להוביל לאזורים בזיכרון שלא ניתן לכתוב רק לכתובות בתחום: [0x7FFFFFC:0x10000000]. לכתוב אליהם. בפועל, ניתן לכתוב רק לכתובות בתחום: srs יכול להכיל על מנת להימצא באזור הזה
 - .[0x8000FFFB:0x1000FFFF] : הם
 - .7 (5
 - .ה (6
 - 7) د.
 - .⊐ (8
 - .n (9

- ב. 0x00010090 (אין שימוש בו)
- 0x01324024 א. **(10**
- PC + 4 = 0x8404 (2) ג. (1) 0x00018494
 - ת. 0x24. ד. 0x24
 - .0x1 : 11 בקו 0x24 : 7, בקו 0xC090 בקו 11.
- ב. 0x8E460190 (אין שימוש בו). 0x00000640 ב. 0x8E460190
 - ג. אין אפשרות לדעת ואין שימוש בו.
- תוכן). את המון את ממנו נרצה ממנו התא בזיכרון התא התוכן). את התובת של הכתובת של התא בזיכרון הנתונים ממנו נרצה למשוך את התוכן).
 - ה. 0x0393 (תוכן התא אליו פנינו בזיכרון הנתונים אשר נכתב לאוגר 6).
 - ו. בקו 0 אין אין אין אין אין אין שימוש), בקו 0 אין אין שימוש בו. בקו 0
 - .0xFFFE394 : 14 (הכתובת החדשה בזיכרון הנתונים), בקו 0xFFFE394 : 14 בקו
 - ז. ערך ה-address לא מתחלק ב-4 ולכן הפקודה לא תקנית.



0x000201A4 (1) ב. (1) 0xAD04FFA4 א. (12

ב. (2) הסיביות תידלקנה אך אין להתייחס אליהן.

סיבית [31] מעידה על הזליגה אך לא בהכרח שתוצאת החישוב שגויה. סיבית ה-overflow רלוונטית רק כאשר מחברים שני מספרים שווי סימן, וכאן אנו מחברים מספרים שוני סימן.

- ג. כן. נפנה לכתוב: 0x000301A4.
- ד. הפקודה תבצע AND בין הערכים 0xFFFFFA4-ו הערכים AND בין הערכים AND איז. הפקודה הבצע הארכים 331 = Mem(0x20200)
 - .\$rd = \$rs : נקבל תמיד : R-Type א. פקודות

eקודת lw: נצביע לתא שכתובתו היא rs והתכן ייכתב ל-rt.

פקודת sw: נצביע לתא שכתובתו היא sw: נצביע לתא

.ALUSrc = 1 עבור \$rs + offset או ALUSrc = 0 הוא \$rs + \$rt + \$

- \pm ב. פקודות (branch נקפוץ לפקודה הבאה בזיכרון הפקודות) beq ב. פקודת (Jump = 0 , Branch = 1 (כאשר: PC (new) = (PC + 4 + offset) X 4
 - ג. קווי הבקרה מתאימים לפקודת sw. נכתוב לתא שכתובתו rs והתוכן שייכתב הוא rs - \$rt.

.PC (new) = (PC + 4 + offset) X 4 : בנוסף, אם \$rs = \$rt אז נקפוץ לפקודה

0xFFFF0E0F : ד. הפקודה מבצעת כתיבה לזיכרון הנתונים וכותבת את התוכן 0x00404454 אם התוכן של 0rs ו-0x00404454 יהיה שווה אז נקפוץ לפקודה בכתובת 0x07404454 בזיכרון הפקודות.



הערכת ביצועי מעבד חד-מחזורי:

סיכום כללי:

. CPU Time = IC × CPI × CCT
$$\left[\frac{\text{sec}}{\text{program}}\right]$$
 : הקשר להערכת ביצועי מעבד

: במעבד חד-מחזורי מתקיים

- לכל פקודה CPI = 1
- .(IC const.) MIPS סט ההוראות אחיד לכל המימושים של מעבד
 - מחזור השעון תלוי בפקודה הארוכה ביותר.

:הערות

- .lw כדי להעריך ביצועי מעבד חד-מחזורי נבחן את משך זמן פקודת (1
- 2) משכי הזמנים מיוחדים ל-5 שלבי ביצוע פקודה:
 (I-fetch, Decode, Execute, Memory, Write Back)
 (Mux, add, Sign Extend, Shift Left 2) ולמשכי הזמנים של הבלוקים הצירופיים
 את כל אלו נקבל בשאלות.

טבלת משכי זמן:


נזכור את השלבים הרלוונטים לכל פקודה במעבד שלנו ונעבוד עם טבלה מהסגנון הזה, כאשר ברוב השאלות נתעניין במציאת משך הזמן הכללי (Total) שלוקח לבצע כל פקודה:

Ins.	I-fetch	Decode	Execute	Memory	Write Back	Total
IIIS.	Ins. Memory	Read Regs	ALU	Data Memory	Write Regs.	Total
R-Type	V	V	V		V	
lw	V	V	V	V	V	
SW	V	V	V	V		
branch	V	V	V			
jump	V					



שאלות:

לפניכם תרשים של מעבד חד-מחזורי טיפוסי וטבלת זמני השהיה לכל אחד מן הבלוקים הצירופיים והסדרתיים של המעבד.



Instruction Memory	Register File	ALU	Data Memory	Add	Mux	Sign- Extend	Shift Left 2
350ps	250ps	200ps	800ps	150ps	60ps	100ps	50ps

א. מצאו את משך זמן המעבד הנדרש על מנת לבצע כל אחת מן הפקודות הבאות. בפקודות בהן קיים נתיב קריטי ציינו מהו.

jump (4) beq (3) lw (2) add (1)

R-Type ב. בהנחה כי המעבד נועד לבצע אך ורק את פקודות מסוגואת פקודת beq מה יהיה זמן המחזור שלו!

ג. מה יהיה זמן המחזור המינימלי שיבטיח כי המעבד מסוגל לבצע באופן תקין את כל הפקודות שצוינו בסעיף אי!




מציעים שינוי של פורמט ה-ISA לפקודות טעינה ושמירה של מילה מהזיכרון (sw l lw) כך שבמקום גישה לזיכרון כחיבור של ערך האוגר rs עם שדה (sw-l lw) כד שבמקום גישה לזיכרון כחיבור של ערך האוגר offset והוא יצביע על offset, ניקח את ערך השדה offset לאחר בלוק ה-sign extend כתובת היעד בזיכרון. כלומר הפקודה:

lw \$t0, 830(\$t1)

תהפוך לפסאודו-קוד של סט הפקודות הבא:

```
and $t1, 0
add $t1, $t1, 830
lw $t0, $t1
```

א. איזה שינוי יש לעשות למסלול הנתונים ולקווי הבקרה בעקבות השינוי הנייל? סרטטו את השינוי בתרשים הבא:



ב. נבדוק את היעילות של השינוי שהוצע. היות ופקודות טעינה ושמירה של מידע מ- ול- זיכרון הן ארוכות, ריבוי של פקודות קצרות עשוי להצדיק את השינוי. יש להתייחס לזמני ההשהיה הבאים ולמצוא את החלק היחסי המירבי של פקודות הגישה לזיכרון עבורו השינוי ייעל את זמן ההרצה של תכנית נתונה.

ניתן להניח בשאלה זו כי הלוגיקה הצירופית אינה מוסיפה להשהיה.

Instruction memory	Register Read	ALU	Data memory	Register write
3ns	2ns	5ns	3ns	2ns



תשובות סופיות:

.460ps (4) 980ps (3) 1910ps (2) 1230ps (1) .N (1

ב. CCT = 1230ps.

.CCT = 1910ps .****

א. ראו שינוי בסרטוט מבנה המעבד בסרטון הוידאו. (2

ב. כל עוד פחות מ-7.7% מהפקודות הן lw, השינוי ישתלם.