

Discente:	RGA
Débora Mateus	202221901007
Kelvin Wender Martins Pereira	202021901031
Marcos Antonio Borges	202121901056
Victor Daniel Mohr Steffens	202221901059

# Relatório da aula prática do dia 25/07/2023

### 1. Objetivo

Criar um contador decrescente utilizando um divisor de clock.

#### 2. Materiais e Métodos

Para a realização da atividade foram utilizados:

- Software Altera
- Quartus II
- Placa OMDAZZ EP4CE6E22C8
- UBS Blaster

## 3. Procedimento Experimental



```
library IEEE;
      use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
2
3
 4
       -- Definir as portas do clkdiv
 5
    entity clkdiv is
 6
     port(
8
          mclk: in std_logic; --clock do tipo entrada
          clr: in std logic; --clear do tipo entrada
          clk1: out std logic; -- clock1 do tipo saida clk2: out std_logic; -- clock2 do tipo saida
10
11
        clk3: out std_logic -- clock3 do tipo saida
);
12
13
14
      end clkdiv;
15
16
     Flarchitecture clkdiv of clkdiv is
17
18
      signal q: std logic vector (25 downto 0); --Definir um vetor de 26 bits, que o intepretador vai definir como os flip-flop.
19
20
21
     ⊟begin
22
             --divisor de clock
23
24
     process(mclk, clr)
25
          if (clr = '1') then -- Condição: quando o clear = 1, colocara todos os flip-flop em 0.
   q <= "00" & X"000000";
else -- Caso contrario</pre>
26
27
28
            if mclk'event and mclk = 'l' then -- Quando ocorrer o evento de subida do clock q recebe q+1
29
     q \leftarrow q+1; -- Como foi utilizado a função downto o bit menos significativo são os da direita end if;
30
31
         end if;
32
      end process;
33
       -- Ligação das saidas do divisor de clock com os bits mais significativos do vetor de bits.
34
      clkl <= q(23); -- saida clock ligada no bit 24
35
      clk2 <= q(24); -- saida clock ligada no bit 25
36
     clk3 <= q(25); -- saida clock ligada no bit 26
     end clkdiv;
```

Código comentado clkdiv




#### UNIVERSIDADE FEDERAL DE MATO GROSSO

```
library IEEE;
     use IEEE.std_logic_1164.all;
2
     use IEEE.std logic unsigned.all;
3
  entity clkdiv top is
     --Definir as portas do clkdiv top
8 |port(
        mclk: in std_logic; -- Master clock tipo entrada
9
        ld: out std_logic_vector (2 downto 0) -- Led tipo saida
10
11
        );
     end clkdiv_top;
12
13
    architecture clkdiv_top of clkdiv_top is
14
15
     --Foi chamado o componente clkdiv
    □component clkdiv
16
17
    □port(
        mclk: in std logic; --clock do tipo entrada
18
        clr: in std_logic; --clear do tipo entrada
19
        clkl: out std logic; -- clockl do tipo saida
20
        clk2: out std logic; -- clock2 do tipo saida
21
22
        clk3: out std logic -- clock3 do tipo saida
23
        );
     end component;
24
25
     begin
26
     --Ligação dos pinos clkdiv com o clkdiv_top
27
    Cl: clkdiv port map (
28
           mclk => mclk , --Master clock do clkdiv ligado no Master clock do clkdiv_top
29
           clr => '0' ,-- Clear recebe 0
           clkl => ld(0),-- Clockl ligado no led 0
30
           clk2 \Rightarrow ld(1), -- Clock2 ligado no led 1 
 <math>clk3 \Rightarrow ld(2) -- Clock ligado no led 2
31
32
33
       );_
34 end clkdiv_top;
```

Código comentado clkdiv top






Pin planner

### 4. Resultados e Conclusão





Os 3 led's alternavam entre si.

### 5. Bibliografia

BROWN, Stephen D. **Fundamentals of digital logic with VHDL design**. Boston: McGraw-Hill, 2000. 840 p. (004.22 B879f).

D'AMORE, Roberto. A Synthesis-Oriented VHDL Course. **ACM Transactions on Computing Education (TOCE)**, v. 10, n. 2, p. 1-24, 2010.

PEDRONI, Volnei A. **Eletrônica Digital Moderna e VHDL**. Elsevier Ltda. Editora, Rio de Janeiro, RJ: 2010. 619 p.