

Discente:	RGA
Débora Mateus	202221901007
Marcos Antonio Borges	202121901056
Maria Vittória Sousa Rodrigues Palma	202221901035
Victor Daniel Mohr Steffens	202221901059

Relatório da aula prática do dia 01/08/2023

1. Objetivo

Fazer um contador em anel de 4 bits com clock manual.

2. Materiais e Métodos

Para a realização da atividade foram utilizados:

- Software Altera
- Quartus II
- Placa OMDAZZ EP4CE6E22C8
- UBS Blaster

3. Procedimento Experimental



Código comentado clkdiv

```
library IEEE;
     use IEEE.std logic 1164.all;
    use IEEE.std_logic_unsigned.all;
3
 4
5 =entity clkdiv is
6 ⊟ port(
          mclk: in std_logic; -- Sinal de clock mestre de entrada.
7
                                -- Sinal de reset assincrono de entrada.
          clr: in std logic;
8
          clk25: out std logic;
                                 -- Saída do clock de 25 MHz.
9
          clk190: out std logic; -- Saída do clock de 190 kHz.
10
          clk3: out std logic
                               -- Saída do clock de 3 Hz.
11
      );
12
     end clkdiv;
13
14
    ⊟architecture clkdiv of clkdiv is
15
    signal q: std_logic_vector (23 downto 0); -- Registrador de contagem para divisão do clock.
16
17
    □begin
   -- Processo para dividir o clock
18
       process (mclk, clr)
19
   Θ
      begin
20
        if (clr = 'l') then
21
    q <= X"000000"; -- Caso clr esteja ativo, redefinimos o contador para 0.
22
         else
23
   if mclk'event and mclk = 'l' then
24
   q \leftarrow q + 1; -- Incrementa o contador a cada borda de subida do clock.
25
26
            end if;
27
         end if;
28
       end process;
29
30
       clk25 \ll q(0); -- Saída do clock de 25 MHz é o bit menos significativo.
31
       clk190 <= q(17); -- Saída do clock de 190 kHz é o bit correspondente ao índice 17.
32
       clk3 <= q(23); -- Saída do clock de 3 Hz é o bit mais significativo.
    end clkdiv;
33
```



Código comentado ring4

```
library IEEE;
2 use IEEE.std logic 1164.all;
3 use IEEE.std logic unsigned.all;
5 Mentity ring4 is
6 ⊟ port (
7
         clk: in std logic;
                              -- Sinal de clock de entrada.
         clr: in std logic; -- Sinal de reset assincrono de entrada.
8
        q: out std logic vector (3 downto 0) -- Saida que representa o estado do contador.
9
     );
10
     end ring4;
11
12
13
    Farchitecture ring4 of ring4 is
    signal qs: std_logic_vector (3 downto 0); -- Sinal interno para armazenar o estado do contador.
14
15 ⊟begin
16 process (clk, clr)
17
    begin
        if clr = 'l' then
18 =
19
          qs <= "0001"; -- Caso clr esteja ativo, redefinimos o contador para o valor inicial.
20 =
        elsif clk'event and clk = 'l' then
21 🗏
          case qs is
            when "0001" => qs <= "0010"; -- Se o contador está em 0001, avança para 0010.
22
            when "0010" => qs <= "0100"; -- Se o contador está em 0010, avança para 0100.
23
            when "0100" => qs <= "1000"; -- Se o contador está em 0100, avança para 1000.
24
            when "1000" => qs <= "0001"; -- Se o contador está em 1000, volta para 0001.
25
            when others => qs <= "0001"; -- Para qualquer outro valor, volta para 0001.
26
27
          end case;
28
        end if;
29
      end process;
      q <= qs; -- A saída q assume o valor atual do contador.
30
31
    Lend ring4;
32
```



Código comentado ring4_top

```
library IEEE;
      use IEEE.std_logic_ll64.all;
use IEEE.std_logic_unsigned.all;
 2
 3
 4
 5
    ⊟entity ring4_top is
    port (
            mclk: in std logic; -- Sinal de clock mestre de entrada.
            ld : out std_logic_vector (3 downto 0) -- Saída que representa o estado do contador de anel.
 8
9
       ):
     end ring4_top;
10
11
12
    ☐architecture ring4_top of ring4_top is
13

    □ component clkdiv

14
        port (
15
           mclk: in std logic;
16
            clr: in std logic;
            clk25: out std_logic; -- Saída do clock de 25 MHz.
17
            clk190: out std_logic; -- Saída do clock de 190 kHz.
clk3: out std_logic -- Saída do clock de 3 Hz.
18
19
         );
20
       end component;
21
22
23
    component ring4
24
    port (
            clk: in std_logic;
clr: in std_logic;
25
26
            q: out std_logic_vector (3 downto 0) -- Saida que representa o estado do contador de anel.
27
         );
28
29
       end component;
30
31
        signal sys clock: std logic; -- Sinal interno para o clock do sistema.
     begin
32
33
    Cl: clkdiv port map (
          mclk => mclk,
34
          clr => '0',
35
36
         clk3 => sys_clock
37
38
39
    C2: ring4 port map (
         clk => sys_clock,
40
          clr => '0',
41
          q => 1d
42
       );
43
44
     end ring4_top;
45
```



Código comentado clock_pulse

```
library IEEE;
   use IEEE.std_logic_l164.all;
    Entity clock_pulse is
 4
 5 port (
 6
        inp: in std logic;
                               -- Entrada de dados
        cclk: in std_logic; -- Sinal de clock
clr: in std_logic; -- Sinal de reset assincrono
 7
 8
        outp: out std_logic -- Saida resultante
9
     );
10
     end clock_pulse;
11
12
    13
   signal delayl, delay2, delay3 : std logic; -- Sinais de atraso
15 ⊟begin
16
    process (cclk , clr)
17
         begin
18 🚊
            if (clr = 'l') then -- Se o sinal de reset estiver ativo
               delayl <= '0';
19
                               -- Limpa os atrasos
               delay2 <= '0';
20
               delay3 <= '0';
21
            elsif cclk'event and cclk = 'l' then -- Apenas nas bordas de subida do sinal de clock
22 🗏
23
               delayl <= inp;
                                  -- Captura o valor de entrada
               delay2 <= delay1;</pre>
                                 -- Atrasa um ciclo de clock
-- Atrasa outro ciclo de clock
24
25
               delay3 <= delay2;
26
             end if:
27
       end process;
28
       outp <= delay1 and delay2 and delay3 ; -- Resultado da operação lógica AND entre os atrasos
    end clock_pulse;
29
30
```




Código comentado clock_pulse_top


```
⊟entity clock_pulse_top is
 4
    port (
        mclk: in std_logic;
                                        -- Sinal de clock mestre de entrada.
5
 6
        btn: in std logic;
                                      -- Sinal de botão de entrada.
        ld: out std logic vector (3 downto 0) -- Saída que representa o estado do contador.
    end clock_pulse_top;
Gomponent clkdiv is
11
12
    port (
        mclk: in std_logic;
13
                                      -- Sinal de clock mestre de entrada.
14
          clr: in std logic;
                                      -- Sinal de reset assíncrono de entrada.
                                    -- Saída do clock de 25 MHz.
15
         clk25: out std logic;
16
          clk190: out std logic;
                                     -- Saída do clock de 190 kHz.
                                     -- Saída do clock de 3 Hz.
          clk3: out std logic
17
     - );
-end component;
18
19
20 Ecomponent clock pulse is
    port (
21
       inp: in std_logic;
                                      -- Sinal de entrada do botão.
22
23
         cclk: in std logic;
                                     -- Sinal de clock para o componente clock pulse.
                                    -- Sinal de reset assincrono de entrada.
-- Saída do componente clock pulse.
24
         clr: in std logic;
25
         outp: out std_logic
     - );
26
     end component;
27
28
   component ring4 is
29
    □port(
30
         clk: in std logic;
                                      -- Sinal de clock para o componente ring4.
         clr: in std logic;
                                      -- Sinal de reset assíncrono de entrada.
31
         q: out std logic vector (3 downto 0) -- Saída que representa o estado do contador de anel.
32
     - );
33
     end component;
34
     signal sys_clock: std_logic;
35
                                        -- Sinal interno para o clock do sistema.
      signal fclock: std logic;
                                       -- Sinal interno para o clock gerado pelo componente clock pulse.
36
      signal invq: std logic vector (3 downto 0); -- Sinal interno para o estado invertido do contador.
37
38
     begin
    Cl: clkdiv port map (--Mapeamento das portas
39
          mclk => mclk,
40
41
           clr =>'0',
42
           clk190 => sys_clock
       );
C2: clock_pulse port map (
43
44
    45
          inp => btn,
           clr => '0',
46
           cclk => sys clock,
47
           outp => fclock
48
49
50
    C3: ring4 port map (
51
         clk => fclock,
          clr => '0',
52
          q => invq
53
54
55
        ld <= not invq; -- Saída ld é a inversão de invq.
56 end clock_pulse_top;
```



Resultado da Compilação do Código




Pin planner






4. Resultados e Conclusão:




Primeiro Led Aceso






Segundo Led aceso





Terceiro Led aceso





Quarto led aceso

5. Bibliografia

BROWN, Stephen D. **Fundamentals of digital logic with VHDL design**. Boston: McGraw-Hill, 2000. 840 p. (004.22 B879f).

D'AMORE, Roberto. A Synthesis-Oriented VHDL Course. **ACM Transactions on Computing Education (TOCE)**, v. 10, n. 2, p. 1-24, 2010.

PEDRONI, Volnei A. **Eletrônica Digital Moderna e VHDL**. Elsevier Ltda. Editora, Rio de Janeiro, RJ: 2010. 619 p.