

# Indice

<b>Introduzione</b>	<b>1</b>
<b>1 Il transistor MOSFET</b>	<b>5</b>
1.1 Struttura a due terminali . . . . .	5
1.1.1 Accumulazione . . . . .	6
1.1.2 Svuotamento . . . . .	7
1.1.3 Inversione . . . . .	8
1.2 Struttura a quattro terminali . . . . .	8
1.2.1 Zone di inversione . . . . .	9
1.2.2 Caratteristiche statiche . . . . .	11
1.3 Effetti di canale corto . . . . .	14
1.3.1 Effetto del campo elettrico longitudinale . . . . .	14
1.3.2 Effetto del campo elettrico trasversale . . . . .	15
1.3.3 Modulazione della lunghezza di canale . . . . .	15
1.3.4 Effetto dei portatori caldi . . . . .	17
1.3.5 Variazione della tensione di soglia . . . . .	17
1.3.6 Equazioni della corrente in MOS submicrometrici . . . .	18
1.4 Rumore elettronico nei MOSFET . . . . .	18
1.4.1 Rumore termico di canale . . . . .	19
1.4.2 Rumore 1/f associato alla corrente di drain . . . . .	20
1.4.3 Rumore termico associato alla resistenza di gate . . . .	22
1.4.4 Rumore termico associato alla resistenza di substrato .	22
1.4.5 Ricapitolazione delle sorgenti di rumore . . . . .	23
1.5 Estrazione dei parametri . . . . .	23
1.5.1 Parametri di processo . . . . .	30
<b>2 Effetti delle radiazioni sui MOS</b>	<b>33</b>
2.1 Interazioni tra radiazione e materia . . . . .	33
2.1.1 Particelle cariche . . . . .	33

2.1.2	Particelle neutre . . . . .	34
2.2	Meccanismi del danno da radiazione . . . . .	36
2.2.1	Danno da ionizzazione . . . . .	37
2.2.2	Danno da dislocazione reticolare . . . . .	37
2.3	Dosimetria . . . . .	38
2.4	Effetti delle radiazioni sulle strutture MOS . . . . .	39
2.4.1	Generazione e ricombinazione di lacune in $SiO_2$ . . . . .	39
2.4.2	Trasporto di lacune in $SiO_2$ . . . . .	41
2.4.3	Intrappolamento di carica nell'ossido di gate . . . . .	43
2.4.4	Trappole all'interfaccia $SiO_2-Si$ . . . . .	45
2.4.5	Border traps . . . . .	47
2.4.6	Annealing . . . . .	47
2.5	Effetti sui parametri elettrici . . . . .	49
2.5.1	Variazione della tensione di soglia . . . . .	50
2.5.2	Variazione della corrente di sottosoglia e delle correnti parassite . . . . .	55
2.5.3	Degradazione della mobilità dei portatori e della transconduttanza . . . . .	57
2.5.4	Aumento del rumore elettronico . . . . .	58
2.6	Effetti da evento singolo . . . . .	58
2.6.1	Soft error . . . . .	58
2.6.2	Hard error . . . . .	59
<b>3</b>	<b>Studio sperimentale</b>	<b>61</b>
3.1	Descrizione e dosimetria della sorgente . . . . .	61
3.2	Condizioni di irraggiamento e di misura . . . . .	63
3.2.1	Polarizzazione dei dispositivi . . . . .	63
3.2.2	Caratteristiche misurate . . . . .	66
3.2.3	Step di irraggiamento . . . . .	67
3.3	Risultati sperimentali . . . . .	68
3.3.1	Caratteristiche statiche . . . . .	68
3.3.2	Parametri di processo . . . . .	76
3.3.3	Caratteristiche di rumore . . . . .	83
3.3.4	Confronti con la tecnologia BiCMOS6G . . . . .	93
3.3.5	Confronti in differenti di condizioni di polarizzazione . . . . .	98
<b>4</b>	<b>Evoluzione dello strumento di misura</b>	<b>103</b>
4.1	Premessa . . . . .	103
4.2	Strumentazione preesistente . . . . .	104
4.3	Evoluzione dell'amplificatore . . . . .	108

4.4	Risultati sperimentali . . . . .	111
4.4.1	Risposta in frequenza . . . . .	111
4.4.2	Rumore di fondo dello strumento . . . . .	113
4.4.3	Misure di rumore . . . . .	115
<b>Conclusioni</b>		<b>117</b>
<b>Bibliografia</b>		<b>119</b>

## Introduzione

L'evoluzione che ha caratterizzato il mercato dei semiconduttori e il parallelo sviluppo tecnologico hanno condotto, negli ultimi anni, alla produzione di transistori MOSFET dalle dimensioni sempre più ridotte. La riduzione della lunghezza minima di canale, dello spessore dell'ossido e delle tensioni di alimentazione sono tra i parametri più rappresentativi del processo di *scaling* tecnologico (tabella 1). Di questo progressivo aumento delle possibilità di in-

<i>Parametri fisici</i>	<i>Scaling a campo costante</i>
Lunghezza di canale	$1/\alpha$
Larghezza di canale	$1/\alpha$
Campo elettrico nel dispositivo	1
Tensione	$1/\alpha$
Drogaggio	$\alpha$
Area	$1/\alpha^2$
Capacità	$1/\alpha$
Dissipazione di potenza	$1/\alpha^2$
Densità di potenza	1

**Tabella 1:** Regole di scaling della tecnologia ( $\alpha$  è il parametro di scaling).

tegrazione dei circuiti, così come della riduzione dei costi e del consumo di potenza hanno beneficiato in particolare settori in continuo sviluppo quali quello delle telecomunicazioni e quello della tecnologia dell'informazione. La riduzio-

ne delle dimensioni ha garantito la produzione di transistori con frequenze nominali di lavoro sempre più alte e di circuiti dai tempi di risposta sempre più veloci e ha favorito lo sviluppo di sistemi portatili in grado di assolvere alle più svariate funzioni. Lo scaling tecnologico ha generato un progressivo allontanamento delle caratteristiche dei MOSFET a canale submicrometrico dalle equazioni classiche di funzionamento. Questo cambiamento del comportamento ha reso necessario lo sviluppo di modelli teorici che tenessero conto degli effetti del secondo ordine trascurati nei modelli relativi ai transistori a canale lungo.

La diminuzione dello spessore dell'ossido ha determinato un aumento della tolleranza alle radiazioni delle tecnologie CMOS. Questo fatto ne consente l'utilizzo in campi, quali quello della fisica delle alte energie e delle applicazioni spaziali, nei quali la resistenza alle radiazioni rappresenta un aspetto critico. Attualmente numerosi chip di lettura per esperimenti di fisica fondamentale, come ATLAS, CMS, ALICE in programma presso l'acceleratore di adroni (Large Hadron Collider) in costruzione al CERN di Ginevra, vengono sviluppati in tecnologia CMOS da  $0.25\ \mu\text{m}$  di lunghezza minima di canale. L'ossido di silicio, tra i materiali che costituiscono la struttura MOS è il più sensibile agli effetti della radiazioni. La progressiva riduzione del suo spessore mitiga gli effetti di fenomeni fisici quali l'intrappolamento di cariche positive nell'ossido e la generazione di trappole all'interfaccia ossido silicio, che sono la principale causa delle variazioni nei parametri elettrici dei MOSFET esposti a radiazione ionizzante.

In questo lavoro di tesi, svolto presso il Laboratorio di Strumentazione Elettronica dell'Università di Pavia, è stata valutata la tolleranza alle radiazioni  $\gamma$  di dispositivi CMOS a canale submicrometrico con lunghezza minima di canale di  $0.18\ \mu\text{m}$ . Questi dispositivi appartengono ad una tecnologia denominata CMOSH8D, messa a disposizione dalla STMicroelectronics, che comprende dispositivi MOS a canale N e P con differenti dimensioni (larghezza di canale  $W$  e lunghezza di canale  $L$ ). In tabella 2 vengono riportate le caratteristiche principali della tecnologia CMOSH8D confrontate con quelle relative ad un'altra tecnologia fornita sempre da STM e denominata BiCMOS6G. Questi dispositivi sono stati realizzati senza l'uso di particolari tecniche, di processo o di layout, atte ad aumentare la loro tolleranza alle radiazioni, ma presentano alcune caratteristiche che li rendono intrinsecamente resistenti e per questo utilizzabili in ambienti che richiedono l'impiego di elettronica "*radiation-hard*". Naturalmente, la caratterizzazione delle tecnologie CMOS dal punto di vista delle radiazioni non si presta soltanto all'investigazione delle possibilità di impiego di tali dispositivi in applicazioni ad elevati livelli di radiazione. Essa

Caratteristiche della tecnologia	<i>CMOSH8D</i>	<i>BiCMOS6G</i>
Lunghezza minima di canale	0.18 $\mu m$	0.35 $\mu m$
Tensioni di alimentazione	1.6 V	3.3 V
Spessore dell'ossido $t_{ox}$	4.0 nm	7.2 nm
Tensione di soglia $V_T$	0.470 V	0.600 V
Drogaggio del substrato $N_{sub}$	$5 \cdot 10^{16} / cm^3$	$3 \cdot 10^{16} / cm^3$
Profondità di giunzione $X_j$	70 nm	> 100 nm
$FET/cm^2$	$14 \cdot 10^6$	$< 8 \cdot 10^6$
Interconnessioni	1.5 km/chip	0.8 km/chip

**Tabella 2:** Caratteristiche delle tecnologie CMOSH8D da 0.18  $\mu m$  e BiCMOS6G da 0.35  $\mu m$ . Tutte le voci, escluse le prime tre, fornite dal produttore, si riferiscono a valori medi previsti per una qualunque tecnologia a 0.18  $\mu m$  o 0.35  $\mu m$ .

costituisce un utile strumento per l'indagine sui fenomeni fisici che riguardano l'interazione tra radiazione e materia.

Nel primo capitolo di questo lavoro di tesi verranno descritti gli aspetti principali del funzionamento del transistor MOSFET. Dopo un breve presentazione della struttura MOS a due terminali, si passerà alla descrizione della struttura a quattro terminali, facendo riferimento al funzionamento nella zona di inversione e alla relativa suddivisione di questa in regione di debole, moderata e forte inversione in relazione alle tensioni applicate al gate. Infine verranno trattate brevemente tutte le principali fonti di rumore presenti nel MOS. Il capitolo si chiude con la presentazione di una metodologia per l'estrazione dei parametri caratteristici del processo, quali la tensione di soglia, il fattore di riduzione della mobilità per effetto del campo elettrico trasversale e il parametro di guadagno dei singoli dispositivi; da questi verranno estratti i valori del campo critico e della costante di processo per la tecnologia CMOSH8D.

Nel secondo capitolo si tratteranno in modo approfondito gli effetti della radiazione ionizzante sulle strutture MOS. In particolare si partirà da una descrizione dei fenomeni fisici che inducono la formazione di lacune nell'ossido, l'intrappolamento di esse e la formazione di stati localizzati all'interfaccia con il silicio. Questi fenomeni verranno successivamente legati alla variazione, per effetto della radiazione ionizzante, dei parametri elettrici del MOS quali la tensione di soglia, le correnti di leakage, la mobilità e il rumore elettronico.

Nel terzo capitolo saranno presentati i risultati sperimentali, relativi alle misure statiche, di segnale e di rumore effettuate su dispositivi a canale P ed N

con differenti dimensioni di gate a seguito dell'irraggiamento con radiazione  $\gamma$ . L'esposizione dei campioni è stata effettuata in diversi step fino al raggiungimento di una dose totale assorbita di 300 kGy. Questa dose costituisce un utile termine di confronto per applicazioni con elevati livelli di radiazioni, quali per esempio gli esperimenti presso acceleratori di adroni di prossima generazione. Inoltre vengono presentati dei confronti tra i risultati ottenuti in questo lavoro e quelli relativi a dispositivi appartenenti alla tecnologia BiCMOS6G, al fine di studiare l'evoluzione del processo produttivo rispetto ai problemi di resistenza alle radiazioni. Le condizioni di polarizzazione impostate durante l'irraggiamento dei MOS appartenenti alla tecnologia CMOS8D sono state scelte in modo da massimizzare gli effetti del danno da radiazione. Tenendo conto di questo parametro, costituito appunto dalle condizioni di lavoro di dispositivi durante l'irraggiamento, è stato effettuato un confronto con transistori appartenenti alla stessa tecnologia ma esposti a raggi  $\gamma$  in condizioni di polarizzazione ordinarie (zona di moderata inversione).

Le misure di rumore su transistori appartenenti alle tecnologie citate hanno richiesto lo sviluppo ed il perfezionamento di un circuito di amplificazione a transimpedenza. Nella sua versione più recente, che verrà presentata nel quarto ed ultimo capitolo, questo strumento è caratterizzato da una banda passante di 300 MHz, e consente pertanto di effettuare misure di rumore bianco in dispositivi con frequenze di corner prossime ai 100 MHz.

# Capitolo 1

## Il transistor MOSFET

In questa sezione verranno descritte brevemente le modalità di funzionamento del transistor MOSFET dal punto di vista del comportamento statico, di segnale e di rumore. Particolare rilievo sarà dato agli effetti della riduzione della lunghezza di canale sulle caratteristiche dei dispositivi. Verranno infine estratti alcuni parametri caratteristici di dispositivi appartenenti alla tecnologia CMOS8D con lunghezza minima di canale  $0.18\ \mu\text{m}$ . Al fine di valutare l'evoluzione di tali parametri con il processo di scaling tecnologico verrà effettuato un confronto con dispositivi appartenenti ad un processo produttivo di precedente generazione, con lunghezza minima di canale pari a  $0.35\ \mu\text{m}$  (BiCMOS6G).

### 1.1 Struttura a due terminali

La struttura MOS a due terminali è costituita da un sottile strato di biossido di silicio ( $\text{SiO}_2$ ) posto tra uno strato di silicio, di tipo  $n$  o di tipo  $p$ , ed un sottile strato di alluminio o polisilicio fortemente drogato che forma il contatto di *gate*. Sul substrato di silicio viene depositata una metallizzazione che forma il contatto di *back gate*. In un MOS ideale si suppone che [1]:

- la resistività dell'ossido sia infinita e quindi non vi siano correnti che fluiscono attraverso il gate;
- la differenza tra le funzioni lavoro dell'elettrodo di gate e del semiconduttore sia nulla ( $\phi_{MS}=0$ );
- il semiconduttore sia drogato uniformemente;
- non vi sia la presenza di cariche nell'ossido;



- non vi sia la presenza di trappole all'interfaccia  $SiO_2-Si$ .

Considerando il MOS ideale con substrato di tipo  $p$  all'equilibrio termico, con una tensione di *gate-bulk* uguale a zero, il livello di Fermi risulta costante attraverso i tre materiali, metallo, ossido e semiconduttore. In queste condizioni definite di banda piatta (*flatband*), la densità di elettroni (lacune) in prossimità dell'interfaccia è uguale a quella presente nel substrato. Supponiamo ora che la differenza tra le funzioni lavoro del metallo che compone il gate e del silicio del substrato non sia nulla. In una struttura MOSFET di questo tipo, se si percorre l'anello rappresentato in figura 1.1, si incontrano una serie di potenziali di contatto la cui somma si riduce alla differenza di potenziale tra gate e substrato. Per eliminare la carica dovuta ai potenziali di contatto risulta necessario applicare dall'esterno il potenziale  $\phi_{MS}$  che prende il nome di funzione lavoro per la giunzione metallo semiconduttore. Un altro elemento che determina un ulteriore piegamento delle bande energetiche dal lato della struttura corrispondente al substrato in silicio è costituito dalla presenza di carica positiva intrappolata nell'ossido. La tensione che è necessario applicare esternamente per riportare la neutralità elettrica nella struttura (tensione di banda piatta,  $V_{FB}$ ) è dunque composta di due termini, come si vede nella formula seguente:


$$V_{FB} = \phi_{MS} - \frac{Q_0}{C_{ox}} \quad (1.1)$$

dove  $C_{ox}$  è la capacità specifica dell'ossido. Si noti che, per il caso considerato  $V_{FB} < 0$ . Questo contributo viene descritto attraverso la carica effettiva all'interfaccia  $Q_0$  che solitamente assume valori compresi tra  $1.6 \cdot 10^{-9}$  e  $1.6 \cdot 10^{-8} \text{ C/cm}^2$  per dispositivi con substrato di tipo  $p$  o  $n$ . Considerando gli effetti di una tensione esterna, differente da quella di banda piatta, applicata tra gate e substrato si nota la comparsa di cariche nel semiconduttore e, a seconda del valore e della polarità della differenza di potenziale applicata, il MOS viene a trovarsi in zona di accumulazione, svuotamento o inversione.

### 1.1.1 Accumulazione

Applicando all'elettrodo di gate una tensione negativa superiore in valore assoluto al potenziale di banda piatta della struttura MOS ( $V_{GB} < V_{FB}$ ) e mantenendo il contatto di substrato ad un valore di potenziale nullo, alla superficie del silicio della struttura MOS comincerà ad accumularsi carica positiva. La concentrazione di lacune è data da:

$$p_p = n_i \cdot e^{\frac{E_i - E_F}{kT}} \quad (1.2)$$



**Figura 1.1:** Struttura MOS a due terminali con gate metallico e substrato in silicio drogato p.

dove  $p_p$  indica la concentrazione di lacune in un substrato di tipo  $p$ ,  $n_i$  la concentrazione di portatori intrinseca nel silicio,  $E_F$  il livello di Fermi e  $E_i$  il livello di Fermi intrinseco. In queste particolari condizioni la concentrazione di lacune risulta superiore a  $N_a$  che è la densità degli accettori nel substrato. La zona in superficie contenente l'aumentata popolazione di lacune è nota come *strato di accumulo*.

### 1.1.2 Svuotamento

Si è visto precedentemente che la struttura MOS con una tensione nulla applicata tra gate e substrato accumula una carica negativa all'interfaccia ossido semiconduttore. Questa regione di funzionamento detta di *svuotamento*, ha inizio per  $V_{GB} > V_{FB}$ . A maggior ragione, applicando una tensione  $V_{GB} > V_{FB}$  si assisterà ad un maggiore svuotamento all'interno del silicio. Aumentando la tensione applicata la profondità della regione svuotata aumenta, gli elettroni sono attratti all'interfaccia  $SiO_2-Si$  e la loro concentrazione cresce all'aumentare di  $V_{GB}$ . La condizione di svuotamento persiste finché  $n_i < p_p < N_A$  e il potenziale è minore in modulo del potenziale nel substrato ( $|\phi_s| < |\Phi_B|$ ).

### 1.1.3 Inversione


A causa dell'aumento della tensione applicata le bande di energia della struttura MOS dal lato del semiconduttore si piegano. In queste condizioni il livello di Fermi intrinseco  $E_i$ , alla superficie del silicio, supererà il livello di Fermi; di conseguenza il bordo della banda di conduzione all'interfaccia ossido-silicio risulterà più vicino al livello di Fermi del bordo della banda di valenza. La tensione applicata crea uno strato di inversione, così chiamato perché la superficie contiene più elettroni che lacune, anche se il materiale è stato drogato con impurità di tipo accettore. La tensione applicata determina dunque la formazione di una giunzione *pn* superficiale. Se il livello di Fermi intrinseco risulta appena al di sotto di  $E_F$  alla superficie, si ha una bassa densità di elettroni nello strato di inversione e il sistema MOS è polarizzato nella regione di *debole inversione*. Quando il valore di  $E_c - E_F$  alla superficie è minore di  $E_F - E_v$  nel substrato, la densità degli elettroni nello strato di inversione è superiore alla densità di lacune nel volume e il sistema si trova nella regione di *forte inversione*. Il punto di separazione tra i due casi si ha quando la densità di elettroni alla superficie uguaglia quella degli accettori all'interno del silicio. In tabella 1.1 sono riportate le equazioni che determinano le condizioni di funzionamento per un MOS con substrato di tipo *p* in funzione del potenziale applicato  $V_{GB}$  e del potenziale superficiale  $\phi_s$ .

<i>Accumulazione</i>	$\phi_s < \phi_B$	$V_{GB} < V_{FB}$
<i>Banda piatta</i>	$\phi_s = \phi_B$	$V_{GB} = V_{FB}$
<i>Svuotamento</i>	$0 < \phi_B < \phi_s$	$V_{GB} > V_{FB}$
<i>Soglia</i>	$\phi_s = 0$	$V_{GB} > V_{FB}$
<i>Debole inversione</i>	$0 < \phi_s <  \phi_B $	$V_{GB} > V_{FB}$
<i>Forte inversione</i>	$\phi_s >  \phi_B $	$V_{GB} \gg V_{FB}$

**Tabella 1.1:** Zone di funzionamento del sistema MOS a due terminali con substrato di tipo *p*.

## 1.2 Struttura a quattro terminali

Il MOSFET a quattro terminali è il più importante dispositivo per l'integrazione su larga scala dei circuiti elettronici. La sezione trasversale di una struttura tipica su substrato di tipo *p* è riportata in figura 1.2. Prendendo in considerazione la struttura proposta si nota che il MOSFET è composto da un



**Figura 1.2:** Sezione del MOSFET con substrato di tipo  $p$ .


semiconduttore di tipo  $p$  per dispositivi a canale  $N$ , o da un semiconduttore di tipo  $n$  per dispositivi a canale  $P$ , e da due zone fortemente drogate  $n^+$  o  $p^+$ , che costituiscono il drain e il source, e che sono separate da un canale su cui è depositato uno strato sottile di biossido di silicio ( $SiO_2$ ) su cui è a sua volta depositato un contatto di metallo o polisilicio fortemente drogato. Infine il contatto di substrato viene ottenuto con la deposizione di uno strato metallico sul retro della fetta di silicio (terminale di back gate).

Il comportamento fisico che caratterizza questa struttura risulta identico a quello visto nei paragrafi precedenti. Infatti considerando un dispositivo a canale  $N$  e applicando una tensione  $V_{GS} > 0$  al terminale di gate, le cariche minoritarie presenti nel substrato, che in questo caso sono elettroni, sono attratte verso l'interfaccia  $SiO_2-Si$  e danno origine ad un canale conduttivo. Ne consegue che all'aumentare della tensione applicata si avrà un aumento della conduzione del canale. A questo punto, applicando una tensione tra i terminali di drain e source, si darà origine ad uno spostamento delle cariche provocando la formazione di una corrente  $I_{DS}$ .

Questa struttura, come quella a due terminali, presenta tre zone di funzionamento: accumulazione, svuotamento ed inversione. In particolare, all'interno della regione di inversione, che è quella di maggiore interesse per lo studio delle proprietà del MOSFET, è possibile distinguere tre ulteriori zone, dette di *debole*, *moderata* e *forte* inversione.

### 1.2.1 Zone di inversione

Le zone di funzionamento del transistor MOSFET vengono definite in base alla quantità di carica per unità di area  $Q'_I$  presente nello strato di inversione.



**Figura 1.3:** Andamento della carica presente nello strato di inversione del sistema MOS al variare della tensione  $V_{GB}$ .

In riferimento a quanto riportato in letteratura [1] l'espressione della carica risulta:

$$Q'_I = -\sqrt{2q\varepsilon_s N_A} (\sqrt{\phi_s + \phi_t e^{(\phi_s - 2\phi_F)/\phi_t}} - \sqrt{\phi_s}) \quad (1.3)$$

dove  $q$  è la carica dell'elettrone,  $\phi_t$  la tensione termica e  $\varepsilon_s$  la costante dielettrica del silicio. Tuttavia non esiste una relazione che leghi direttamente la carica nello strato di inversione  $Q'_I$ , e quindi la corrente di canale, con il potenziale  $V_{GB}$ . Per ottenere una rappresentazione grafica di tale carica in funzione della tensione tra gate e bulk, risulta necessario calcolare i valori desiderati al variare del potenziale superficiale  $\phi_s$ . Il risultato di questa operazione è riportato in figura 1.3. In particolare i valori delle tensioni che dividono le tre zone di funzionamento vengono ricavati attraverso considerazioni fisiche. Partendo dall'equazione 1.4, che lega il potenziale  $V_{GB}$  a  $\phi_s$

$$V_{GB} = V_{FB} + \phi_s + \gamma \sqrt{\phi_s + \phi_t e^{(\phi_s - 2\phi_F)/\phi_t}} \quad (1.4)$$

si ricava che la zona di *debole inversione* ha inizio per un valore di tensione  $V_{L0}$  ottenuto uguagliando il potenziale di superficie al valore del potenziale di Fermi ( $\phi_s = \phi_F$ ):

$$V_{L0} = V_{FB} + \phi_F + \gamma \sqrt{\phi_F} \quad (1.5)$$

Per quanto riguarda la *moderata inversione*, essa ha inizio quando il potenziale superficiale  $\phi_s = 2\phi_F$ , che in termini di  $V_{GB}$  si traduce in:

$$V_{M0} = V_{FB} + 2\phi_F + \gamma\sqrt{2\phi_F} \quad (1.6)$$

La zona di *forte inversione* ha inizio per un valore di  $\phi_s$  pari a  $\phi_F + \Delta\phi$  e dipende dal drogaggio del substrato e dallo spessore dell'ossido. Nel caso di substrati drogati uniformemente si assume un valore medio [1]:

$$\Delta\phi \simeq 6\phi_t \quad (1.7)$$

Pertanto sostituendo  $\phi_s$  nell'equazione 1.4 si ottiene, per la soglia della regione di forte inversione:

$$V_{H0} = V_{FB} + 2\phi_F + 6\phi_t + \gamma\sqrt{2\phi_F + \phi_t e^6} \quad (1.8)$$

Da queste relazioni applicando opportune approssimazioni risulta possibile ricavare i valori di  $V_M, V_H$  e  $V_L$  relativi alla struttura a quattro terminali:

$$V_M \approx V_T - 6\phi_t \quad (1.9)$$

$$V_H \approx V_T - 6\phi_t + 0.5V \quad (1.10)$$

$$V_L \approx V_T - 6\phi_t - \phi_F \quad (1.11)$$


Il parametro  $V_T$  è denominato tensione di soglia e verrà trattato in modo più approfondito nel paragrafo 2.5.1. In figura 1.4 sono mostrati gli andamenti delle correnti di drain in scala semilogaritmica in funzione della tensione di gate per dispositivi a canale N e P con larghezza di canale  $W=2000 \mu\text{m}$ , appartenenti ad una tecnologia da  $0.18 \mu\text{m}$ . Inoltre sono riportate nei grafici la tensione di soglia  $V_T$  media della tecnologia investigata, e il valore dei potenziali  $V_H$  e  $V_M$  ricavati dalla 1.10 e dalla 1.11 tenendo presente che la tensione termica  $\phi_t$  è uguale, a temperatura ambiente (300 K), a  $0.0259 \text{ V}$ . È stato invece omesso  $V_L$  poiché il suo valore è negativo; inoltre a bassi valori della tensione di gate, l'andamento della corrente viene mascherato dai contributi di *leakage*.

### 1.2.2 Caratteristiche statiche

#### Forte inversione

Possiamo esprimere la corrente di drain  $I_{DS}$  in forte inversione come la somma di due contributi, il primo dovuto alla corrente di deriva, il secondo alla corrente di diffusione:

$$I_{DS} = I_{deriva} + I_{diff} \quad (1.12)$$



**Figura 1.4:** Zone di inversione per alcuni dispositivi a canale  $N$  e  $P$ .  $V_T$  è valore medio della tensione di soglia per i dispositivi considerati nelle singole figure.

Attraverso opportuni passaggi matematici [2] è possibile calcolare i due termini della 1.12 ottenendo la seguente espressione per la corrente di drain:

$$I_{DS} = \frac{W}{L} \mu C'_{ox} \left[ (V_{GS} - V_T) \cdot V_{DS} - \frac{1}{2} V_{DS}^2 \right], \quad V_{DS} \leq (V_{GS} - V_T) \quad (1.13)$$

per quanto riguarda la zona lineare, e:

$$I_{DS} = \frac{W}{L} \mu C'_{ox} \frac{(V_{GS} - V_T)^2}{2}, \quad V_{DS} \geq (V_{GS} - V_T) \quad (1.14)$$

per la corrente di saturazione, dove  $V_{DS}$  è il potenziale applicato tra drain e source,  $C'_{ox}$  la capacità dell'ossido per unità di area,  $W$  ed  $L$  rispettivamente la larghezza e la lunghezza del canale e  $\mu$  la mobilità dei portatori. Dall'espressione di  $I_{DS}$  possiamo ricavare la transconduttanza di canale  $g_m$  definita come:

$$g_m = \left. \frac{\delta I_{DS}}{\delta V_{GS}} \right|_{V_{DS}=const} \quad (1.15)$$

ottenendo due espressioni differenti per la zona lineare e quella di saturazione:

$$g_m = \frac{W}{L} \mu C'_{ox} V_{DS} \quad (1.16)$$

in zona lineare e

$$g_{msat} = \frac{W}{L} \mu C'_{ox} (V_{GS} - V_T)$$

$$\begin{aligned}
&= \sqrt{2 \frac{W}{L} \mu C'_{ox} I_{DS}} \\
&= \frac{2 I_{DS}}{V_{GS} - V_T}
\end{aligned} \tag{1.17}$$

in zona di saturazione.

### Debole inversione

La trattazione matematica che porta al modello teorico in debole inversione si basa su alcune approssimazioni relative alla struttura MOSFET a due terminali [1] e conduce alle seguenti espressioni per la corrente  $I_{DS}$  e per la transconduttanza  $g_m$ :

$$I_{DS} = \frac{W}{L} I'_M e^{(V_{GS} - V_M)/n\phi_t} (1 - e^{-V_{DS}/\phi_t}) \tag{1.18}$$

$$I'_M = \mu \frac{\sqrt{2q\varepsilon_s N_A}}{2\sqrt{2\phi_F + V'_{SB}}} \phi_t^2 \tag{1.19}$$

$$n = 1 + \frac{\gamma}{2\sqrt{2\phi_F + V'_{SB}}} \tag{1.20}$$

dove  $V_M$  è espressa dall'equazione 1.9 e il potenziale  $V_{SB}$  tra source e bulk è fissato ad un determinato valore  $V'_{SB}$ . Applicando la definizione della transconduttanza (equazione 1.17) si ottiene la seguente espressione per la regione di debole inversione:

$$g_m = \frac{1}{n} \frac{I_{DS}}{\phi_t} \tag{1.21}$$

### Moderata inversione

Per quanto riguarda la zona di moderata inversione non sono più validi i modelli teorici sviluppati per la debole e la forte inversione. Un metodo per descrivere il comportamento in questa zona di funzionamento consiste nel risolvere numericamente le equazioni 1.3 e 1.4 al variare di  $V_{GB}$ . In generale si utilizzano delle formule semiempiriche che devono raccordarsi con continuità alle zone di debole e forte inversione; inoltre viene richiesta anche la continuità delle derivate. In realtà i risultati sperimentali [3] mostrano che sia il modello utilizzato per la zona di debole inversione, sia quello utilizzato per la forte inversione sono in grado di prevedere con buone accuratezza il comportamento del MOSFET nella regione di funzionamento intermedia.



### 1.3 Effetti di canale corto sulle caratteristiche statiche

Le equazioni utilizzate per descrivere il funzionamento dei transistori MOS nelle tre zone di funzionamento risultano essere valide per dispositivi con lunghezza di canale  $L$  dell'ordine di qualche  $\mu\text{m}$  e non tengono conto degli effetti della riduzione della lunghezza di canale. In particolare possiamo riassumere tali effetti nei seguenti punti:

1. riduzione della mobilità dei portatori per effetto del campo elettrico longitudinale;
2. riduzione della mobilità dei portatori per effetto del campo elettrico trasversale;
3. modulazione della lunghezza di canale;
4. portatori caldi;
5. variazione della tensione di soglia.

#### 1.3.1 Effetto del campo elettrico longitudinale

La teoria classica del MOSFET si basa sull'ipotesi che l'ampiezza del campo elettrico tangenziale  $E_Y$ , nella zona di inversione, sia sufficientemente ridotta da poter considerare lineare in  $E_Y$  la velocità dei portatori secondo la relazione:

$$v_d = \mu_0 E_Y \quad (1.22)$$

dove  $v_d$  e  $\mu_0$  sono rispettivamente la velocità di deriva e la mobilità dei portatori nel canale per bassi valori del campo longitudinale. Tuttavia se alla riduzione della lunghezza minima di canale non segue una diminuzione dello stesso fattore della massima tensione di alimentazione applicabile, l'intensità del campo elettrico  $E_Y$  può portare alla saturazione della velocità dei portatori. In queste condizioni la relazione 1.22 non è più valida e il modello più adeguato risulta il seguente:

$$|v_d| = \begin{cases} \mu_0 |E_Y| & \text{per } |E_Y| \ll E_C \\ |v_d|_{max} & \text{per } |E_Y| \gg E_C \end{cases} \quad (1.23)$$

nel quale  $E_C$  è chiamato campo critico e  $|v_d|_{max}$  è la velocità di saturazione dei portatori.  $E_C$  e  $|v_d|_{max}$  sono legati tra loro dalla relazione:

$$E_C = \frac{|v_d|_{max}}{\mu_0} \quad (1.24)$$

Possiamo infine sintetizzare in un'unica formula l'andamento della velocità in funzione del campo elettrico applicato con la seguente espressione:

$$|v_d| = \frac{|\mu_0 E_Y|}{(1 + |\frac{E_Y}{E_C}|^\alpha)^{\frac{1}{\alpha}}} \quad (1.25)$$

dove il coefficiente  $\alpha$  viene scelto solitamente pari ad 1. Pertanto per la mobilità si ha la seguente espressione:

$$\mu = \frac{\mu_0}{1 + \frac{V_{DS}}{LE_C}} \quad (1.26)$$

### 1.3.2 Effetto del campo elettrico trasversale


L'effetto di riduzione della mobilità dei portatori causato dal campo elettrico trasversale può essere qualitativamente spiegato tenendo conto che un aumento della tensione applicata al terminale di gate crea una crescita della componente del campo elettrico  $E_X$  normale al canale, che ha sua volta si traduce in un aumento della forza esercitata sui portatori di carica presenti nel canale. I portatori, attratti nella direzione del gate, si trovano a transitare in prossimità dell'interfaccia ossido-semiconduttore. In questa zona le bande energetiche presentano degli avvallamenti che rendono difficoltoso il passaggio delle cariche. Questo effetto viene generalmente espresso con una riduzione della mobilità dei portatori che viene esplicitato nella formula seguente:

$$\mu = \frac{\mu_0}{1 + \theta(V_{GS} - V_T)} \quad (1.27)$$

dove  $\theta$  è il fattore di riduzione della mobilità dovuto al campo elettrico trasversale. Dunque per ottenere un modello soddisfacente è necessario sostituire questa relazione nelle espressioni della corrente di drain presentate precedentemente.

### 1.3.3 Modulazione della lunghezza di canale

La teoria sviluppata per dispositivi MOSFET a canale lungo si basa sulla ipotesi che la lunghezza di canale rimanga costante al variare delle condizioni di polarizzazione applicate. Tuttavia nel comportamento reale, l'estensione della regione di carica spaziale in prossimità della giunzione di drain varia con il potenziale applicato a quel terminale. Questo effetto introduce una dipendenza della lunghezza di canale  $L$  dalla tensione  $V_{DS}$  applicata. Infatti supponendo che il dispositivo operi in zona di saturazione all'aumentare di  $V_{DS}$  il punto



**Figura 1.5:** Sezione di un MOSFET a canale N: a) in zona di triodo, b) in zona di saturazione.

di strozzamento del canale si sposta dalla giunzione di drain in direzione del source come presentato in figura 1.5. La riduzione della lunghezza effettiva del canale comporta una crescita della corrente di drain e una modifica dell'espressione 1.13. In particolare, partendo dall'equazione di Poisson applicata alla distribuzione di carica nel canale del dispositivo [1], si ottiene il valore della variazione della lunghezza di canale  $\Delta L$ :

$$\Delta L = \sqrt{\frac{2\epsilon_s}{qN_A}} \left( \sqrt{\phi_D + (V_{DS} - V_{DSat})} \right) - \sqrt{\phi_D} \quad (1.28)$$

dove  $\phi_D$  è un potenziale esprimibile come:

$$\phi_D = \frac{\epsilon_s E_C^2}{2qN_A} \quad (1.29)$$

Sostituendo la lunghezza nominale di canale  $L$  con quella effettiva  $L - \Delta L$  nell'equazione 1.13 otteniamo il fattore correttivo:

$$\frac{L}{L - \Delta L} \cong 1 + \frac{\epsilon_s}{qN_A L^2} (V_{DS} - V_{DSat}) \cong 1 + \lambda V_{DS} \quad (1.30)$$

dove  $\lambda$  ha un significato analogo al reciproco della tensione di Early nel caso dei transistori bipolari.

### 1.3.4 Effetto dei portatori caldi

I portatori si dicono caldi quando, per effetto della campo elettrico, assumono un valore di energia cinetica molto superiore a quello corrispondente alla temperatura del reticolo cristallino in cui sono immersi. Il punto critico per i transistori MOS è quello dove il campo elettrico è più elevato cioè nella zona di sovrapposizione tra gli elettrodi di gate e drain [1]. Gli effetti connessi al fenomeno dei portatori caldi sono:

- **iniezione di portatori nell'ossido:** sotto l'effetto di un campo elettrico elevato, i portatori possono avere energia sufficiente per oltrepassare la barriera di potenziale costituita dall'ossido. Questo fenomeno porta ad un aumento della corrente di gate e ad una variazione della tensione di soglia a causa dell'intrappolamento di alcune cariche nell'ossido;
- **breakdown del MOSFET:** portatori con energia molto elevata possono provocare la formazione di coppie elettrone lacuna che, se dotate di energia sufficientemente elevata, possono indurre un effetto valanga nella corrente di drain; si tratta comunque di un fenomeno in genere reversibile;
- **perforazione diretta:** all'aumentare della tensione di drain  $V_{DS}$  l'interazione delle zone di svuotamento nei pressi dei terminali di drain e source provoca una riduzione della barriera di potenziale tra le due regioni che permette un passaggio delle cariche sia in superficie sia in profondità nelle zona in cui la barriera è minima. Questo fenomeno si verifica in modo più graduale rispetto al breakdown.

### 1.3.5 Variazione della tensione di soglia

Questo effetto diventa sempre più significativo al diminuire della lunghezza di canale. Si può affermare [1] che la carica nella zona di inversione non risulta determinata esclusivamente dal campo elettrico verticale. Infatti l'estensione delle zone di svuotamento nei pressi degli elettrodi di drain e source crea una variazione della lunghezza di canale  $L$ . Di conseguenza il valore misurato di  $V_T$  dipendente dalla  $V_{DS}$  risulta inferiore in modulo a quello teorico.

### 1.3.6 Equazioni della corrente in MOS submicrometrici

Introducendo nell'equazione 1.13 i fattori correttivi dovuti agli effetti della mobilità del campo elettrico longitudinale e trasversale si ottiene:

$$I_D = K \frac{\beta V_{DS}(V_e - V_{DS}/2)}{(1 + \theta V_e)(1 + \eta V_{DS})} \quad (1.31)$$

dove il coefficiente  $K$  rappresenta il rapporto tra la lunghezza nominale di canale ed il suo valore effettivo e introduce il fattore di correzione che tiene conto della modulazione di  $L$ ,  $V_e = V_{GS} - V_T$  è la tensione di overdrive,  $V_T$  è la tensione di soglia,  $\beta = \mu_0 C_{ox} W/L$  è il guadagno del dispositivo e  $\eta = 1/E_C L$  è il coefficiente che tiene conto della saturazione della velocità dei portatori nel canale. Se  $V_{DSat}$  è il valore di  $V_{DS}$  che massimizza  $I_D$  e al quale si determina l'ingresso nella regione di saturazione:

$$V_{DSat} = \frac{1}{\eta}(-1 + \sqrt{1 + 2\eta V_e}) \quad (1.32)$$

sostituendo  $V_{DS}$  con tale espressione nell'equazione 1.31 possiamo scrivere  $I_D$  in funzione dell'overdrive come [6]:

$$I_{DSat} = K \frac{\beta V_e^2}{(1 + \theta V_e)(1 + \eta V_e + \sqrt{1 + 2\eta V_e})} \quad (1.33)$$

Dall'equazione 1.33, applicando la definizione, è possibile ricavare il valore della transconduttanza di canale  $g_m$ , espresso dalla seguente formula:

$$g_m = K \frac{\beta}{\eta} \left(1 - \frac{1}{\sqrt{1 + 2\eta V_e}}\right) = K \frac{\beta}{\eta} \left(1 - \frac{1}{\sqrt{1 + 2y}}\right) \quad (1.34)$$

dove  $y = \eta V_e$ .

## 1.4 Rumore elettronico nei MOSFET

La progressiva riduzione della lunghezza di canale nella tecnologia CMOS ha comportato la necessità di ricorrere ad un modello adeguato per la caratterizzazione del rumore termico di canale nei dispositivi MOSFET submicrometrici [4]. Infatti la teoria classica sottostima il rumore termico di canale essendo basata su modelli validi per dispositivi a canale lungo. In questa sezione verranno prese in considerazione le principali sorgenti di rumore presenti nei dispositivi MOS, che vengono di seguito brevemente riassunte:

**a)** rumore termico di canale;

- b) rumore  $1/f$  associato alla corrente di drain;
- c) rumore termico associato alla resistenza di gate;
- d) rumore termico associato alla resistività del substrato.

### 1.4.1 Rumore termico di canale

Il canale del MOS è costituito da materiale semiconduttore con una propria resistività e per questo motivo risulta paragonabile ad una resistenza elettrica con un valore modulato dalla tensione di gate  $V_{GS}$ . Il canale presenta un rumore termico di densità spettrale [5]:

$$S_{I_D}(f) = \frac{4kT}{L^2 I_D} \int_0^{V_{DS}} g^2(V_0) dV_0 \quad (1.35)$$

dove  $g(V_0)$  rappresenta la conduttanza di canale misurata in un determinato punto del canale stesso,  $V_0$  il valore corrispondente della tensione,  $T$  la temperatura assoluta e  $k$  la costante di Boltzmann. In queste condizioni bisogna tenere in considerazione la temperatura effettiva degli elettroni rispetto a quella del reticolo cristallino nel quale sono immersi. La precedente relazione può essere riscritta come:

$$S_{I_D} = 4kT \gamma g_{d0} \quad (1.36)$$

dove :

$$\gamma = \frac{1}{g_{d0} L^2 I_D} \int_0^{V_{DS}} g^2(V_0) dV_0 \quad (1.37)$$

Nell'espressione precedente  $g_{d0}$  è la conduttanza di drain per  $V_{DS} = 0$

$$g_{d0} = \left. \frac{\delta I_D}{\delta V_{DS}} \right|_{V_{DS}=0} \quad (1.38)$$

In genere si esprime il rumore termico di canale attraverso un generatore equivalente di tensione  $e_N$  riferito al gate del dispositivo, la cui densità spettrale di rumore vale:

$$S_{e_N}(f) = 4kT \frac{\alpha}{g_m} \quad (1.39)$$

dove :

$$\alpha = \gamma \frac{g_{d0}}{g_m} \quad (1.40)$$

Secondo quanto riportato in letteratura il coefficiente  $\alpha$  per dispositivi a canale lungo nella regione di saturazione vale circa  $2/3$  poiché in questo caso  $\gamma$  vale  $2/3$  e  $g_m \simeq g_{d0}$ . Invece, nel caso di dispositivi a canale submicrometrico, il valore

del rapporto  $g_{d0}/g_m$  si discosta da 1 a causa della dipendenza di  $g_m$  dalla modulazione della lunghezza di canale e dal campo elettrico longitudinale, e di  $g_{d0}$  dal campo elettrico trasversale [6]. Inoltre l'espressione di  $\gamma$  dell'equazione 1.37, deve essere modificata inserendo i contributi dovuti ai portatori caldi, alla modulazione della lunghezza di canale e alla dipendenza dalla mobilità del campo elettrico longitudinale. Per i coefficienti di rumore  $\alpha$  e  $\gamma$  si ricavano pertanto le seguenti espressioni [4]:

$$\gamma = \frac{1 + \frac{1}{3} \left( \frac{V_{DSat}}{V_e} \right)^2 - \frac{V_{DSat}}{V_e}}{1 - \frac{1}{2} \frac{V_{DSat}}{V_e}} (1 + \eta V_{DSat}) \quad (1.41)$$

$$\alpha = \gamma \frac{1}{(1 + \theta V_e)} \frac{1}{2} \left[ (1 + 2\eta V_e)^{1/2} + 1 + 2\eta V_e \right] \quad (1.42)$$

Le due espressioni precedenti sono ottenute nell'ipotesi che il campo longitudinale  $E_Y$  e la temperatura degli elettroni nel reticolo  $T_e$  siano legati dalla relazione:

$$\frac{T_e}{T} = \left( 1 + \frac{E_Y}{E_C} \right)^2 \quad (1.43)$$

Sostituendo nell'equazione 1.39 le equazioni 1.41 e 1.42 sotto l'ipotesi di basse tensioni di overdrive si ottiene un'espressione della densità spettrale di rumore termico riferito al gate pari a:

$$S_{e_N} \cong 4kT \left[ \frac{2}{3} \frac{1}{g_m} + \frac{5}{3\mu_0 C_{ox} W E_C} \right] \quad (1.44)$$

#### 1.4.2 Rumore 1/f associato alla corrente di drain

La conduzione nel MOSFET avviene principalmente in prossimità dell'interfaccia, dove sono presenti delle trappole associate a contaminazioni e difetti del cristallo. Questi centri di cattura rilasciano e catturano i portatori in modo pressoché casuale e generano una fluttuazione della corrente attorno al suo valore medio. Questo effetto provoca la formazione di un segnale di rumore a bassa frequenza la cui densità spettrale può essere espressa come:

$$S_{e_N}(f) = \frac{A_f}{f} \quad (1.45)$$

dove  $A_f$  è un parametro determinabile a livello sperimentale ed  $f$  la frequenza. Un'espressione più completa del rumore *flicker* nella corrente di drain è seguente [5]:

$$S_{I_D}(f) = \frac{q\mu\alpha_H I_D}{L^2 f} \int_0^{V_{DS}} \frac{dV_0}{dx} dx \quad (1.46)$$


dove  $\alpha_H$  è una costante universale adimensionale il cui valore è circa  $2 \cdot 10^{-3}$ . Integrando l'equazione 1.46 otteniamo :

$$S_{I_D}(f) = \frac{q\mu\alpha_H I_D V_{DS}}{L^2 f} \quad (1.47)$$

Possiamo anche in questo caso esprimere il rumore equivalente attraverso un generatore di tensione riferito al gate, in modo analogo a quanto fatto per il rumore termico di canale, ottenendo la seguente espressione valida in zona di saturazione:

$$S_{e_N}(f) = \frac{q\alpha_H}{2C_{ox}WLf}(V_{GS} - V_T) \quad (1.48)$$

Dall'equazione 1.48 si nota che la densità spettrale del rumore  $1/f$  è proporzionale alla tensione di overdrive ( $V_{GS} - V_T$ ) e inversamente proporzionale al prodotto  $W \cdot L$ . Da ciò si deduce che al diminuire della lunghezza di canale questo contributo diventerà sempre più rilevante come risulta evidente da figura 1.6 dove vengono riportati gli andamenti dei valori medi delle tensioni di rumore per dispositivi a canale N e P con  $W=2000 \mu\text{m}$  e  $L$  variabile. Tali dispositivi appartengono alla tecnologia CMOSH8D. Da queste curve si nota che per i MOSFET a canale P la frequenza di corner risulta compresa tra i 10 kHz e 1 MHz, mentre per i dispositivi a canale N assume valori più elevati compresi tra 10 kHz e 10 MHz. Introducendo nell'equazione 1.46 il termine correttivo relativo alla riduzione della mobilità per effetto del campo elettrico trasversale si ottiene una nuova espressione della densità spettrale di rumore



**Figura 1.6:** Confronto tra tensioni di rumore per alcuni dispositivi a canale N e P con  $W=2000 \mu\text{m}$  (tecnologia CMOSH8D).



flicker in termini di corrente:

$$S_{I_D}(f) = \frac{q\mu_0^2\alpha_H W C_{ox}}{L^3 f} V_{DS}^2 \frac{V_{GS} - V_T}{[1 + \theta(V_{GS} - V_T)]^2} \quad (1.49)$$

La frequenza alla quale la densità spettrale di rumore termico di canale e la densità di rumore  $1/f$  si eguagliano è detta frequenza di corner,  $f_C$ . L'espressione di questo parametro si ottiene uguagliando le equazioni 1.48 e 1.36:

$$f_C = \frac{q\alpha_H\mu}{2} \frac{V_{DS}}{L^2} \frac{V_{GS} - V_T}{4kT\alpha} \quad (1.50)$$

La frequenza di corner è dipendente dalla natura del dispositivo poiché nella sua formulazione è presente la mobilità dei portatori; dipende inoltre dalla lunghezza di canale e dalle condizioni di polarizzazione.

### 1.4.3 Rumore termico associato alla resistenza di gate

La resistenza di gate dipende essenzialmente dalle interconnessioni tra gate e *pad* e dalla resistività del silicio policristallino che costituisce il gate stesso; per questo motivo è legata in modo significativo alla struttura del dispositivo. Il valore di questo parametro viene stimato in base a considerazioni sul layout del MOSFET. In particolare la sorgente di rumore può essere rappresentata con un generatore di tensione in serie al gate avente densità spettrale [4]:

$$S_{R_{GG'}}(f) = 4kT R_{GG'} \quad (1.51)$$

### 1.4.4 Rumore termico associato alla resistenza di substrato

I dispositivi MOSFET a canale N e P vengono realizzati in sacche (o *well*), drogate in modo opportuno, all'interno di un substrato comune di tipo p. Queste sacche sono dotate di una loro resistività che aggiunge un contributo significativo di rumore termico in particolare quando il dispositivo opera ad elevate correnti di drain. Il valore della densità spettrale di rumore riferito alla corrente di drain viene espresso come:

$$S_{I_D} = 4kT R_{BB'} g_{mb}^2 \quad (1.52)$$

dove  $g_{mb}$  rappresenta la transconduttanza di substrato.

### 1.4.5 Ricapitolazione delle sorgenti di rumore

Considerando i contributi espressi dalle relazioni 1.36, 1.51 e 1.52 l'espressione della densità spettrale di rumore associato alla corrente di drain viene scritta come:

$$S_{I_D}(f) = 4kT\gamma g_{d0} + 4kTR_{GG'}g_m^2 + 4kTR_{BB'}g_{mb}^2 + \frac{A_f}{f}g_m^2 \quad (1.53)$$

Riferendo la densità al gate si ottiene:

$$S_{e_N}(f) = 4kT\frac{\alpha}{g_m} + 4kTR_{GG'} + 4kTR_{BB'}\frac{g_{mb}^2}{g_m^2} + \frac{A_f}{f} \quad (1.54)$$

## 1.5 Estrazione dei parametri

I modelli teorici che consentono di descrivere il comportamento statico dei MOSFET dipendono, oltre che da grandezze fisiche note, da alcuni parametri caratteristici del processo tecnologico considerato. Pertanto è necessario ricavare tali parametri attraverso misure sui dispositivi. In particolare occorre ricavare il valore della costante di processo  $\mu_0 C_{ox}$ , della tensione di soglia  $V_T$  e del campo critico  $E_C$ .

Supponendo di lavorare a valori di  $V_{DS}$  sufficientemente bassi è possibile trascurare l'effetto della saturazione della velocità dei portatori; in questo modo la corrente di drain (equazione 1.31) nella regione di triodo assume la seguente forma:

$$I_D = \frac{\beta V_{DS} (V_{GS} - V_T - V_{DS}/2)}{1 + \theta(V_{GS} - V_T)} \quad (1.55)$$

in cui compaiono i parametri  $\beta$ ,  $V_T$  e  $\theta$ . Al fine di poter sfruttare questa forma semplificata dell'espressione della corrente di drain per l'estrazione dei parametri di processo, le caratteristiche  $I_D - V_{GS}$ , nel caso di dispositivi a canale N sono state misurate ad una tensione  $V_{DS}$  di 50 mV e la variazione di  $V_{GS}$  è stata effettuata in un intervallo compreso tra 0 e 1.6 V. Nel caso di dispositivi a canale P valgono le stesse condizioni con i valori di tensione cambiati di segno. Dall'analisi delle curve estratte si nota, per bassi valori della tensione di gate, una deviazione dall'andamento lineare che questa caratteristica assume nella zona di triodo. Si è deciso dunque di limitare l'intervallo delle tensioni di gate sfruttato per l'interpolazione a quello lineare, escludendo bassi valori di  $V_{GS}$ . In particolare per i dispositivi appartenenti a questa famiglia è prevista una soglia di circa 450 mV quindi si è deciso di interpolare la curva partendo da valori prossimi ai 550 mV. Scrivendo la (1.55) nel modo seguente

$$I_D = \frac{\beta V_D}{\theta} \frac{V_G - V_T - V_D/2}{V_G - (V_T - 1/\theta)} = a \frac{V_G - b}{V_G - c} \quad (1.56)$$

ricavando successivamente i coefficienti  $a$ ,  $b$  e  $c$  attraverso un' opportuna interpolazione, è possibile risalire ai parametri incogniti risolvendo il seguente sistema di equazioni:

$$a = \frac{\beta V_D}{\theta} \implies \beta = a \frac{\theta}{V_D} \quad (1.57)$$

$$b = V_T + \frac{V_D}{2} \implies V_T = b - \frac{V_D}{2} \quad (1.58)$$

$$c = V_T - \frac{1}{\theta} \implies \theta = \frac{1}{V_T - c} \quad (1.59)$$

In tabella 1.2 vengono presentati i valori dei parametri ottenuti per i dispositivi della famiglie di MOSFET investigati. Per quanto riguarda i dispositivi a canale P occorre precisare che tutte le tensioni di soglia hanno segno negativo e sono riportate in tabella in modulo. L'estrazione del parametro di guadagno del transistor  $\beta$  consente di determinare il valore della costante di processo  $\mu_0 C_{ox}$ .  $\beta$  può essere riscritto come:


$$\beta = \beta_0 \frac{W - \Delta W_c}{L - \Delta L_c} = \beta_0 \frac{W_{eff}}{L_{eff}} \quad (1.60)$$

dove  $\beta_0$  è il guadagno per un transistor quadrato e coincide con la costante di processo,  $W$  ed  $L$  sono le dimensioni nominali del dispositivo e  $\Delta W_c$  e  $\Delta L_c$  costituiscono i fattori di correzione della larghezza e della lunghezza di canale rispettivamente. Dati gli elevati valori di  $W$  dei dispositivi presi in considerazione, la correzione  $\Delta W_c$  ha scarsa influenza sull'estrazione della costante di processo e può essere trascurata. Lo stesso non si può dire dell'incertezza sulla lunghezza di canale  $\Delta L_c$ . Questo parametro può essere ricavato rappresentando, per ogni larghezza di canale, il reciproco del guadagno  $\beta$  al variare della lunghezza di canale nominale  $L$ . Nelle figure 1.7 i punti ottenuti per i dispositivi di tipo P ed N al variare della lunghezza di canale, sono stati interpolati linearmente. Per ciascuna delle larghezze considerate il rapporto tra il termine noto, in valore assoluto, e la pendenza della retta interpolante fornisce il relativo  $\Delta L_c$ .

<i>PMOS</i>				
$W[\mu m]$	$L[\mu m]$	$ V_T [V]$	$ \theta [1/V]$	$\beta[mA/V^2]$
2000	1.00	0.456	1.276	146.84
	0.70	0.456	1.478	212.50
	0.50	0.460	1.710	310.26
	0.35	0.462	2.098	432.47
	0.20	0.471	6.620	1087.5
200	0.70	0.465	0.427	20.14
	0.50	0.465	0.617	28.31
	0.35	0.466	0.765	41.98
	0.20	0.476	1.807	97.85
1000	0.20	0.479	2.984	465.8
600	0.20	0.474	1.845	277.9
100	0.20	0.469	4.433	51.37

<i>NMOS</i>				
$W[\mu m]$	$L[\mu m]$	$V_T[V]$	$\theta[1/V]$	$\beta[mA/V^2]$
2000	1.00	0.417	2.071	704.94
	0.70	0.420	3.245	1053.7
	0.50	0.422	6.266	1600.0
	0.35	0.437	7.288	2006.4
	0.20	0.475	43.86	9501.8
200	1.00	0.423	0.8224	70.08
	0.70	0.426	1.198	99.05
	0.50	0.432	1.483	141.18
	0.35	0.436	1.484	201.85
	0.20	0.494	2.665	359.72
20	1.00	0.417	0.339	6.317
	0.50	0.431	0.395	12.99
	0.20	0.547	0.629	33.78
1000	0.20	0.450	13.26	2782.7
600	0.20	0.452	8.016	1383.8
100	0.20	0.478	1.727	191.62

**Tabella 1.2:** Parametri  $V_T$ ,  $\theta$  e  $\beta$  ricavati per MOS di diverse dimensioni appartenenti alla tecnologia CMOSH8D.



**Figura 1.7:** Estrazione dell'incertezza sulla lunghezza di canale  $\Delta L_c$  per dispositivi con  $W=20 \mu\text{m}$ ,  $W=200 \mu\text{m}$  e  $W=2000 \mu\text{m}$ .

$\Delta L_c [\mu m]$		
$W [\mu m]$	$PMOS$	$NMOS$
20	-	0.02
200	0.06	0.06
2000	0.05	0.04


**Tabella 1.3:** Valori di  $\Delta L_c$  estratti per i dispositivi a canale N e P.

$\mu_0 C_{ox} [mA/V^2]$		
$W [\mu m]$	$PMOS$	$NMOS$
20	-	0.344
200	0.072	0.354
2000	0.081	0.363

**Tabella 1.4:** Valori di  $\mu_0 C_{ox}$  estratti per i dispositivi a canale N e P.

Nella tabella 1.3 sono riportati i valori di  $\Delta L_c$  ottenuti per le famiglie investigate. Dai valori ottenuti si può affermare che l'incertezza sulla lunghezza di canale risulta essere rilevante nel caso di tutti i dispositivi investigati. Soprattutto per quanto riguarda i dispositivi con lunghezza di canale  $0.20 \mu m$  le variazioni stimate risultano significative e si attestano in percentuale tra il 10 e il 30 %. A questo punto, riportando su un grafico come quelli di figura 1.8 il valore di  $\beta$  in funzione di  $W/L_{eff}$  è possibile ricavare il valore della costante di processo che è pari alla pendenza della retta ottenuta attraverso una interpolazione lineare dei punti. Nella tabella 1.4 sono riportati i valori della costante di processo  $\mu_0 C_{ox}$  per le famiglie dei dispositivi considerati. Una volta noto il valore della costante di processo è possibile estrarre il valore del campo critico  $E_C$ ; si osserva infatti che al ridursi della lunghezza di canale gli effetti di saturazione della velocità dei portatori portano ad avere un andamento della corrente  $I_D$  in saturazione direttamente proporzionale a  $V_{GS} - V_T$  e indipendente dalla lunghezza di canale. In presenza di tali effetti l'ingresso in zona di saturazione avviene per valori di  $V_D$  minori rispetto a quelli previsti per i dispositivi a canale più lungo e la corrente di drain può essere scritta nel modo seguente:

$$I_D \approx \frac{\beta (V_{GS} - V_T) V_{DSat}}{\eta V_{DSat}} \approx \frac{\beta}{\eta} (V_{GS} - V_T) \quad (1.61)$$




**Figura 1.8:** Guadagno del transistor in funzione del rapporto  $W/L_{eff}$  per MOS canale P ed N con  $W=2000 \mu\text{m}$ ,  $W=200 \mu\text{m}$  e  $W=20 \mu\text{m}$ .

da cui, sostituendo le espressioni di  $\beta$  ed  $\eta$  si ottiene:

$$I_D \approx \mu_0 C_{ox} E_C W (V_{GS} - V_T) \quad (1.62)$$

La derivata della corrente di drain, rispetto a  $V_{GS}$ , in saturazione tende ad assumere un valore costante dato dalla seguente espressione:

$$g_m = \mu_0 C_{ox} E_C W \quad (1.63)$$

**Figura 1.9:** Estrazione del campo critico  $E_C$ .


$E_C$ [V/μm]		
$W$ [μm]	PMOS	NMOS
20	-	0.84
200	2.25	0.79
2000	1.99	0.81

**Tabella 1.5:** Valori di  $E_C$  estratti per i dispositivi a canale N e P.

Utilizzando questa proprietà per i dispositivi con  $L$  minore tra quelli a disposizione e misurando la corrente di drain in saturazione con le tensioni di drain e di gate ai limiti della tecnologia,  $V_{DS}=1.8$  V e  $V_{GS}=2$  V nel caso degli NMOS e  $V_{DS}=-1.8$  V e  $V_{GS}=-2$  V nel caso dei PMOS, è stato possibile ricavare i valori della derivata e riportarli su un grafico in funzione della larghezza di canale  $W$ . Dall'interpolazione lineare di questo grafico è stato possibile determinare il valore del prodotto  $\mu_0 C_{ox} E_C$  dal quale, essendo nota la costante di processo, ricavata in precedenza, si è risaliti al campo critico  $E_C$ .

Nella tabella 1.5 sono riportati i valori del campo critico per le famiglie di dispositivi con  $W=20$  μm,  $W=200$  μm e  $W=2000$  μm di entrambe le polarità. Infine sono riportati in figura 1.10 i grafici della tensione di soglia  $V_T$  al variare della lunghezza di canale per dispositivi P e NMOS con larghezza di canale  $W=2000$  μm e  $W=200$  μm. Si può notare, per quanto riguarda i dispositivi a canale P, come la tensione di soglia si mantenga sostanzialmente costante al variare della lunghezza di canale. Solo il dispositivo con lunghezza minima,  $0.20$  μm, presenta una variazione pari a circa il 5 %. Per quanto riguarda invece i dispositivi a canale N si nota un marcato aumento ( $\sim 15$  %) della tensione di soglia nei MOS con  $L=0.20$  μm sia per dispositivi con larghezza di canale





**Figura 1.10:** Tensione di soglia  $V_T$  al variare di  $L$  per dispositivi a canale N e P con  $W=200$  μm e  $W=2000$  μm.

$W=200$  μm sia per quelli con  $W=2000$  μm.

### 1.5.1 Parametri di processo

Nel paragrafo precedente, i parametri relativi alla tecnologia di fabbricazione dei dispositivi caratterizzati, ovvero la costante di processo  $\mu_0 C_{ox}$  ed il campo critico  $E_C$ , sono stati estratti in relazione alla larghezza di canale. Data la ridotta varianza dei valori ottenuti, è ragionevole utilizzare i rispettivi valori medi come parametri caratteristici del processo produttivo. I valori di tali parametri sono indicati in tabella 1.6. Vengono inoltre riportati in tabella 1.7 i valori dei parametri confrontati con quelli ottenuti per una tecnologia STM BiCMOS6G a lunghezza minima di canale 0.35 μm [6]. Come si può notare la costante di processo  $\mu_0 C_{ox}$  della tecnologia con lunghezza minima di canale 0.18 μm assume un valore più elevato di quello ottenuto per l'altro processo produttivo, soprattutto per quanto riguarda i dispositivi a canale N per i quali assume un valore circa doppio. Questo effetto è dovuto essenzialmente alla diminuzione dello spessore dell'ossido  $t_{ox}$  che passa da un valore di 7.2 nm per

	$\mu_0 C_{ox} [mA/V^2]$	$E_C [V/\mu m]$
NMOS	0.354	0.81
PMOS	0.076	2.12

**Tabella 1.6:** Valore dei parametri di processo per la tecnologia H8D.

Tecnologie	Tipo di canale	$\mu_0 C_{ox} [mA/V^2]$	$E_C [V/\mu m]$
BiCMOS6G	N	0.170	1.20
	P	0.042	2.72
HCMOS8D	N	0.354	0.81
	P	0.076	2.12

**Tabella 1.7:** Confronti dei parametri ottenuti con altre tecnologie.

la tecnologia BiCMOS6G, a un valore di 4 nm per la tecnologia HCMOS8D. Si nota inoltre una diminuzione del campo critico nel processo a 0.18  $\mu m$  rispetto a quello a 0.35  $\mu m$ .



## Capitolo 2

# Effetti delle radiazioni sui dispositivi MOS

In questo capitolo verranno descritti i meccanismi fisici che caratterizzano il danno da radiazioni nelle strutture MOS. In particolare l'attenzione sarà focalizzata sulla descrizione degli effetti delle radiazioni ionizzanti nell'ossido di silicio e sull'interfaccia ossido-semiconduttore e sulla conseguente variazione di parametri elettrici del transistor quali la tensione di soglia, la transconduttanza e il rumore elettronico. In conclusione si tratteranno brevemente gli effetti da evento singolo.

### 2.1 Interazioni tra radiazione e materia

Le modalità attraverso cui le radiazioni ionizzanti interagiscono con la materia dipendono dall'energia cinetica, dalla massa, dalla carica e dal tipo di particella incidente e dalla massa, dalla densità e dal numero atomico del materiale bersaglio. È utile suddividere le particelle in due gruppi, particelle cariche e particelle neutre, e studiare separatamente le loro caratteristiche e gli effetti della loro interazione con la materia.

#### 2.1.1 Particelle cariche

La caratteristica principale delle particelle cariche è quella di interagire prevalentemente attraverso l'attrazione e la repulsione Coulombiana nei confronti delle nuvole elettroniche degli atomi bersaglio. Le particelle cariche di maggior interesse sono i protoni, gli ioni pesanti e gli elettroni.

I **protoni** danno origine ai seguenti fenomeni:

- *interazione coulombiana*, che induce ionizzazione o repulsione atomica; si verifica per energie minori di 100 keV;
- *collisione con i nuclei*, che può dare origine a fenomeni come l'eccitazione o lo spostamento dei nuclei all'interno del reticolo cristallino;
- *reazione nucleare*, che avviene per protoni con energie maggiori di 10 MeV.

Gli **ioni pesanti** danno origine a fenomeni che sono qualitativamente simili a quelli prodotti dai protoni.

Infine gli **elettroni**, provenienti da sorgenti primarie o prodotti dall'interazione di altre particelle con il materiale, possono dare luogo a due differenti fenomeni:

- *interazione di tipo Coulombiano* che induce ionizzazione o eccitazione atomica;
- *scattering* con i nuclei che può causare il loro spostamento all'interno del reticolo se l'energia dell'elettrone incidente è abbastanza alta e se questa è trasferita cospicuamente al nucleo stesso.

### 2.1.2 Particelle neutre

Le particelle neutre come neutroni e fotoni differiscono dalle particelle cariche perché non subiscono l'effetto delle forze Coulombiane.

I **neutroni** si possono classificare a seconda del loro livello di energia in *lenti* per energie minori di 1 eV, *intermedi* per energie comprese tra 1 eV e 100 eV e *veloci* per energie maggiori di 100 eV. Anch'essi danno origine a differenti fenomeni di interazione con i nuclei degli atomi:

- *reazione nucleare*, attraverso la quale il neutrone è assorbito dal nucleo che in seguito emette altre particelle come protoni, particelle  $\alpha$  o fotoni  $\gamma$ ;
- *collisioni elastiche*, per cui i neutroni incidenti si scontrano con i nuclei e continuano il loro percorso. Se l'energia è sufficiente i nuclei possono spostarsi all'interno del reticolo e provocare in seguito ionizzazione e successivi spostamenti nucleari;

- *collisioni anelastiche*, che danno origine a fenomeni simili ai precedenti ma con eccitazione dei nuclei che in seguito decadono ed emettono raggi  $\gamma$ .

La probabilità relativa che avvengano questi fenomeni dipende molto dall'energia dei neutroni. I neutroni *lenti* infatti danno origine prevalentemente a reazioni nucleari o collisioni elastiche, mentre i neutroni *veloci* determinano principalmente collisioni elastiche.

L'interazione dei **fotoni** con la materia avviene in tre differenti modi:

- *effetto fotoelettrico*, (vedi figura 2.2.a) attraverso il quale il fotone incidente ionizza l'atomo bersaglio ed è completamente assorbito. In aggiunta, in seguito all'emissione dell'elettrone fotoelettrico un elettrone presente su un orbitale più esterno dell'atomo ionizzato può andare ad occupare la posizione rimasta libera causando l'emissione di un fotone fotoelettrico a bassa energia. Il fotoelettrone è dotato di un'energia  $E_{e-}$  data da:

$$E_{e-} = h\nu - E_b \quad (2.1)$$


dove  $h$  è la costante di Planck,  $\nu$  è la frequenza del fotone incidente,  $h\nu$  è la sua energia e  $E_b$  è l'energia di legame dell'elettrone nel suo orbitale originale. Questo fenomeno è predominante a basse energie e per materiali con alto numero atomico  $Z$ ;

- *effetto Compton*, (vedi figura 2.2.b) nel quale a causa dell'interazione con il fotone incidente si verifica l'emissione di un elettrone e di un fotone di Compton. In particolare il fotone incidente è deviato secondo un angolo  $\Theta$  rispetto alla sua direzione originale. Parte dell'energia della particella incidente viene trasferita all'elettrone emesso e questa energia dipende dall'angolo di deflessione  $\Theta$ . L'energia  $h\nu'$  del fotone incidente emergente dopo l'interazione è data da:


$$h\nu' = \frac{h\nu}{1 + \frac{h\nu}{m_0c^2} \cdot (1 - \cos\Theta)} \quad (2.2)$$

dove  $m_0$  è la massa a riposo dell'elettrone,  $c$  è la velocità della luce e  $m_0c^2$  è l'energia dell'elettrone a riposo ( $0.511 \text{ MeV}$ ). Questo effetto diviene rilevante per energie del fotone nell'ordine dei  $\text{MeV}$ ;

- *creazione di coppie elettrone lacuna* (vedi figura 2.2.c); questo fenomeno non appare per energie del fotone incidente inferiori a  $1.024 \text{ MeV}$  e porta all'annichiliazione del fotone stesso. Il valore di energia necessario aumenta al diminuire del numero atomico  $Z$ , dell'elemento bersaglio.



**Figura 2.1:** Rappresentazione schematica dei processi di interazione tra fotoni e materia: a) Effetto Fotoelettrico, b) Effetto Compton, c) Creazione di coppie elettrone positrone.



**Figura 2.2:** Importanza relativa dei tre fenomeni inerenti ai processi di interazione tra fotoni e materia in funzione dell'energia del fotone e del numero atomico dell'elemento bersaglio.

## 2.2 Meccanismi del danno da radiazione

Il peso relativo dei tre tipi di interazione tra fotoni e materia dipende dall'energia del fotone incidente e dal numero atomico del materiale considerato, secondo il classico diagramma di 2.2. In generale l'interazione della radiazione, sia essa costituita da particelle cariche o neutre, con la materia, può dare origine a due classi di eventi: *effetti ionizzanti* e *spostamento nucleare*. Questi

fenomeni possono essere direttamente causati dalla particella incidente o da prodotti secondari, che rappresentano la stragrande maggioranza degli eventi all'interno di un campione di materiale irraggiato. Inoltre dipendono dal tipo di particella incidente e dalla sua energia. Infine è importante sottolineare come le particelle neutre siano la causa principale della dislocazione di atomi all'interno del reticolo, mentre ai fotoni e agli elettroni viene attribuito il fenomeno della ionizzazione. Lo studio dei meccanismi di danneggiamento sarà da subito focalizzato sui materiali semiconduttori, utilizzati per la realizzazione dei circuiti integrati.

### 2.2.1 Danno da ionizzazione

Il fenomeno della **ionizzazione** in un semiconduttore o in un materiale isolante, determina la formazione di coppie *elettrone lacuna*, il cui numero è proporzionale alla quantità di energia depositata nel materiale espressa attraverso la dose totale di radiazioni assorbita. La dose assorbita è generalmente espressa in *rad* o in *Gray*. Nello specifico  $1 \text{ rad} = 100 \text{ erg/g}$  e  $1 \text{ Gy} = 1 \text{ J/Kg} = 100 \text{ rad}$ .

### 2.2.2 Danno da dislocazione reticolare

Lo **spostamento reticolare** avviene quando la particella incidente sposta gli atomi di silicio all'interno del reticolo cristallino creando dei difetti che alterano le caratteristiche del cristallo. Questo fenomeno è il principale meccanismo di degradazione dei dispositivi che sono irraggiati con neutroni ad alta energia. Per esempio un neutrone con 1 MeV trasferisce dai 60 ai 70 keV agli atomi di silicio presenti nel reticolo, provocando lo spostamento di circa 1000 atomi in una regione di  $0.1 \mu\text{m}$  di raggio. Lo spostamento reticolare si manifesta con tre importanti effetti:

- formazione di *mid gap states*, che facilitano la transizione di elettroni dalla banda di valenza a quella di conduzione. Nella regione di svuotamento questo effetto porta all'aumento della corrente di polarizzazione inversa per una giunzione *pn*. In una giunzione polarizzata in diretta o in una regione non svuotata, i *mid gap states* facilitano la ricombinazione e quindi la perdita di carica;
- intrappolamento dei portatori da parte degli stati vicini ai limiti della banda, caratterizzato da cattura e rilascio della carica secondo certe costanti di tempo;



- cambiamento nelle caratteristiche di drogaggio con variazione della densità dei donatori e degli accettori.

Lo spostamento reticolare dà origine a coppie composte da interstizi e vacanze definite *coppie di Frenkel*. Nel caso particolare del biossido di silicio,  $SiO_2$ , a temperatura ambiente il 90 % delle coppie di Frenkel si ricombinano entro un minuto dalla fine dell'esposizione alle radiazioni ionizzanti. Per questo motivo il suddetto fenomeno ha una limitata importanza in questi studi.

## 2.3 Dosimetria

Per una accurata descrizione degli effetti delle radiazioni ionizzanti è necessaria l'introduzione di alcune grandezze fondamentali che descrivono il comportamento della sorgente e l'energia che viene assorbita dai MOSFET irraggiati. In particolare ci soffermeremo sul concetto di *dose* e *dose rate*.

### Dose assorbita

La dose assorbita è definita come l'energia media  $dE$  depositata dalla radiazione per unità di massa  $dm$  del materiale irraggiato:

$$D = \frac{dE}{dm} \quad (2.3)$$

La dose assorbita viene generalmente misurata in *rad* che corrisponde ad un'energia di 100 *erg* depositata in 1 *g* di materiale. Tuttavia nel sistema internazionale l'unità di misura comunemente utilizzata è il *gray* (Gy) dove  $1 \text{ Gy} = 1 \text{ J} \cdot \text{Kg}^{-1}$  da cui  $1 \text{ Gy} = 100 \text{ rad}$ . Poiché la perdita di energia per unità di massa dipende dal materiale nel quale la dose è depositata è necessario specificare, oltre alla dose, il materiale a cui ci si sta riferendo; per esempio nel caso dell'ossido di silicio parleremo di  $rad(SiO_2)$ .

### Dose rate

Il dose rate ( $D'$ ) è definito come la dose ricevuta dal materiale nell'unità di tempo e viene espresso in *Gy/s* o *rad/s*:

$$D' = \frac{dD}{dt} \quad (2.4)$$

## 2.4 Effetti delle radiazioni sulle strutture MOS

La parte della struttura di un MOS maggiormente sensibile alle radiazioni ionizzanti è il biossido di silicio,  $SiO_2$ . Quando una particella ionizzante attraversa un MOS vengono generate delle coppie elettrone lacuna. Nel gate, e nel substrato, costituiti in genere da materiale a bassa resistività (polisilicio cristallino o metallo nel caso del gate, silicio drogato nel caso del substrato), le coppie si ricombinano molto velocemente. Nell'ossido di silicio, la mobilità dei portatori può essere di 5-20 ordini di grandezza più piccola, e le coppie elettrone lacune seguono una sorte diversa. Infatti una frazione di esse si ricombina immediatamente dopo la sua generazione, mentre la restante parte viene separata all'interno dell'ossido dal campo elettrico applicato. Per esempio nel caso di un potenziale positivo rispetto al substrato applicato al gate di un MOS gli elettroni vengono attratti verso l'elettrodo di gate spostandosi per deriva in un tempo nell'ordine dei picosecondi, mentre le lacune vengono spostate verso l'interfaccia  $SiO_2-Si$  attraverso un meccanismo differente. Vicino all'interfaccia, all'interno dell'ossido, le lacune possono essere catturate dando così origine ad un potenziale fisso positivo nell'ossido stesso. Infine le radiazioni ionizzanti determinano la creazione di trappole all'interfaccia ossido-semiconduttore.

### 2.4.1 Generazione e ricombinazione di lacune in $SiO_2$

Nella descrizione che segue si tralasceranno i meccanismi e gli effetti dovuti alla generazione, al trasporto e all'intrappolamento degli elettroni. Infatti la mobilità degli elettroni all'interno del biossido di silicio a temperatura ambiente ha un valore pari a  $20 \text{ cm}^2 \text{V}^{-1} \text{s}^{-1}$  mentre quella delle lacune, che dipende fortemente dal campo elettrico applicato e dalla temperatura, assume dei valori compresi tra  $10^{-4}$  e  $10^{-11} \text{ cm}^2 \text{V}^{-1} \text{s}^{-1}$ . Per questo motivo gli elettroni che non si ricombinano immediatamente con le lacune generate escono dall'ossido con un tempo inferiore al picosecondo per un campo applicato di  $10^6 \text{ V/cm}$  ed uno spessore dell'ossido di  $100 \text{ nm}$ , e il rapporto tra le lacune e gli elettroni intrappolati risulta essere nell'ordine di  $10^3$ - $10^6$ . Per calcolare il numero di coppie elettrone lacuna che si vengono a formare durante il processo di ionizzazione, è necessario conoscere la quantità totale di energia depositata dalle particelle ionizzanti nel materiale bersaglio. Questa energia viene messa in relazione con la loro *LET* (Linear Energy Transfer), che esprime il trasferimento lineare di energia al materiale. La *LET* dipende dall'energia e dalla natura della particella incidente e dal tipo di materiale bersaglio e può essere espressa come:

$$LET = \frac{1}{\rho} \frac{dE}{dx} \quad (2.5)$$


dove  $\rho$  è la massa per unità di volume misurata in  $\text{kg}/\text{m}^3$  e  $dE/dx$  è la quantità media di energia trasferita per unità di lunghezza. Da questo si deduce che la  $LET$  si misura in  $\text{J}\cdot\text{m}^2\cdot\text{kg}^{-1}$ . Conoscendo poi l'energia necessaria per formare una coppia elettrone lacuna all'interno del biossido di silicio, che è pari a  $17\pm 1$  eV, è possibile risalire al numero di coppie formate dividendo la dose totale di energia depositata per questo valore.

Alcuni picosecondi dopo l'interazione si assiste ad una parziale ricombinazione delle coppie generate. Risulta possibile legare qualitativamente questa quantità alla  $LET$  considerando che le particelle con elevata  $LET$  danno origine lungo il loro cammino ad un elevato numero di coppie rendendo in questo modo più alta anche la probabilità che esse si ricombinino immediatamente. A ciò si aggiunge il fatto che il tasso di ricombinazione è proporzionale alla densità delle coppie stesse.

Per meglio caratterizzare i fenomeni di ricombinazione a seguito del passaggio di radiazione ionizzante vengono utilizzati due parametri:

- la distanza di termalizzazione,  $r_t$ , che rappresenta la separazione iniziale tra una lacuna e l'elettrone corrispondente, dopo che essi raggiungono la loro energia termica ovvero l'energia di equilibrio del reticolo cristallino. Nel biossido di silicio è valutata nell'ordine dei 5-10 nm;
- la separazione media,  $\lambda$ , tra coppie elettrone lacuna.


I dati sperimentali [7] mostrano che se la  $LET$  è abbastanza elevata, ad esempio maggiore di  $100 \text{ MeV}\cdot\text{cm}^2\cdot\text{g}^{-1}$ , allora  $\lambda \ll r_t$  ed il passaggio della particella ionizzante può essere descritto come una colonna di diametro  $r_t$  composta da coppie elettrone lacuna con densità lineare  $1/\lambda$ . In questo caso si usa il cosiddetto *modello colonnare* che risulta valido nel caso di coppie molto vicine tra loro. Nel caso opposto in cui la  $LET$  sia minore di  $10 \text{ MeV}\cdot\text{cm}^2\cdot\text{g}^{-1}$ , viene utilizzato il *modello gemellare* che risulta valido per coppie molto distanti tra loro. Altri modelli sono stati proposti per la regione di transizione tra il modello colonnare e quello gemellare [7]. Per concludere viene riportata su un grafico (vedi figura 2.3) la frazione delle lacune non ricombinate in funzione del campo elettrico applicato per sei differenti tipi di radiazione ionizzante. Si può notare che per quanto riguarda gli effetti dovuti alle radiazioni  $\gamma$  emesse dal  $^{60}\text{Co}$ , utilizzato per gli studi condotti in questo lavoro di tesi, il 70% delle lacune si ricombina dopo la generazione per un campo elettrico applicato nullo. Aumentando il valore del campo la percentuale scende a zero.



**Figura 2.3:** Frazione di coppie elettrone lacuna non ricombinate nell'ossido di silicio, in funzione del campo elettrico applicato per diversi tipi di radiazione incidente.

#### 2.4.2 Trasporto di lacune in $SiO_2$

Le lacune non ricombinate dopo la generazione cominciano a muoversi per deriva sotto l'effetto del campo elettrico applicato. Nel caso in cui venga applicata una d.d.p. positiva tra il gate ed il substrato di una struttura MOS le lacune tenderanno a spostarsi verso l'interfaccia  $SiO_2-Si$ . Il trasporto delle lacune si presenta come un fenomeno peculiare, in quanto caratterizzato da tempi di transito distribuiti su un intervallo di valori molto ampio (parecchie decadi). La sua durata è dell'ordine dei secondi a temperatura ambiente, ma può raggiungere valori superiori a  $10^4$  s a  $80^\circ K$ . Il meccanismo che spiega lo spostamento delle lacune all'interno dell'ossido è basato sul concetto di *small polaron hopping* e risulta essere in ottimo accordo con i dati sperimentali. In particolare il meccanismo prende origine dalla forte interazione tra le lacune e il reticolo cristallino che deriva dall'abbassamento dell'energia del sistema in prossimità della lacuna stessa. Se l'interazione risulta molto forte provoca una marcata distorsione del reticolo cristallino nelle vicinanze della lacuna, allora il portatore risulta localizzato in un punto particolare. In questo caso il portatore è detto auto-intrappolato (self trapped) ed è chiamato *small polaron*. Fatte queste considerazioni risulta possibile descrivere il meccanismo di *small polaron hopping* rappresentato in figura 2.4. Quando all'inizio una trappola vuota cattura una lacuna, il potenziale totale del sistema  $V$  si abbassa sotto l'effetto della distorsione del reticolo attorno al centro di trappola (figura 2.4.b). In questo modo la lacuna crea una buca di potenziale nella quale è



**Figura 2.4:** Rappresentazione schematica del fenomeno *small polaron hopping*.

auto intrappolata. Il passaggio tra due centri di cattura vicini tra loro avviene per effetto Tunnel e grazie alle fluttuazioni termiche del sistema che alterano il potenziale dei centri di cattura (figura 2.4.c). Qualitativamente si può dire che ci sarà un momento nel quale i livelli di energia elettronica dei due centri coincideranno e favoriranno il passaggio del portatore per effetto Tunnel dallo stato (1) allo stato (2). Lo stato finale è rappresentato in figura 2.4.d.

La probabilità del passaggio dallo stato 1 allo stato 2 viene essenzialmente fornita dal prodotto di due fattori:

- **integrale di sovrapposizione spaziale** tra le due funzioni d'onda dei due centri di trappola che governa la transizione per effetto Tunnel;
- **l'attivazione termica** necessaria per creare le condizioni per il passaggio tra i due stati. L'energia di attivazione risulta proporzionale alla temperatura. In particolare per temperature più alte il trasporto risulta più veloce.

Infine risulta possibile esprimere il tempo caratteristico con cui le lacune si muovono all'interno dell'ossido attraverso la seguente formula:

$$t_s = t_s^0 \left( \frac{t_{ox}}{a} \right)^{1/\alpha} \exp \left( \frac{\Delta_0 - qaE_{ox}/2}{kT} \right) \quad (2.6)$$


dove  $q$  e  $k$  sono rispettivamente la carica elettrica fondamentale e la costante di Boltzmann,  $a$  è la distanza media di salto nelle direzione del campo elettrico,

$t_{ox}$  è lo spessore dell'ossido,  $T$  la temperatura espressa in gradi Kelvin,  $E_{ox}$  il campo critico,  $\Delta_0$  l'energia di attivazione a campo nullo,  $t_s^0$  una costante di tempo tipica del processo e  $\alpha$  un parametro ricavato da un particolare modello descrittivo del fenomeno (*continuous-time random walk*) [7] che nel caso di lacune all'interno dell'ossido di silicio viene preso uguale a 0.25. Risulta interessante notare che la variazione del tempo di trasporto dipende dalla quarta potenza dello spessore dell'ossido e decresce esponenzialmente con il campo elettrico applicato e con la temperatura.

### 2.4.3 Intrappolamento di carica nell'ossido di gate

Quando le lacune prodotte dalla radiazione hanno completato il loro cammino all'interno dell'ossido possono essere intrappolate all'interfaccia  $SiO_2-Si$  o all'interfaccia  $SiO_2$ -gate in relazione al campo elettrico applicato. Nel caso di potenziale positivo al gate le lacune verranno intrappolate vicino all'interfaccia  $SiO_2$  a causa dei difetti del silicio che funzionano come centri di trappola come si evince da figura 2.5. Questo fenomeno è generalmente predominante rispetto agli altri effetti dovuti alle radiazioni, come ad esempio l'intrappolamento di elettroni nell'ossido di silicio.

L'origine dei difetti all'interno dell' $SiO_2$  viene generalmente attribuito alle tecniche di produzione utilizzate. Infatti l'ossido viene generalmente ottenuto collocando il silicio in un ambiente ossidante che permette la formazione di uno stato di ossido amorfo. In una struttura ideale di  $SiO_2$  gli atomi tetraivalenti del silicio sono legati a quattro atomi di ossigeno e ogni atomo di ossigeno (bi-



**Figura 2.5:** Processo di intrappolamento di lacune nell'ossido per tensioni positive di gate.

valente) è legato a due atomi di silicio. Risulta possibile che in questa struttura venga a mancare, soprattutto a causa della radiazione ionizzante che porta alla rottura dei legami  $Si - O$ , un atomo di ossigeno. In questo caso si forma una struttura trivalente, detta centro di tipo  $E'$ , in cui ogni atomo di silicio è legato a tre atomi di ossigeno con la presenza di un elettrone spaiato. Queste strutture possono mettere in comune l'elettrone spaiato creando un legame tra i due atomi di silicio. Si tratta di un legame debole che introduce uno stato localizzato nella banda proibita del biossido di silicio che può agire da trappola per le lacune. L'arrivo di una lacuna può portare alla rottura del legame  $Si - Si$  e all'intrappolamento attraverso la perdita di uno degli elettroni. L'effetto della lacuna intrappolata da origine ad una variazione negativa della tensione di soglia  $\Delta V_{ox}$ :

$$\Delta V_{ox} = -\frac{1}{C_{ox}} \int_0^{t_{ox}} \frac{x}{t_{ox}} \rho(x) dx = -\frac{q}{\epsilon_{ox}} t_{ox} \Delta N_{ot} \quad (2.7)$$

dove  $q$  è la carica dell'elettrone,  $C_{ox} = \epsilon_{ox} / t_{ox}$  è la capacità dell'ossido,  $t_{ox}$  lo spessore dell'ossido,  $\epsilon_{ox}$  è la costante dielettrica del biossido di silicio,  $\Delta N_{ot}$  è la densità superficiale di cariche intrappolate riferita all'interfaccia  $SiO_2-Si$  e  $\rho(x)$  è la distribuzione spaziale della densità di carica nell'ossido.

La variazione  $\Delta V_{ox}$  non risulta sensibile al potenziale superficiale del silicio e può rimanere per un periodo di tempo compreso tra i millisecondi e gli anni. Numerose tecniche sono state utilizzate in passato per determinare la posizione delle trappole nell'ossido. Una di queste è la tecnica di *etch-back* nella quale un transistor MOS è dapprima irraggiato per accumulare carica nelle trappole dell'ossido. A questo punto viene rimosso l'elettrodo di gate e successivamente asporato per gradi lo strato di ossido con tecniche di incisione. Ad ogni step la carica intrappolata rimanente viene misurata con tecniche C-V. Questo procedimento permette di osservare che le trappole sono generalmente localizzate nei pressi dell'interfaccia ( $SiO_2-Si$  o  $SiO_2$ -Gate) entro pochi nanometri dalla stessa.

Quando una lacuna raggiunge l'interfaccia può essere catturata o meno in dipendenza dalla densità media delle trappole  $N_{ht}$  e dalla loro sezione di cattura,  $\sigma_{ht}$ , riferita alle lacune. La frazione  $f_{catt}$  catturata, dalla quale dipende l'equazione 2.7 può essere espressa come:

$$f_{catt} = N_{ht} \cdot \sigma_{ht} \cdot \Delta X \quad (2.8)$$

dove  $\Delta X$  lo spessore dello strato di trappole a partire dall'interfaccia  $SiO_2-Si$ . Valori tipici di  $N_{ht}$  sono compresi tra  $10^{18}$ - $10^{19} \text{ cm}^{-3}$  e risultano indipendenti dal campo elettrico applicato. Per quanto riguarda  $\sigma_{ht}$  si passa da  $10^{-14}$  a

$10^{-13} \text{ cm}^2$  con una dipendenza dal campo elettrico di tipo  $E^{1/2}$ . Con questi valori, prendendo  $\Delta X \cong 5 \text{ nm}$ , si ottiene una frazione di lacune catturata,  $f_T$ , compresa tra 0.01 e 1. Questo comporta che la frazione di lacune intrappolate varia, in funzione della qualità dell'ossido e del campo applicato, tra 1% e il 100%.

#### 2.4.4 Trappole all'interfaccia $\text{SiO}_2\text{-Si}$

Un importante effetto causato dalle radiazioni ionizzanti in un transistor MOS è l'aumento, di diversi ordini di grandezza, della densità di trappole localizzate all'interfaccia. Si può affermare che le trappole godono di alcune proprietà fondamentali:

- le trappole sono localizzate entro  $0.5 \text{ nm}$  dall'interfaccia e da questa regione possono facilmente scambiare cariche con il silicio;
- la carica residente può essere positiva, negativa o neutra;
- la velocità con cui le trappole scambiano carica con il silicio determina una classificazione delle trappole in *lente* o *veloci*.

Esperimenti di spettroscopia a raggi X (XPS) e risonanza di spin elettronico (ESR) hanno mostrato una corrispondenza tra il numero di trappole all'interfaccia create dalla radiazione e il numero di centri cosiddetto  $P_b$ . Questi centri sono analoghi a quelli descritti per le trappole nell'ossido, ma a differenza di questi sono localizzati all'interfaccia vera e propria. Alla base dei centri  $P_b$  vi è un atomo di silicio legato a tre soli atomi di silicio. Questo porta alla formazione di trappole nelle bande proibite della struttura cristallina. A differenza della carica nell'ossido che è positiva, la carica all'interfaccia può essere positiva, negativa o neutra e si distingue secondo il contributo di carica in due tipi:

- **donatori** se rilasciano un elettrone passando da un livello energetico inferiore ad uno superiore al livello di Fermi. Risultano neutre se sono occupate da un elettrone, caricate positivamente se sono vuote;
- **accettori** se la trappola cattura un elettrone quando passa da un livello superiore ad uno inferiore al livello di Fermi. Risultano neutre se sono vuote, caricate negativamente se sono occupate da un elettrone.

In letteratura [7] trova conferma sperimentale l'assunzione che gli stati interfacciali sopra il livello di midgap ( $E_{mg}$  coincidente con il livello di Fermi



intrinseco  $E_i$ ) siano accettori, e che quelli sotto il livello di midgap siano donatori. Ne consegue che per un dispositivo NMOS operante in condizioni di inversione, in cui il livello di Fermi si colloca nella parte superiore del gap, le trappole all'interfaccia si caricano negativamente, mentre nel caso dei PMOS esse si caricano positivamente. I modelli che sono stati sviluppati per spiegare la creazione degli stati trappola all'interfaccia in seguito all'interazione con la radiazione possono essere raccolti in tre gruppi:

- *modello dell'idrogeno*, in cui la struttura trivalente di silicio risulta legata ad un atomo di idrogeno presente nell'ossido durante il processo di produzione. Questo legame viene rotto sotto l'effetto della radiazione ionizzante e porta alla formazione di una trappola;
- *modello a iniezione* nel quale una lacuna è intrappolata all'interfaccia e convertita in una trappola con l'iniezione di elettroni;
- *formazione della trappola dovuta a stress*, nella quale la creazione della trappola è legata alla deformazione dei legami tra atomi di silicio e ossigeno all'interfaccia.

Tra quelli elencati il *modello dell'idrogeno* è in grado di spiegare perché la creazione degli stati trappola all'interfaccia sia più lenta del trasporto di lacune nell'ossido (gli ioni di idrogeno hanno infatti una mobilità inferiore), e perché la quantità di trappole generate risulti più bassa se il gate è polarizzato negativamente. In quest'ultimo caso solo gli ioni di idrogeno molto vicini all'interfaccia danno origine a trappole. Inoltre, sulla base di questo modello, è possibile prevedere che a basse temperature la generazione di trappole sarà limitata dal fatto che gli ioni sono “congelati” nell'ossido. Tuttavia il modello all'idrogeno non si presta a spiegare la diminuzione del numero di trappole generate al variare del campo elettrico; il numero di trappole, sulla base dei risultati sperimentali, risulta proporzionale a  $E^{-1/2}$ . Per questo motivo è stato sviluppato un modello chiamato  $(HT)^2$  (*Hole-Trapping/Hydrogen-Transport*) nel quale, per tensioni di gate positive, le lacune si muovono per deriva verso l'interfaccia  $SiO_2-Si$  e sono catturate in prossimità della stessa. In seguito all'intrappolamento di lacune vengono rilasciati gli ioni di idrogeno, i quali si muovono verso l'interfaccia e danno origine alle trappole. In questo modo l'evoluzione temporale delle trappole è ancora legata agli ioni di idrogeno e in più il loro numero risulta proporzionale a  $E^{-1/2}$  grazie alla relazione tra la sezione di cattura delle lacune,  $\sigma_{ht}$ , e il campo stesso. Quello che i due modelli non sono in grado di spiegare è se gli atomi di idrogeno sono rilasciati ovunque nell'ossido oppure in prossimità dell'interfaccia.

Come ultima considerazione è possibile affermare che la formazione di trappole all'interfaccia in seguito ad irraggiamento con radiazione ionizzante non è istantanea. Si ha una prima formazione dopo l'arrivo della particella incidente e in seguito un processo di generazione delle trappole che va da qualche millisecondo ad alcuni secondi. La velocità di formazione è tanto più alta quanto più elevata è la temperatura e risulta praticamente nulla per valori di  $T$  minori di 100 K.

#### 2.4.5 Border traps

I difetti all'interfaccia sono classificati in relazione alle loro proprietà elettriche. Possiamo introdurre un'ulteriore distinzione tra stati fissi che presentano una condizione di carica fissa positiva, negativa o neutra, e stati variabili, che possono scambiare carica con il silicio e modificare la loro polarità.

Esiste una categoria di trappole nell'ossido, di natura variabile che viene denominata con il termine di *border traps* [7]. Con questa denominazione si intendono i difetti nell'ossido che possono scambiare carica con il silicio del substrato con una probabilità che decresce esponenzialmente con l'aumento della distanza del difetto dall'interfaccia. La densità delle border traps dipende dalla distribuzione spaziale e dall'energia dei difetti e dalle condizioni di polarizzazione durante la misura; infatti a seconda della tensione applicata al gate, le border traps possono emettere o intrappolare cariche. Le border traps si distinguono in *veloci* e *lente*. Le prime scambiano carica allo stesso modo delle cariche interfacciali ma su una scala di tempi più lenta, mentre le seconde presentano tempi ancora maggiori di scambio e si ritengono responsabili della variazione della tensione di soglia [8].

#### 2.4.6 Annealing

Le lacune intrappolate nell'ossido di una struttura MOS dopo l'irraggiamento non sono intrappolate in modo permanente. Infatti è stato osservato che la carica può neutralizzarsi in un tempo che va dai millisecondi agli anni. Questo effetto di neutralizzazione della carica intrappolata avviene a temperatura ambiente e rappresenta il maggiore contributo a ciò che viene chiamato *annealing dei danni da radiazione* in un dispositivo MOS. L'annealing delle lacune intrappolate si manifesta essenzialmente in due modi.

- **Nell'annealing per effetto tunnel** si verifica un'iniezione di elettroni presenti nel silicio del substrato verso l'ossido, che porta ad una parziale ricombinazione delle lacune intrappolate e ad una riduzione della carica positiva nell'  $SiO_2$ . Il decadimento della probabilità  $p_{tun}$  del verificarsi

dell'effetto tunnel all'aumentare della distanza dall'interfaccia è di tipo esponenziale:

$$p_{tun} \propto \exp(-\beta x) \quad (2.9)$$

Nell'equazione 2.9  $\beta$  è un parametro relativo alla altezza della barriera di potenziale tra ossido e silicio del substrato e  $x$  rappresenta la distanza dall'interfaccia. L'annealing per effetto tunnel ha un andamento di tipo logaritmico in funzione del tempo. Ad un dato istante  $t$  gli elettroni si ricombinano con le lacune che si trovano ad una distanza  $X(t)$  dall'interfaccia :

$$X(t) = \left( \frac{1}{2\beta} \right) \ln \left( \frac{t}{t_0} \right) \quad (2.10)$$

dove  $1/t_0$  è la frequenza media di attraversamento dell'interfaccia. Per distanze maggiori di  $X(t)$  tutte le trappole sono occupate ad un dato istante  $t$ ; per distanze inferiori a  $X(t)$  tutte le trappole risultano svuotate per effetto tunnel. Questo fenomeno può essere descritto mediante l'avanzamento del fronte di interfaccia tra la regione con trappole occupate e regione con trappole vuote, ad una data velocità. Se la distribuzione di trappole viene considerata uniforme la riduzione delle lacune intrappolate ad un dato istante, dipendente dall'annealing, è proporzionale a  $X(t)$  e quindi a  $\Delta V_{ox}$ . In realtà risulta difficile trovare esattamente una dipendenza di tipo logaritmico poiché la distribuzione delle trappole non è uniforme ma decresce allontanandosi dall'interfaccia. Infine l'annealing per effetto tunnel diviene più efficiente all'aumentare del campo elettrico applicato perché in questo caso si verifica un abbassamento della barriera di potenziale che deve essere scavalcata dagli elettroni.

- **Nel caso dell'annealing termico**, gli elettroni presenti nella banda di valenza dell'ossido hanno un'energia sufficiente per attraversare il gap di energia proibita e ricombinarsi con le lacune intrappolate. Questo fenomeno può essere qualitativamente spiegato attraverso la probabilità di emissione  $p_{em}$  di un elettrone dalla banda di valenza dell'ossido verso le trappole in cui le lacune sono localizzate. Questa probabilità viene rappresentata come:

$$p_{em} = AT^2 \cdot \exp \left( \frac{-q\phi}{kT} \right) \quad (2.11)$$

dove  $\phi$  è la differenza di energia tra la trappola e la banda di valenza e  $A$  è una costante che dipende dalla sezione di cattura delle trappole.

Inoltre si può notare che  $p_{em}$  dipende fortemente dalla temperatura  $T$  mentre non dipende dalla distribuzione spaziale delle trappole. Infatti l'annealing termico risulta efficace solamente nel caso in cui la carica intrappolata sia localizzata energeticamente vicino al bordo superiore della banda di valenza.

La distribuzione viene misurata attraverso due tipi differenti di tecniche: *le tecniche isotemporali* e *le tecniche isoterme*. Nel primo caso il dispositivo viene riscaldato per un tempo costante facendo aumentare progressivamente la temperatura. Ad ogni passo viene misurata la frazione di lacune che si ricombinano. Nelle seconde invece il dispositivo viene posto ad una determinata temperatura per seguire l'evoluzione temporale della ricombinazione. Questa operazione è fatta per un determinato intervallo di temperatura.

Come nel caso dell'annealing per effetto tunnel possiamo immaginare che il processo di rimozione delle lacune per annealing termico si muova all'interno del diagramma energetico dell' $SiO_2$  con un fronte di elettroni che nel gap di energia proibita dell'ossido passa dalla banda di valenza a quella di conduzione. Ad un dato istante  $t$  la posizione  $\phi(t)$  del fronte in riferimento alla banda di valenza è:

$$\phi(t) = kT \cdot \ln(AT^2 \cdot t) \quad (2.12)$$

dalla quale si nota la dipendenza dal tempo, di tipo logaritmico, dell'annealing termico.

Poiché in questo lavoro sperimentale gli irraggiamenti sono stati effettuati ad alti *dose rate* e in tempi brevi si può supporre che l'annealing sia iniziato ad esposizione terminata. Di conseguenza nel seguito questi effetti non saranno considerati in quanto la caratterizzazione dei dispositivi è stata effettuata a ridosso della fase di irraggiamento.

## 2.5 Effetti delle radiazioni sui parametri elettrici dei MOSFET


I principali effetti sul comportamento dei dispositivi MOSFET causati dall'esposizione a radiazione ionizzante sono:

- **variazione della tensione di soglia  $V_T$ ;**
- **variazione della corrente di leakage e della corrente di sottosoglia;**

- degradazione della mobilità dei portatori e della transconduttanza del dispositivo;
- aumento del rumore elettronico.

### 2.5.1 Variazione della tensione di soglia

La variazione  $\Delta V_T$  della tensione di soglia di un transistor MOS dovuta alla radiazione ionizzante è una conseguenza della carica intrappolata nell'ossido e dell'aumento degli stati interfacciali. La variazione della tensione di soglia risulta differente nel caso di dispositivi a canale  $N$  e dispositivi a canale  $P$ ; infatti dal momento che la carica intrappolata nell'ossido è sempre positiva si avranno delle variazioni in direzioni opposte nel caso di dispositivi di diversa polarità. In particolare per gli NMOS in letteratura si può riscontrare un abbassamento della tensione di soglia per bassi valori della dose integrata dovuto alla carica positiva intrappolata nell'ossido e un innalzamento della stessa per elevati valori di dose dovuto essenzialmente alle cariche negative accumulate nelle trappole all'interfaccia. Per quanto riguarda i PMOS si ha invece tendenza costante alla diminuzione. Queste variazioni sono in buon accordo con quanto affermato nei paragrafi 2.4.3 e 2.4.4 poiché per i dispositivi a canale  $N$  operanti in zona attiva gli stati interfacciali si caricano negativamente compensando la carica positiva intrappolata nell'ossido di silicio, mentre nei dispositivi  $P$  gli stati interfacciali si caricano positivamente sommando il proprio contributo a quello della carica presente nell'ossido (figura 2.6).



**Figura 2.6:** Variazione della tensione di soglia in funzione della *dose totale* assorbita per dispositivi a canale  $N$  e  $P$  in differenti condizioni di funzionamento.

L'espressione classica della tensione di soglia per il MOSFET ideale può essere espressa secondo la definizione:

$$V_T = V_{FB} + 2\phi_F + \sqrt{\frac{2qN_A\epsilon_S 2\phi_F}{C_{ox}'^2}} \quad (2.13)$$

dove

$$V_{FB} = \phi_{MS} - \frac{Q_0'}{C_{ox}'} \quad (2.14)$$

Nel caso particolare di un dispositivo sottoposto ad irraggiamento si deve modificare l'equazione 2.13 tenendo conto degli effetti dovuti alla carica nell'ossido e all'interfaccia, per cui l'espressione di  $V_T$  diventa:

$$V_T = \phi_{MS} + 2\phi_F + \sqrt{\frac{2qN_A\epsilon_S 2\phi_F}{C_{ox}'^2}} - \frac{Q_0'}{C_{ox}'} - \frac{Q_{it}'}{C_{ox}'} - \frac{Q_{ox}'}{C_{ox}'} \quad (2.15)$$

dove  $Q_0'$  è la carica già presente nell'ossido per unità di area,  $Q_{it}'$  la carica all'interfaccia per unità di area e  $Q_{ox}'$  la carica nell'ossido dovuta alle radiazioni per unità di area. Quindi possiamo esprimere la variazione della soglia dovuta alla variazione della carica efficace nell'ossido e alla carica all'interfaccia come:

$$\Delta V_T = \Delta V_{ox} + \Delta V_{it} = -\frac{Q_{ox}'}{C_{ox}'} - \frac{Q_{it}'}{C_{ox}'} \quad (2.16)$$

### Variazione della soglia dovuta alla carica nell'ossido

L'effetto sulla tensione di soglia dell'accumulo di carica positiva all'interno dell'ossido può essere qualitativamente spiegato ricordando il principio di funzionamento del transistor MOSFET. Infatti, se consideriamo un transistor a canale N, un accumulo di carica positiva nell'ossido, per effetto della radiazione ionizzante, genera un richiamo di elettroni dal substrato verso la zona in cui si forma il canale. Di conseguenza è facile intuire che servirà una tensione di gate inferiore per formare lo strato di inversione. Nel caso di un dispositivo a canale P invece gli elettroni richiamati dalla carica positiva contrastano la formazione del canale conduttivo di tipo P. Per questo motivo è necessario applicare una tensione in modulo più elevata per creare il canale.

La carica intrappolata nell'ossido dà origine ad una variazione della *tensione di banda piatta* e quindi una variazione della  $V_T$  che possiamo esprimere come:

$$\Delta V_{ox} = -\frac{Q_{ox}'}{C_{ox}'} = -\frac{1}{C_{ox}'} \int_0^{t_{ox}} \frac{x}{t_{ox}} \rho_{ox}(x) dx \quad (2.17)$$


dove  $\phi_{ox}$  è la densità di carica nell'ossido dovuta alle radiazioni. La variazione di tensione è negativa perché la carica accumulata è positiva. Inoltre questo effetto dipende dalla posizione della carica rispetto all'interfaccia; in particolare più vicina è la carica all'interfaccia maggiore è la variazione della  $V_T$ .

### Variazione della soglia dovuta alla carica all'interfaccia ossido silicio

Dalla variazione della carica all'interfaccia dipende il contributo di  $\Delta V_{it}$  che si trova nella formula 2.16. Se la distribuzione di carica viene considerata, per semplicità, bidimensionale, possiamo esprimere questo contributo come  $\Delta V_{it} = -Q'_{it}/C'_{ox}$  dove  $Q'_{it}$  rappresenta la differenza tra la carica per unità di area che riempie gli stati interfacciali prima e dopo l'irraggiamento. Abbiamo visto nel paragrafo 2.4.4 che le trappole sono di tipo *donatore* se neutre al di sotto del livello di Fermi e cariche positivamente al di sopra, mentre sono di tipo *accettore* se cariche negativamente al di sotto del livello di Fermi e neutre al di sopra.

Come si può notare in figura 2.7, la quantità di carica per unità di area all'interfaccia dipende dal piegamento della banda di conduzione in quel punto. Questa quantità nel caso di trappole di tipo donatore, sarà uguale all'integrale tra il livello di Fermi e il limite inferiore della banda di conduzione, della densità degli stati trappola:

$$Q'_{it}(\phi_s) = q \int_{E_F}^{E_c + q\phi_s} D_{it}(E) dE \quad (2.18)$$



**Figura 2.7:** Piegamento delle bande all'interfaccia  $SiO_2-Si$  per transistori a canale N e P.

Per quanto riguarda gli accettori l'integrale dovrà essere calcolato tra il livello di Fermi e il limite superiore della banda di valenza:

$$Q'_{it}(\phi_s) = -q \int_{E_v - q\phi_s}^{E_F} D_{it}(E) dE \quad (2.19)$$

Nelle precedenti espressioni  $E_c$  e  $E_v$  sono il limite della banda di conduzione e di valenza nel bulk e  $q\phi_s$  è il piegamento della banda all'interfaccia e  $D_{it}(E)dE$  è il numero di trappole con energia compresa tra  $E$  ed  $E+dE$  per unità di superficie. Gli stati all'interfaccia crescono in modo più lento rispetto all'accumulo di carica nell'ossido; per questo motivo l'effetto dovuto a  $\Delta V_{it}$  inizia ad avere un ruolo importante a dosi integrate più elevate rispetto a quello dovuto a  $\Delta V_{ox}$ . Inoltre questo fenomeno riesce a spiegare perché nel caso di dispositivi a canale  $N$  la tensione di soglia in funzione della dose assorbita all'inizio decresce per risalire a dosi totali maggiori.

Per determinare lo spostamento della tensione di soglia dovuto alle cariche intrappolate all'interfaccia vengono utilizzate due tecniche particolari, la prima basata sulla misura dello *swing*, la seconda basata sulla misura della corrente di sottosoglia. Prenderemo qui in considerazione solo la prima, in quanto più immediata e applicabile alle misure sperimentali. Lo **swing**  $S$ , è definito come la tensione di gate necessaria a ridurre la corrente di sottosoglia di una decade:

$$S = \log(10) \cdot \left[ \frac{dV_{GS}}{dI_D} \right] \quad (2.20)$$

dove  $\log(x)$  indica il logaritmo in base 10 di  $x$ . In figura 2.8 vengono riportate le caratteristiche  $I_D$ - $V_{GS}$  in scala semilogaritmica per alcuni dispositivi PMOS; in essa viene evidenziata la zona delle correnti di leakage. Il coefficiente angolare della retta interpolante la caratteristica nella regione di sottosoglia è il reciproco dello swing.


Possiamo esprimere lo *swing* come [7]:

$$S_0 = \frac{kT}{q} \cdot \log(10) \cdot \left( 1 + \frac{C'_d}{C'_{ox}} \right) \quad (2.21)$$

dove  $C'_d$  e  $C'_{ox}$  sono le capacità per unità di area della regione di svuotamento nel canale e dell'ossido di gate. L'accumulo di cariche all'interfaccia, dovuto alle radiazioni ionizzanti, modifica la pendenza della corrente di sottosoglia a causa della presenza di nuove cariche. Questo effetto genera una variazione dello *swing*, la cui nuova espressione  $S_{it}$  dopo l'irraggiamento, è

$$S_{it} = \frac{kT}{q} \cdot \log(10) \cdot \left( 1 + \frac{C'_d + C'_{it}}{C'_{ox}} \right) = S_0 \left( 1 + \frac{C'_{it}}{C'_{sc} + C'_{ox}} \right) \quad (2.22)$$






**Figura 2.8:** Caratteristiche  $I_D$ - $V_{GS}$  in scala semilogaritmica; in evidenza la regione di sottosoglia.

dove  $C'_{sc}$  è la capacità di carica spaziale del semiconduttore,  $C'_{it}$  è la capacità per unità di area associata alla carica intrappolata all'interfaccia, che può essere espressa, tenendo conto che il suo effetto è paragonabile a quello di una capacità aggiuntiva nel sistema MOS, come:

$$C'_{it}(\phi_s) = \frac{dQ'_{it}(\phi_s)}{d\phi_s} = qD_{it}(q\phi_s) \quad (2.23)$$

Il circuito equivalente corrispondente a questa situazione viene mostrato in figura 2.9. Infine la variazione della densità di stati all'interfaccia,  $\Delta D_{it}$ , può



**Figura 2.9:** Circuito equivalente di una capacità MOS, che include le trappole all'interfaccia.

essere calcolata come:

$$\Delta D_{it} = \left[ \frac{C'_{ox}}{kT \ln(10)} \right] (S_{it} - S_0) \quad (2.24)$$

A questo punto possiamo integrare l'equazione 2.23 sul gap proibito, supponendo che gli stati all'interfaccia siano carichi positivamente per gli NMOS e negativamente per i PMOS. L'integrale sul gap si riduce ad essere calcolato tra gli estremi  $\phi_B$  e  $2\phi_B$ , dato che per  $\phi_S = \phi_B$  lo spostamento del livello di Fermi comincia a caricare gli stati all'interfaccia, e per  $\phi_S = 2\phi_B$  si giunge alla condizione di soglia, oltre la quale il potenziale rimane bloccato a  $2\phi_B$ . Si ottiene in questo modo il contributo alla tensione di soglia dato dagli stati interfacciali:

$$\Delta V_{it} = \frac{q\Delta D_{it}\phi_B}{C'_{ox}} = \Delta S \cdot \frac{q\phi_B}{\ln(10)kT} \quad (2.25)$$

dove

$$\Delta S = S_{it} - S_0 \quad (2.26)$$

Conoscere il valore di  $\Delta V_{it}$  risulta molto utile quando si vogliono avere informazioni sulla qualità dell'ossido e dell'interfaccia ossido-silicio. Inoltre questo fattore è determinante per caratterizzare l'annealing e le cariche intrappolate all'interfaccia e nell'ossido.

### 2.5.2 Variazione della corrente di sottosoglia e delle correnti parassite

La corrente di sottosoglia in un dispositivo MOSFET è definita come quella corrente che fluisce tra drain e source quando la tensione applicata tra gate e source è minore della tensione di soglia. Variazioni della corrente in queste condizioni di funzionamento risultano essere molto critiche soprattutto quando il MOS è usato come interruttore.


#### Variazione della corrente di sottosoglia

Consideriamo, per fissare le idee, un MOS a canale N. L'aumento della corrente di sottosoglia per un transistor di questo tipo esposto a radiazioni ionizzanti è legato a due fattori predominanti. Il primo è la diminuzione della tensione di soglia, il secondo è la diminuzione della pendenza della caratteristica  $I_D - V_{GS}$  nella zona di sottosoglia. In realtà nelle considerazioni fatte sopra abbiamo supposto che la variazione della soglia in un NMOS fosse negativa. Tuttavia per quanto riguarda le tecnologie moderne, alle quali appartiene quella studiata in

questo lavoro di tesi, bisogna prendere in considerazione la diminuzione dello spessore dell'ossido  $t_{ox}$ . Nel caso particolare della tecnologia STM HCMOS8D con lunghezza minima di canale  $0.18 \mu m$ , questo parametro risulta essere di  $4 nm$ . In letteratura [7] si nota che per una tecnologia con  $t_{ox} < 10 nm$  il contributo alla variazione della soglia dato da  $\Delta V_{ox}$  può essere inferiore a quello fornito da  $\Delta V_{it}$ . Questo è dovuto a due fattori tendenti entrambi a ridurre il contributo  $\Delta V_{ox}$ : il volume di ossido (e la conseguente riduzione del numero di lacune intrappolate) e l'annealing per effetto tunnel. Per quanto riguarda i PMOS si assiste anche in questo caso ad una diminuzione della pendenza della caratteristica  $I_D-V_{GS}$  in regione di sottosoglia, alla quale si accompagna un aumento della  $V_T$ . Quindi ci si aspetta, a parità di condizioni di polarizzazione, una riduzione della corrente dopo l'irraggiamento.

### Aumento delle correnti parassite

Un ulteriore contributo alla variazione della corrente dopo l'irraggiamento per un dispositivo a canale N è dato dalla creazione di percorsi conduttivi parassiti tra source e drain in una regione del dispositivo chiamata *bird's beak* e nella zona di ossido di campo che separa due dispositivi adiacenti. In quest'ultima regione l'ossido è molto più spesso di quello di gate, e quindi la carica positiva intrappolata in seguito all'esposizione alla radiazione può essere tale da creare nel silicio, in prossimità dell'interfaccia, un canale conduttivo di elettroni che collega drain e source. Il transistor parassita è rappresentato da una combinazione di diversi transistori posti in parallelo tra loro con differente larghezza  $\Delta W$  e lunghezza di canale uguale a quella del dispositivo principale (vedi figura 2.10). L'effetto finale che si ha sulle caratteristiche  $I_D-V_{GS}$  dipende fortemente dalla dose totale assorbita e dalla qualità dell'ossido. Per quanto riguarda i dispositivi a canale P la formazione di transistori parassiti non produce alcun effetto in quanto l'accumulo di carica è positivo e la conduzione tra drain e source avviene per trasporto di lacune e non di elettroni.



**Figura 2.10:** Esempio di formazione di transistori parassiti.

### 2.5.3 Degradazione della mobilità dei portatori e della transconduttanza

La variazione della mobilità dovuta alle radiazioni ionizzanti è essenzialmente dovuta alla formazione di trappole all'interfaccia, poiché la conduzione nei MOS dipende dal movimento dei portatori vicino all'interfaccia  $SiO_2-Si$ . Questa dipendenza della mobilità dalla concentrazione  $N_{it}$  degli stati trappola viene espressa tramite la seguente formula:

$$\mu = \frac{\mu_0}{1 + \alpha \cdot (\Delta N_{it})} \quad (2.27)$$

dove  $\mu_0$  rappresenta la mobilità prima dell'irraggiamento,  $\Delta N_{it}$  l'aumento delle trappole all'interfaccia e  $\alpha$  un parametro tipico della tecnologia che assume valori dell'ordine di  $10^{-14} cm^2$ . Infine possiamo affermare che l'effetto di degradazione della mobilità porta ad una diminuzione della transconduttanza di canale definita nelle equazioni 1.16 e 1.17. Da queste espressioni si evince la dipendenza di  $g_m$  da  $\mu$  in zona lineare e da  $\mu^{1/2}$  in zona di saturazione con conseguente diminuzione della transconduttanza, a parità di condizioni di polarizzazione, dopo l'irraggiamento.

### 2.5.4 Aumento del rumore elettronico

L'aumento del rumore elettronico del transistor MOSFET interessa i contributi di rumore termico e di rumore flicker. Consideriamo in dettaglio le sorgenti di rumore bianco. Il rumore associato alla resistenza del polisilicio cristallino non varia a seguito dell'irraggiamento in quanto il polisilicio è un materiale a bassa resistività e dunque non è sensibile agli effetti della radiazione ionizzante. Per quanto riguarda il rumore associato alla resistenza di substrato non si aspettano sostanziali variazioni in quanto, come nel caso del polisilicio, la mobilità dei portatori nel silicio drogato è sufficientemente alta da considerare una pronta ricombinazione dopo il passaggio della particella ionizzante. Il cambiamento dello spettro di rumore bianco può essere associato alla variazione del rumore termico di canale. Infatti il livello di rumore, riportato al gate, è inversamente proporzionale (vedi equazione 1.54) alla transconduttanza di canale  $g_m$ . Dal momento che la transconduttanza diminuisce a seguito dell'irraggiamento per effetto della riduzione della mobilità dei portatori ci aspettiamo un aumento del contributo di rumore termico di canale.

La variazione del rumore  $1/f$  in seguito all'irraggiamento è imputabile alla variazione della tensione di soglia [7]. In particolare l'aumento del rumore flicker viene messo in relazione con la carica positiva intrappolata nell'ossido in prossimità dell'interfaccia e con le trappole di bordo.

## 2.6 Effetti da evento singolo

Per effetti da evento singolo (SEE, *Single Event Effect*) si intendono tutti quegli effetti dovuti al passaggio di una singola particella che genera una variazione del funzionamento di uno o più dispositivi e dell'intero circuito a cui essi appartengono. Nel caso in cui il danno sia reversibile si parla di *soft error*, nel caso in cui non sia reversibile di *hard error*.

### 2.6.1 Soft error

Uno dei più importati e frequenti *soft error* è il cosiddetto SEU (Single Event Upset), che consiste nella modifica istantanea dello stato logico di una cella di memoria indotta dalla carica rilasciata a causa del transito di una particella. Questo tipo di problema riguarda in particolare i circuiti digitali e le celle di memoria statiche. La crescente densità di integrazione delle tecnologie CMOS rende i moderni circuiti più sensibili a questo effetto poiché viene ridotta la quantità di carica immagazzinata per bit di informazione.

Una seconda categoria di effetti è denominata MBU (Multiple Bit Upset). Il

MBU è analogo al SEU ma coinvolge più di un dispositivo nel medesimo istante. Esistono tre differenti eventi che possono dare origine ad un danno di questo tipo. Nel primo caso una particella colpisce il circuito integrato con un angolo molto vicino a  $90^\circ$ , attraversando in questo modo il volume di più transistori adiacenti. Nel secondo caso la particella impatta perpendicolarmente il circuito depositando una quantità di energia in grado di cambiare l'informazione presente ad uno o più nodi. Nel terzo caso due particelle colpiscono due dispositivi adiacenti modificando l'informazione contenuta ed influenzando eventualmente anche i dispositivi adiacenti.

### 2.6.2 Hard error

Fanno parte degli *hard error* i fenomeni quali il SEL (Single Event Latch-up), nel quale la presenza di un transistor parassita PNP porta all'aumento della corrente e alla distruzione del dispositivo se il latch up non viene interrotto prontamente.

Esistono effetti denominati SEGR (Single Event Gate Rupture) che consistono nella rottura dell'ossido di gate dovuto alla particella ionizzante. Questo fenomeno è molto importante nel caso in cui sia presente un campo elettrico elevato nell'ossido come per esempio nel caso di MOSFET che lavorano in saturazione.

Nel caso di dispositivi MOSFET singoli, come quelli studiati in questo lavoro di tesi, gli effetti da singolo evento non sono facilmente rilevabili non essendo i transistori irraggiati inseriti in un contesto più ampio quale un circuito o una cella di memoria.



## Capitolo 3

# Studio sperimentale degli effetti delle radiazioni ionizzanti


### 3.1 Descrizione e dosimetria della sorgente

I dispositivi a canale N e P, appartenenti alla tecnologia STM CMOS8D da  $0.18\ \mu\text{m}$ , sono stati irraggiati presso il Laboratorio di Energia Nucleare Applicata (L.E.N.A.) dell'Università di Pavia, dove è disponibile una sorgente di  $^{60}\text{Co}$ . Il  $^{60}\text{Co}$  emette due fotoni per disintegrazione con un'energia chiaramente definita nello spettro elettromagnetico dei raggi  $\gamma$ . Il tempo di decadimento del  $^{60}\text{Co}$  è di 5.26 anni e l'energia associata alle due transizioni atomiche presentate in figura 3.1, che portano alla formazione di  $^{60}\text{Ni}$ , vale rispettivamente  $1.173\ \text{MeV}$  e  $1.332\ \text{MeV}$ . Per una data sorgente di radiazione, la dose assorbita da un materiale X è legata alla dose assorbita da un materiale Y dalla relazione:

$$D_X(E_0) = \frac{\left(\frac{\mu}{\rho}\right)_X(E_0)}{\left(\frac{\mu}{\rho}\right)_Y(E_0)} \cdot D_Y(E_0) \quad (3.1)$$

dove  $E_0$  è l'energia di una radiazione monocromatica e  $\left(\frac{\mu}{\rho}\right)$  è il coefficiente di assorbimento di massa del materiale. Nell'aprile 1998 il *dose rate* della sorgente era di circa  $43\ \text{rad/s}$  ( $0.43\ \text{Gy/s}$ ) in acqua corrispondente a un *dose rate* nel





**Figura 3.1:** Schema del decadimento del  $^{60}\text{Co}$ .

silicio di  $39 \text{ rad/s}$  ( $0.39 \text{ Gy/s}$ ), essendo il fattore di conversione

$$\frac{\left(\frac{\mu}{\rho}\right)_{Si}(E_0)}{\left(\frac{\mu}{\rho}\right)_{H_2O}(E_0)} = \frac{0.02670 \text{ cm}^2\text{g}^{-1}}{0.02975 \text{ cm}^2\text{g}^{-1}} \simeq 0.9 \quad (3.2)$$

Il dose rate  $D'$  segue la legge fondamentale del decadimento,

$$\frac{dN}{dT} = -\lambda_d N \quad (3.3)$$


dove  $N$  è il numero di nuclei radioattivi e  $\lambda_d$  la costante di decadimento del radioisotopo data da

$$\lambda_d = \frac{\ln 2}{\text{tempo di dimezzamento}} \quad (3.4)$$

Si ottiene allora:

$$D' = D'_0 \exp(-\lambda_d t) \quad (3.5)$$

dove  $D'_0$  è il dose rate al tempo  $t = 0$ . Dall'equazione 3.5 è possibile ricavare il dose rate attuale della sorgente che si attesta sui  $25 \text{ rad/s}$  ( $0.25 \text{ Gy/s}$ ) in silicio. La sezione trasversale della sorgente viene schematicamente rappresentata in



**Figura 3.2:** Sezione verticale della sorgente contenete le barre di  $^{60}\text{Co}$ .

figura 3.2. Il pozzetto, sul fondo del quale sono disposte le barre cilindriche di  $^{60}\text{Co}$ , è profondo 4 m e ha un diametro di circa 10 cm. Tutta la struttura è schermata da un'anima di acciaio ed è avvolta da una struttura interrata di cemento armato.

## 3.2 Condizioni di irraggiamento e di misura

In questo paragrafo verranno descritte le condizioni di irraggiamento e di misura dei dispositivi. In particolare, le condizioni di polarizzazione dei dispositivi durante l'irraggiamento sono state scelte in maniera tale da accentuare gli effetti delle radiazioni.


### 3.2.1 Polarizzazione dei dispositivi

Al fine di fornire le tensioni di polarizzazione desiderate ai dispositivi, sono state realizzate due board di test differenti sulle quali sono stati montati i chip contenenti i transistori a canale P e a canale N. In particolare si è scelto di irraggiare i transistori nelle seguenti condizioni:


- **PMOS:** tutti i terminali a massa;

- **NMOS:** tutti i terminali a massa, fatta eccezione per quelli di gate polarizzati alla tensione massima consentita dalla tecnologia, cioè 1.6 V.

È noto che gli effetti dell'irraggiamento sui parametri elettrici del MOSFET dipendono dal movimento e dall'intrappolamento delle lacune nell'ossido e dall'intrappolamento di cariche all'interfaccia  $SiO_2-Si$ . Possiamo quindi affermare che le condizioni di polarizzazione scelte favoriscono lo spostamento delle lacune verso il canale e accrescono gli effetti della radiazione ionizzante. Infatti considerando il caso di un transistor a canale N, la tensione positiva applicata tra gate e substrato durante l'irraggiamento aumenta la probabilità di spostamento delle lacune verso l'interfaccia con il silicio e favorisce l'intrappolamento di portatori e la formazione degli stati interfacciali (si veda il capitolo 2). Nel caso di un dispositivo a canale P la tensione nulla applicata non favorisce nè ostacola lo spostamento di lacune; costituisce comunque una condizione peggiore rispetto all'applicazione di una tensione negativa al gate, che contrasterebbe lo spostamento delle lacune verso l'interfaccia  $SiO_2-Si$ . Queste condizioni di funzionamento possono essere individuate in circuiti digitali CMOS in cui i transistori sono polarizzati in uno stato di accensione (tensione di gate positiva riferita al substrato per un dispositivo a canale N, tensione di gate negativa riferita al substrato per un transistor a canale P) o di spegnimento (tensione di gate uguale a quella del substrato per entrambe le polarità di canale). Nelle figure 3.3 e 3.4 viene mostrato il circuito di polarizzazione utilizzato durante l'irraggiamento. Per i dispositivi a canale N è stato effettuato un filtraggio elementare dell'alimentazione positiva attraverso due condensatori. In tabella 3.1 sono riportate le geometrie dei dispositivi a canale N e P sottoposti ad irraggiamento.



**Figura 3.3:** Circuito di polarizzazione per dispositivi PMOS.



**Figura 3.4:** Circuito di polarizzazione per dispositivi NMOS.

<i>PMOS</i>					
$W[\mu m]$	$L = 0.20 \mu m$	$L = 0.35 \mu m$	$L = 0.50 \mu m$	$L = 0.70 \mu m$	$L = 1.00 \mu m$
100	X				
200	X	X	X	X	
600	X				
1000	X				
2000	X	X		X	X

<i>NMOS</i>					
$W[\mu m]$	$L = 0.20 \mu m$	$L = 0.35 \mu m$	$L = 0.50 \mu m$	$L = 0.70 \mu m$	$L = 1.00 \mu m$
20	X		X		X
100	X				
200	X	X	X	X	X
600	X				
1000	X				
2000	X	X	X	X	X


**Tabella 3.1:** Geometrie dei dispositivi a canale N e P sottoposti ad irraggiamento.

### 3.2.2 Caratteristiche misurate

Prima dell'irraggiamento e al termine di ogni *step* sono state effettuate misure statiche (tabella 3.2) mediante lo strumento HP 4145B Semiconductor Parameter Analyzer. Dalle caratteristiche  $I_D$ - $V_{GS}$  con  $V_{DS}$  pari a 50 *mV* per i dispositivi a canale N e -50 *mV* per i dispositivi a canale P sono stati ricavati parametri quali la tensione di soglia  $V_T$ , il fattore di riduzione della mobilità  $\theta$  dovuto al campo elettrico trasversale e il guadagno del dispositivo  $\beta$  che verranno confrontati, al variare della dose assorbita, con quelli estratti nel capitolo 1. Attraverso le caratteristiche  $I_D$ - $V_{GS}$  con  $V_{DS}$  uguale a 0.8 *V* per i dispositivi a canale N e -0.8 *V* per i dispositivi a canale P sono stati estratti i valori della transconduttanza di canale  $g_m$ , per verificarne la degradazione dovuta all'irraggiamento, e i valori delle correnti di leakage e di sottosoglia. Grazie all'utilizzo dello strumento HP 4195A Network/Spectrum Analyzer sono state effettuate ad ogni *step* di irraggiamento delle misure di densità spettrale di rumore riferita all'ingresso dei dispositivi. In particolare, presso il Laboratorio di Strumentazione Elettronica dell'Università di Pavia è stata realizzata una catena di misura (figura 3.5) che comprende un amplificatore a transimpedenza, appositamente realizzato. Essa permette di rilevare la funzione di trasferimento (f.d.t) del sistema, che comprende il dispositivo sotto misura (DUT, Device Under Test) e lo stadio di amplificazione, misurare il rumore totale e infine dividerlo per il quadrato della f.d.t. per riportarlo al gate del DUT [9], [10]. Le misure sono state effettuate in un range di frequenze compreso tra 1 *kHz* e 100 *MHz* tenendo fissa la tensione di drain a  $\pm 0.8$  *V* e polarizzando il gate in modo che nei dispositivi scorresse una corrente di 0.25 *mA* o di 0.50 *mA*. La scelta di questi valori relativamente bassi di corrente dipende dal fatto che i transistori MOSFET sono generalmente utilizzati in circuiti elettronici ad alta densità di integrazione e operano, di conseguenza, in condizioni di ridotto consumo di potenza.

Caratteristica	Tipo di canale	$V_{GS}$	$V_{DS}$
$I_D - V_{GS}$	N	0 ÷ 1.6 <i>V step</i> 0.01 <i>V</i>	50 <i>mV</i>
$I_D - V_{GS}$	P	0 ÷ -1.6 <i>V step</i> -0.01 <i>V</i>	-50 <i>mV</i>
$I_D - V_{GS}$	N	-0.5 ÷ 1.6 <i>V step</i> 0.01 <i>V</i>	0.8 <i>V</i>
$I_D - V_{GS}$	P	0.5 ÷ -1.6 <i>V step</i> -0.01 <i>V</i>	-0.8 <i>V</i>

**Tabella 3.2:** Caratteristiche statiche acquisite ad ogni *step*.



**Figura 3.5:** Schema a blocchi del circuito utilizzato per misurare la densità spettrale di rumore.

### 3.2.3 Step di irraggiamento

Al fine di tenere sotto controllo l'evoluzione dei parametri caratteristici dei dispositivi e della tecnologia CMOS8D, la dose finale di  $300 \text{ kGy}$  è stata raggiunta attraverso quattro step di irraggiamento. I primi due step sono stati scelti con l'obiettivo di avere dosi intermedie confrontabili con i livelli raggiunti, in un precedente lavoro di caratterizzazione, per dispositivi appartenenti alla medesima tecnologia ma fatti funzionare, durante l'irraggiamento, in condizioni di lavoro diverse. Gli ultimi due step hanno consentito di arrivare ad una dose integrata mai raggiunta prima in dispositivi realizzati con questo processo di fabbricazione. Nella tabella 3.3 viene riportato il valore della dose assorbita parziale corrispondente ad ogni passo di irraggiamento e il tempo di esposizione in ore relativo a ciascuno step.


<i>Numero di step</i>	<i>Dose totale [kGy]</i>	<i>Tempo di esposizione [ore]</i>
step 1	25	27.5
step 2	95	77.5
step 3	200	114
step 4	300	114

**Tabella 3.3:** Dose assorbita e tempi di esposizione per ogni step di irraggiamento.

### 3.3 Risultati sperimentali

#### 3.3.1 Caratteristiche statiche

Attraverso la misura delle caratteristiche  $I_D-V_{GS}$ , effettuate ai vari step di irraggiamento, è possibile verificare la tolleranza alle radiazioni  $\gamma$  dei transistori MOS a canale P ed N rispetto ad alcuni parametri quali le correnti di sotto-



**Figura 3.6:** Caratteristiche  $I_D-V_{GS}$  in scala semilogaritmica al variare della dose assorbita per dispositivi a canale N.


soglia e di leakage, la transconduttanza, la tensione di soglia. In particolare vengono riportate le caratteristiche in scala semilogaritmica per evidenziare la variazione della corrente di sottosoglia dovuta alle radiazioni ionizzanti. Si può notare che, per quanto riguarda i dispositivi a canale N, le variazioni più consistenti della corrente di leakage e di sottosoglia si verificano dopo il primo step di irraggiamento (figura 3.6). Queste variazioni delle correnti parassite sono in genere attribuite alla formazione di percorsi parassiti tra source e drain nella zona chiamata *bird's beak*. I risultati sperimentali conducono invece in un'altra direzione come si vedrà tra poco. In particolare si nota un aumento iniziale di più di due ordini di grandezza di queste correnti e una variazione meno marcata all'aumentare della dose integrata. Sia per i dispositivi a canale P sia per i dispositivi a canale N, la corrente di leakage appare elevata già prima dell'irraggiamento; tuttavia per  $V_{GS} \geq 0$  V la corrente di sottosoglia prevale su quella di leakage, a causa del basso valore della tensione di soglia. Si osservi a questo proposito che, poiché la pendenza della caratteristica  $I_D$ - $V_{GS}$  in zona di sottosoglia dipende esclusivamente, fissata la temperatura, da fenomeni fisici fondamentali (termodinamica della distribuzione di Boltzmann dei portatori) la progressiva riduzione della tensione di soglia associata allo *scaling* tecnologico determina inevitabilmente un aumento delle correnti di sottosoglia. Dai risultati sperimentali di figura 3.6 appare evidente che i dispositivi ad area minima presentano una variazione notevole della corrente di sottosoglia dovuta agli effetti della radiazione ionizzante.

Per quanto riguarda i dispositivi MOS a canale P, vengono riportate in figura 3.7 le caratteristiche  $I_D$ - $V_{GS}$  in scala semilogaritmica. Si nota una diminuzione della corrente di sottosoglia dovuta alle radiazioni ionizzanti con conseguente traslazione della tensione di soglia verso tensioni più elevate in modulo. Anche in questo caso si può notare un aumento della corrente di leakage di diversi ordini di grandezza che risulta indipendente dal particolare dispositivo preso in esame. Al fine di trovare una spiegazione ad un aumento

Caratteristica	Tipo di canale	$V_{GS}$	$V_{DS}$
$I_S - V_{GS}$	N	-0.5 ÷ 1.6 V step 0.01 V	0.8 V
$I_S - V_{GS}$	P	0.5 ÷ -1.6 V step -0.01 V	-0.8 V
$I_{Well} - V_{GS}$	N	-0.5 ÷ 1.6 V step 0.01 V	0.8 V
$I_{Well} - V_{GS}$	P	0.5 ÷ -1.6 V step -0.01 V	-0.8 V


**Tabella 3.4:** Caratteristiche  $I_S - V_{GS}$ ,  $I_{Well} - V_{GS}$  effettuate per investigare le origini della corrente di leakage.






**Figura 3.7:** Caratteristiche  $I_D$ - $V_{GS}$  in scala semilogaritmica al variare della dose assorbita per dispositivi a canale P.

così marcato delle correnti di leakage sono state effettuate misure della corrente di source ( $I_S$ ) e della corrente inversa tra drain e substrato ( $I_{Well}$ ) nelle condizioni riportate in tabella 3.4. I risultati sperimentali evidenziano come, sia per quanto riguarda i dispositivi a canale N, sia per quanto riguarda i dispositivi a canale P, la variazione della corrente di leakage dipenda esclusivamente dal valore della corrente inversa tra drain e substrato e come questa variazione dipenda dalla dose integrata. In figura 3.8 sono riportati sullo stesso grafico la corrente di drain, quella di source e la corrente inversa tra drain e substrato misurate dopo l'irraggiamento finale per alcuni dei MOSFET investigati. Si può notare come la corrente di leakage coincida con la  $I_{Well}$ . Infine viene proposto in figura 3.9 un confronto tra il valore della corrente inversa tra drain e substrato per dispositivi differenti a parità di condizioni di irraggiamento e di polarizzazione. Questi risultati evidenziano la sostanziale uguaglianza tra le  $I_{Well}$  al variare delle dimensioni del dispositivo. Nel caso dei transistori a canale N, il comportamento delle curve per valori di  $V_{GS}$  superiori al volt è determinato dal raggiungimento del valore limite (*compliance*) imposto dallo



**Figura 3.8:** Confronto tra le caratteristiche  $I_S - V_{GS}$ ,  $I_{Well} - V_{GS}$  e  $I_D - V_{GS}$  per alcuni dispositivi a canale P ed N.


strumento alle correnti di drain e di source. Il differente valore di  $I_{Well}$  tra i dispositivi a canale N e dispositivi a canale P è probabilmente da mettere in relazione con la differenza tra i profili di drogaggio della regione di drain e del substrato. Il fatto che la corrente di leakage nei dispositivi irraggiati sembri essere indipendente dalle dimensioni del dispositivo contrasta con le ipotesi sulla sua natura. Ci si attenderebbe in effetti una proporzionalità diretta tra la




**Figura 3.9:** Confronto tra le caratteristiche  $I_{Well} - V_{GS}$  al variare delle dimensioni dei dispositivi per MOS a canale P ed N.

corrente di leakage e la larghezza del dispositivo, poiché l'area della giunzione tra drain e substrato è proporzionale a  $W$ . Questo comportamento potrebbe essere giustificato facendo l'ipotesi che la corrente di leakage fluisca attraverso una regione laterale della giunzione non dipendente dalla larghezza di canale.

La variazione delle correnti di soprasoglia, dovuta alle radiazioni ionizzanti, che emerge dalle figure 3.6 e 3.7 può essere attribuita alla degradazione della transconduttanza di canale dei dispositivi. Questo effetto dipende dalla riduzione della mobilità dei portatori dovuta all'aumento delle trappole all'interfaccia. Nella figura 3.10 vengono riportate le caratteristiche  $g_m - I_D$  ottenute prima e dopo l'assorbimento di una dose integrata di raggi  $\gamma$  pari a 300 kGy. Dall'analisi di questi risultati si nota una variazione, per quanto contenuta, della transconduttanza per i dispositivi a canale N per valori di corrente compresi tra 1 mA e 3 mA. Per correnti più basse la diminuzione risulta ancora più modesta anche per quanto riguarda i MOS con lunghezza minima di canale. Nel caso dei dispositivi a canale P le variazioni della transconduttanza di canale, presentate nella figura 3.11, appaiono meno evidenti se confrontate con le caratteristiche relative ai dispositivi a canale N. Questo risultato sperimentale dimostra l'ottima tolleranza dei dispositivi a canale P alle radiazioni ionizzanti, anche per quanto riguarda le particolari condizioni di polarizzazione utilizzate in questo studio. Inoltre, come nel caso degli NMOS, i dispositivi con lunghezza minima di canale non presentano variazioni considerevoli se confrontati con dispositivi con lunghezze di canale più elevate. In particolare i PMOS con  $L=0.20 \mu\text{m}$  e  $W=2000 \mu\text{m}$  e  $W=1000 \mu\text{m}$  presentano un'ottima tolleranza alle radiazioni  $\gamma$ ; in effetti la variazione della  $g_m$  alle correnti considerate risulta trascurabile.




**Figura 3.10:** Confronto tra le caratteristiche  $g_m - I_D$  al variare delle dimensioni dei dispositivi per MOS a canale N.




**Figura 3.11:** Confronto tra le caratteristiche  $g_m - I_D$  al variare delle dimensioni dei dispositivi per MOS a canale P.

Al fine di evidenziare la variazione della transconduttanza di canale all'aumentare della dose vengono riportate, nelle figure 3.12 e 3.13, le caratteristiche  $g_m - I_D$  per dispositivi MOS con differente polarità misurate ad ogni step di irraggiamento. Nell'intervallo di correnti considerato si nota una progressiva diminuzione della transconduttanza, che nel caso del dispositivo a canale P risulta essere molto contenuta. Estraeendo i valori della transconduttanza di canale al variare della dose, a particolari valori di corrente  $I_D$ , per i dispositivi




**Figura 3.12:** Confronto tra le caratteristiche  $g_m - I_D$  al variare della dose assorbita per PMOS  $W/L=200/0.50$ .




**Figura 3.13:** Confronto tra le caratteristiche  $g_m - I_D$  al variare della dose assorbita per NMOS  $W/L=2000/0.50$ .

presentati in figura 3.12 e 3.13, otteniamo i grafici riportati nelle figure 3.14 e 3.15. La variazione percentuale della transconduttanza a correnti di 0.25 e 0.50 mA si attesta, sia nel caso dei PMOS sia nel caso degli NMOS, su valori prossimi all'8 %. La diminuzione è più marcata per correnti più elevate e assume valori prossimi al 15 %. Nelle condizioni di basso consumo di potenza, tipiche dei circuiti CMOS, ovvero a correnti operative dell'ordine del centinaio



**Figura 3.14:** Variazione della transconduttanza di canale in funzione della dose a diversi valori di corrente per PMOS  $W/L=200/0.50$ .



**Figura 3.15:** Variazione della transconduttanza di canale in funzione della dose a determinati valori di corrente per NMOS  $W/L=2000/0.50$ .

di microampere, la riduzione della transconduttanza risulta dunque piuttosto contenuta.

### 3.3.2 Parametri di processo

La caratterizzazione dei dispositivi dal punto di vista delle radiazioni comprende l'estrazione dei parametri di processo ovvero la tensione di soglia  $V_T$ , il fattore  $\theta$  di riduzione della mobilità per effetto del campo elettrico trasversale

$\theta$  ed il guadagno  $\beta$  di ogni dispositivo al variare della dose integrata. Il metodo utilizzato per l'estrazione è stato presentato nel capitolo 1 e i valori ottenuti sono riportati in tabella 3.5, 3.6 e 3.7. Per quanto riguarda i dispositivi a canale P le tensioni di soglia sono riportate in valore assoluto.

<i>NMOS</i>				
<i>W/L</i>	<i>Dose</i>	$V_T[V]$	$\theta[1/V]$	$\beta[mA/V^2]$
2000/0.70	<i>Pre-rad</i>	0.420	3.245	1053.70
	25 <i>kGy</i>	0.434	2.701	943.37
	95 <i>kGy</i>	0.443	2.813	984.90
	200 <i>kGy</i>	0.444	4.813	946.87
	300 <i>kGy</i>	0.499	3.106	950.60
2000/0.50	<i>Pre-rad</i>	0.422	6.266	1600.0
	25 <i>kGy</i>	0.441	5.037	1348.8
	95 <i>kGy</i>	0.454	5.554	1358.7
	200 <i>kGy</i>	0.455	5.208	1361.7
	300 <i>kGy</i>	0.452	8.340	1350.7
2000/0.20	<i>Pre-rad</i>	0.475	43.86	9501.8
	25 <i>kGy</i>	0.469	39.49	7931.3
	95 <i>kGy</i>	0.474	22.91	5443.6
	200 <i>kGy</i>	0.476	28.82	5785.8
	300 <i>kGy</i>	0.479	21.99	5194.0
600/0.20	<i>Pre-rad</i>	0.452	8.016	1383.8
	25 <i>kGy</i>	0.469	7.168	1252.3
	95 <i>kGy</i>	0.479	8.108	1387.6
	200 <i>kGy</i>	0.489	8.084	1415.7
	300 <i>kGy</i>	0.494	7.176	1200.3
200/1.00	<i>Pre-rad</i>	0.423	0.8224	70.08
	25 <i>kGy</i>	0.441	0.7770	66.92
	95 <i>kGy</i>	0.443	0.8280	68.94
	200 <i>kGy</i>	0.450	0.7551	63.55
	300 <i>kGy</i>	0.452	0.7380	63.97

**Tabella 3.5:** Parametri estratti dalle misure sui dispositivi a canale N ad ogni *step* di irraggiamento.




<i>NMOS</i>				
$W/L$	<i>Dose</i>	$V_T[V]$	$\theta[1/V]$	$\beta[mA/V^2]$
200/0.70	<i>Pre-rad</i>	0.426	1.198	99.05
	25 <i>kGy</i>	0.442	1.078	93.77
	95 <i>kGy</i>	0.443	1.110	94.44
	200 <i>kGy</i>	0.464	1.092	95.33
	300 <i>kGy</i>	0.484	0.967	85.20
200/0.35	<i>Pre-rad</i>	0.436	1.484	201.85
	25 <i>kGy</i>	0.446	1.465	201.23
	95 <i>kGy</i>	0.444	1.536	198.12
	200 <i>kGy</i>	0.460	1.454	198.00
	300 <i>kGy</i>	0.461	1.454	191.61
100/0.20	<i>Pre-rad</i>	0.478	1.727	191.62
	25 <i>kGy</i>	0.518	1.771	186.38
	95 <i>kGy</i>	0.525	1.770	193.37
	200 <i>kGy</i>	0.536	1.551	180.10
	300 <i>kGy</i>	0.549	1.417	172.67
20/1.00	<i>Pre-rad</i>	0.417	0.3390	6.317
	25 <i>kGy</i>	0.437	0.3017	5.993
	95 <i>kGy</i>	0.452	0.3122	5.867
	200 <i>kGy</i>	0.498	0.3167	5.982
	300 <i>kGy</i>	0.506	0.3070	5.780
20/0.50	<i>Pre-rad</i>	0.431	0.3950	12.99
	25 <i>kGy</i>	0.458	0.3620	12.31
	95 <i>kGy</i>	0.472	0.3583	11.88
	200 <i>kGy</i>	0.482	0.3746	12.47
	300 <i>kGy</i>	0.521	0.2810	10.64

**Tabella 3.6:** Parametri estratti dalle misure sui dispositivi a canale N ad ogni *step* di irraggiamento.


<i>PMOS</i>				
$W/L$	$Dose$	$ V_T [V]$	$ \theta [1/V]$	$\beta[mA/V^2]$
2000/0.20	<i>Pre-rad</i>	0.471	6.620	1087.5
	25 <i>kGy</i>	0.470	7.606	1046.2
	95 <i>kGy</i>	0.477	6.148	1055.8
	200 <i>kGy</i>	0.484	7.028	1049.5
	300 <i>kGy</i>	0.514	6.041	980.4
1000/0.20	<i>Pre-rad</i>	0.479	2.984	465.8
	25 <i>kGy</i>	0.484	3.168	480.8
	95 <i>kGy</i>	0.484	2.785	481.7
	200 <i>kGy</i>	0.492	3.193	479.4
	300 <i>kGy</i>	0.497	3.162	479.5
600/0.20	<i>Pre-rad</i>	0.474	1.845	277.9
	25 <i>kGy</i>	0.480	1.967	289.5
	95 <i>kGy</i>	0.478	1.715	278.5
	200 <i>kGy</i>	0.487	1.780	277.9
	300 <i>kGy</i>	0.534	1.952	261.7
200/0.70	<i>Pre-rad</i>	0.465	0.4270	20.14
	25 <i>kGy</i>	0.468	0.4236	20.32
	95 <i>kGy</i>	0.470	0.4103	19.47
	200 <i>kGy</i>	0.473	0.4371	19.33
	300 <i>kGy</i>	0.484	0.4067	19.64
200/0.50	<i>Pre-rad</i>	0.465	0.6170	28.31
	25 <i>kGy</i>	0.473	0.8994	29.56
	95 <i>kGy</i>	0.462	0.6224	29.50
	200 <i>kGy</i>	0.641	0.4883	23.00
	300 <i>kGy</i>	0.604	0.4690	24.54
100/0.20	<i>Pre-rad</i>	0.469	4.433	51.37
	25 <i>kGy</i>	0.480	1.172	47.82
	95 <i>kGy</i>	0.472	0.8315	46.44
	200 <i>kGy</i>	0.494	0.8324	47.51
	300 <i>kGy</i>	0.578	0.6715	42.10

**Tabella 3.7:** Parametri estratti dalle misure sui dispositivi a canale P ad ogni *step* di irraggiamento.

Il comportamento della tensione di soglia in funzione della dose assorbita per alcuni dispositivi a canale P ed N viene riportato in figura 3.16. Eseguendo la media tra i valori ottenuti per i vari dispositivi a parità di dose integrata si ottengono gli andamenti riportati in figura 3.17. Nel caso di dispositivi a canale P la traslazione della caratteristica  $I_D-V_{GS}$  determina un aumento in valore assoluto della tensione di soglia al variare della dose che è attribuibile al progressivo aumento della densità di lacune intrappolate nell'ossido. Si può inoltre notare che l'aumento della tensione di soglia non supera il 5 % del valore iniziale per quanto riguarda i primi tre step di irraggiamento; la variazione è più pronunciata, con aumenti in alcuni casi del 12 %, alle dosi integrate maggiori. I risultati ottenuti per i dispositivi a canale N invece dimostrano una tendenza all'aumento della tensione di soglia che dipende essenzialmente dalle particolari condizioni di irraggiamento e dalle elevate dosi integrate rag-



**Figura 3.16:** Variazione della tensione di soglia dei dispositivi a canale P e N in tecnologia CMOS H8D in funzione della dose integrata.




**Figura 3.17:** Andamento della tensione di soglia dei dispositivi a canale P e N in tecnologia CMOSH8D in funzione della dose integrata.

giunte. In effetti la teoria prevede per gli NMOS una riduzione della tensione di soglia a bassi valori di dose integrata, ai quali prevale l'effetto di intrappolamento delle lacune nell'ossido. A valori elevati della dose, in cui predomina l'effetto legato alla generazione di stati trappola all'interfaccia ossido-silicio, la teoria prevede invece un aumento di  $V_T$ . L'effetto appena citato è favorito dalle particolari condizioni di polarizzazione imposte durante l'irraggiamento (vedi il capitolo 2).

Nei grafici 3.18 sono riportati i valori della costante di processo  $\mu_0 C_{ox}$  al variare della dose totale per dispositivi a canale N con  $W=200 \mu\text{m}$  e  $W=2000 \mu\text{m}$  e per dispositivi a canale P con  $W=200 \mu\text{m}$ . Nel caso dei transistori NMOS il punto relativo alla dose totale di  $300 \text{ kGy}$  è stato omesso; il risultato non è affidabile poiché il numero di dispositivi disponibili a quella dose era limitato. Comunque, almeno fino alla dose di  $200 \text{ kGy}$  la tendenza alla riduzione di  $\mu_0 C_{ox}$  è in accordo con le previsioni teoriche che chiamano in causa, a giustificazione di questo fenomeno, la generazione di stati trappola all'interfaccia ossido-canale. La tendenza alla riduzione della costante di processo con la dose assorbita si manifesta in maniera più accentuata nel caso dei dispositivi a canale P. Più che sui transistori di opposta polarità, in questi dispositivi sembrano aver agito le condizioni di polarizzazione imposte durante l'irraggiamento.

Infine vengono riportati in tabella 3.8 i valori di  $\mu_0 C_{ox}$  al variare della dose per MOS a canale P ed N. Per quanto riguarda gli NMOS la degradazione della costante di processo  $\mu_0 C_{ox}$  si attesta su valori inferiori al 20 % sia per transistori con  $W=200 \mu\text{m}$ , sia per quelli con  $W=2000 \mu\text{m}$ . Per i dispositivi a canale P la variazione è molto più elevata, circa il 55 % (si consideri comunque che, in questo caso, si tiene conto della misura fatta a  $300 \text{ kGy}$ ).



**Figura 3.18:** Andamento della costante di processo al variare della dose integrata per dispositivi a canale N con  $W=200 \mu\text{m}$  e  $W=2000 \mu\text{m}$  e a canale P con  $W=200 \mu\text{m}$ .

Dose Integrata [kGy]	$\mu_0 C_{ox} [\text{mA/V}^2]$		
	NMOS		PMOS
	$W = 200 \mu\text{m}$	$W = 2000 \mu\text{m}$	$W = 2000 \mu\text{m}$
<i>Be f-irr</i>	0.354	0.363	0.072
25	0.321	0.304	0.063
95	0.333	0.329	0.058
200	0.285	0.299	-
300	-	-	0.033


**Tabella 3.8:** Valori di  $\mu_0 C_{ox}$  estratti per i dispositivi P ed N in tecnologia CMOSH8D al variare della dose totale assorbita.

### 3.3.3 Caratteristiche di rumore


Ad ogni step di irraggiamento sono state svolte sui dispositivi esaminati misure dello spettro di rumore a due diversi valori di corrente. Nella tabella 3.9 sono riportate le condizioni di polarizzazione alle quali sono state effettuate le misure. Nelle figure 3.19 e 3.20, vengono riportati gli andamenti della tensione di rumore  $e_N$  misurati prima dell'irraggiamento per dispositivi a canale

Polarizzazione MOS	
$I_D$	0.25/0.50 mA
$ V_{DS} $	0.8 V
$V_{BS}$	0 V

**Tabella 3.9:** Polarizzazione del MOSFET durante le misure di rumore.



**Figura 3.19:** Andamento della tensione di rumore per alcuni dispositivi a canale N appartenenti alla tecnologia CMOSH8D confrontato con quello misurato dopo l'ultimo step di irraggiamento (300 kGy).




**Figura 3.20:** Andamento della tensione di rumore per alcuni dispositivi a canale N appartenenti alla tecnologia CMOSH8D confrontato con quello misurato dopo l'ultimo step di irraggiamento (300  $kGy$ ).

N ad una corrente di 0.25  $mA$ , confrontati con quelli misurati ad una dose totale assorbita di 300  $kGy$ . Si nota una variazione marcata del rumore  $1/f$  in tutti i dispositivi esaminati; responsabile di questo fenomeno è ritenuta la concentrazione delle trappole all'interfaccia ossido-silicio. A causa dell'elevata frequenza di corner dei dispositivi MOS a canale N e della banda (limitata a qualche decina di  $MHz$  dalle condizioni operative del dispositivo sotto misura) dell'amplificatore a transimpedenza utilizzato per le misure di rumore, il valore del rumore bianco non risulta sempre visibile; tuttavia dai grafici in cui questa componente è rilevabile nello spettro si evince che il suo deterioramento per effetto delle radiazioni ionizzanti è molto contenuto.

In figura 3.21 vengono riportati gli spettri di rumore relativi ai dispositivi MOS a canale P, misurati anche in questo caso ad una corrente di drain di 0.25  $mA$  e confrontati con le misure effettuate ad una dose integrata di 300  $kGy$ . Si può notare che in questo caso il rumore bianco risulta maggiormente visibile rispetto al caso dei dispositivi a canale N (a causa della minore mobilità delle lacune


rispetto agli elettroni) e le variazioni dovute all'irraggiamento sono molto limitate. Al contrario si possono osservare dei peggioramenti per quanto riguarda il rumore  $1/f$ , che aumenta per effetto delle radiazioni in tutti i dispositivi esaminati. Per evidenziare la variazione del rumore causata dall'esposizione alle radiazioni vengono presentati in figura 3.22 gli spettri di rumore, al varia-



**Figura 3.21:** Andamento della tensione di rumore per alcuni dispositivi a canale P appartenenti alla tecnologia CMOSH8D confrontato con quello misurato dopo l'ultimo step di irraggiamento (300 *kGy*).



re della dose, per dispositivi di uguali dimensioni e polarizzati nelle medesime condizioni, ma con differente polarità di canale.




**Figura 3.22:** Variazione della tensione di rumore in funzione della dose per dispositivi a canale P ed N con uguali dimensioni  $W/L$ .

### Rumore bianco

Dalle misure di tensione di rumore del precedente paragrafo sono stati estratti, attraverso una opportuna interpolazione, i valori di rumore bianco successivamente riportati nei grafici di figura 3.23 e 3.24 in funzione della dose assorbita. L'equazione utilizzata per l'estrazione dei parametri di rumore alle varie dosi integrate è


$$e_N(f) = \sqrt{S_W + \frac{A_f}{f}} \quad (3.6)$$

dove, sotto radice, compaiono i termini di densità spettrale di rumore di tipo bianco ( $S_W$ ) e di tipo  $1/f$  e  $A_f$  è un coefficiente di potenza legato al secondo contributo. A conferma di quanto osservato nel paragrafo precedente, i dati ottenuti mostrano una variazione limitata della tensione di rumore bianco. L'andamento del rumore termico di canale in funzione della dose per dispositivi a canale P ed N di uguali dimensioni è rappresentato in figura 3.25. Anche nel caso dei PMOS si osserva una lieve variazione del rumore compreso




**Figura 3.23:** Variazione della rumore bianco riferito al gate in funzione della dose per alcuni dispositivi a canale N.

il dispositivo con lunghezza minima di canale. Il valore di rumore risulta più alto, a parità di condizioni di polarizzazione, nei MOS a canale P in quanto, in riferimento alla formula 1.44, il valore della transconduttanza di canale  $g_m$



**Figura 3.24:** Variazione della rumore bianco riferito al gate in funzione della dose per un PMOS  $W/L=1000/0.20$  a due differenti valori di corrente.



**Figura 3.25:** Variazione del valore di rumore bianco riferito al gate in funzione della dose per dispositivi a canale P ed N con uguali dimensioni  $W/L$ .

è più elevato per i transistori a canale N. Apparentemente la variazione della costante di processo non ha effetto rilevante sul comportamento del contributo di rumore termico di canale. In realtà i dispositivi operano in condizioni di polarizzazione, moderata o debole inversione, in cui la dipendenza della transconduttanza dalla mobilità dei portatori è meno marcata che in zone di forte inversione. Si vedano a proposito le considerazioni sul comportamento della transconduttanza in dispositivi irraggiati (paragrafo 3.3.1).

### Rumore 1/f


L'effetto del rilascio e della cattura dei portatori da parte dei centri di trappola localizzati all'interfaccia tra ossido di gate e canale genera, come esposto nel capitolo 1, un segnale di rumore alle basse frequenze con densità spettrale pari a:

$$S_{eN}(f) = \frac{A_f}{f} \quad (3.7)$$


dove il coefficiente  $A_f$  può essere espresso come:

$$A_f = \frac{K_a}{C_{ox}^2 WL} \quad (3.8)$$


Nella precedente equazione  $K_a$  è un parametro dipendente dalla tecnologia investigata. Dalle misure di rumore effettuate sono stati estratti i valori del coefficiente  $A_f$ , rappresentati in figura 3.26 e 3.27 in funzione della dose, per alcuni dispositivi a canale P ed N.



**Figura 3.26:** Coefficiente  $A_f$  in funzione della dose per alcuni dispositivi a canale P ed N.



**Figura 3.27:** Coefficiente  $A_f$  in funzione della dose per alcuni dispositivi a canale P ed N.




**Figura 3.28:** Coefficiente  $A_f$  in funzione della dose per dispositivi a canale P ed N.

Si nota un progressivo aumento del valore del coefficiente  $A_f$  dovuto alla radiazione ionizzante. Infatti, l'aumento della densità dei centri di trappola determina un aumento della probabilità di cattura e rilascio dei portatori determinando una degradazione del rumore flicker. Il comportamento del coefficiente  $A_f$  al variare della dose viene mostrato in figura 3.28 per famiglie di dispositivi P ed N. Dall'equazione 3.8 si può osservare che il valore del coefficiente  $A_f$  è inversamente proporzionale all'area di gate del dispositivo  $W \cdot L$ . Essendo noto il valore della capacità dell'ossido per unità di superficie nella tecnologia CMOS8D, pari a  $8.625 \cdot 10^{-7} \text{ F/cm}^2$ , sono stati estratti i valori dei coefficienti  $K_a$  per dispositivi a canale P ed N al variare della dose. Nella figura 3.29 si nota un aumento del parametro al variare della dose integrata. Si osservi come, nel passaggio dal coefficiente  $A_f$  al coefficiente  $K_a$ , la dispersione dei valori a parità di dose si riduce notevolmente, a dimostrazione del fatto che quest'ultimo termine può essere ritenuto caratteristico del processo produttivo.

Eseguendo la media tra i valori ottenuti a parità di dose per il coefficiente  $K_a$  otteniamo i valori riportati in tabella 3.10 al variare della dose integrata. Nella stessa tabella viene mostrato anche il coefficiente  $K_f = K_a / C_{ox}$  che può essere usato in una formulazione alternativa del coefficiente di potenza  $A_f$ . Si osserva che il coefficiente  $K_a$  è di un ordine di grandezza superiore nei dispositivi a canale N rispetto ai PMOS; il rapporto tra i coefficienti si riduce a 3 alla massima dose assorbita.

Dose integrata [kGy]	$K_a$ [ $10^{-27} \text{ C}^2/\text{m}^2$ ]		$K_f$ [ $10^{-25} \text{ J}$ ]	
	PMOS	NMOS	PMOS	NMOS
0	4.9	45.7	5.5	51.9
25	7.5	70.7	8.5	80.4
95	10.4	78.5	11.8	89.2
200	18.4	77.2	20.9	87.8
300	27.0	81.8	30.6	93.0

**Tabella 3.10:** Confronto tra i valori di  $K_a$  e  $K_f$  estratti al variare della dose per dispositivi a canale P ed N in tecnologia CMOS8D.



**Figura 3.29:** Coefficiente  $K_a$  in funzione della dose per dispositivi a canale P ed N sottoposti ad irraggiamento.


### 3.3.4 Confronti con la tecnologia BiCMOS6G

Al fine di valutare la tolleranza alle radiazioni ionizzanti della tecnologia CMOS8D vengono presentati in questa sezione alcuni confronti tra i risultati ottenuti in questo lavoro di tesi ed altri dati acquisiti dalla caratterizzazione di dispositivi appartenenti alla tecnologia BiCMOS6G, che possiede una lunghezza minima di canale pari a  $0.35 \mu\text{m}$  e da uno spessore dell'ossido di  $7.2 \text{ nm}$  [11]. Le condizioni di polarizzazione a cui sono stati effettuati gli irraggiamenti e le misure sui dispositivi appartenenti a questa tecnologia sono diverse da quelle viste nei paragrafi precedenti; in particolare, le tensioni di alimentazione utilizzate durante gli irraggiamenti sono riportate in tabella 3.11. Inoltre la dose totale per questi transistori ha raggiunto un valore massimo di  $100 \text{ kGy}$ . Dal punto di vista della caratterizzazione statica si notano sostanziali differenze per quanto riguarda le curve  $I_D$ - $V_{GS}$ . In figura 3.30 si osserva nel caso della tecnologia BiCMOS6G, una variazione della caratteristica del dispositivo a canale P molto più marcata rispetto a quella ottenuta nel caso della tecnologia CMOS8D per un transistor di uguali dimensioni. Inoltre, a proposito dei dispositivi a canale N, la variazione della corrente di sottosoglia si muove in direzione opposta rispetto al dispositivo irraggiato fino a  $300 \text{ kGy}$ . In effetti nel caso degli NMOS appartenenti alla tecnologia BiCMOS6G si osserva una diminuzione della tensione di soglia all'aumentare della dose assorbita contrariamente a quanto accade per il dispositivo di uguale polarità della tecnologia CMOS8D. Nel caso dei PMOS si osserva un aumento della  $V_T$ , in valore assoluto, per entrambe le tecnologie (figure 3.31 e 3.32).

<i>Polarizzazione 6G</i>		
<i>Tensioni</i>	NMOS	PMOS
$V_{GS}$	0.60 V	-0.65 V
$V_{DS}$	1.5 V	-1.5 V
$V_{BS}$	0 V	0 V


**Tabella 3.11:** Tensioni di polarizzazione durante l'irraggiamento per MOSFET appartenenti alla tecnologia BiCMOS6G.






**Figura 3.30:** Confronto tra le caratteristiche  $I_D$ - $V_{GS}$  in scala semilogaritmica per un dispositivo con  $W/L=200/0.7$  appartenente alle due differenti tecnologie.

A proposito dei transistori a canale N, il differente comportamento della tensione di soglia al variare della dose è probabilmente dovuto, come già detto in precedenza, non solo alle differenti condizioni di polarizzazione utilizzate durante l'irraggiamento ed alla maggiore dose integrata raggiunta in questo lavoro di caratterizzazione ma anche al diverso spessore dell'ossido di gate. Di contro si può osservare un aumento di circa due ordini di grandezza della corrente di sottosoglia per il MOS a canale N appartenente alla tecnologia CMOSH8D, aumento che appare molto più contenuto nel caso della tecnologia BiCMOS6G.




**Figura 3.31:** Variazione della tensione di soglia per dispositivi a canale N appartenenti a due differenti tecnologie.



**Figura 3.32:** Variazione della tensione di soglia per dispositivi a canale P appartenenti a due differenti tecnologie.

In figura 3.33 vengono riportati gli andamenti della tensione di rumore riferita al gate per dispositivi a canale P ed N con  $W/L=2000/0.70$  appartenenti alla tecnologia CMOSH8D e alla tecnologia BiCMOS6G. La variazione del rumore  $1/f$  appare molto più evidente, per entrambe le polarità di canale, nel caso del processo da  $0.35 \mu\text{m}$ . Inoltre, per la tecnologia BiCMOS6G, l'aumento del rumore bianco appare molto marcato, soprattutto per quanto riguarda il transistor a canale N. È possibile affermare che la migliore tolleranza alle radiazioni  $\gamma$ , fornita dalla tecnologia CMOSH8D e riscontrabile nello studio delle caratteristiche di rumore, è imputabile alla riduzione dello spessore dell'ossido di gate.




**Figura 3.33:** Andamento della tensione di rumore riferita al gate per dispositivi a canale P ed N con  $W/L=2000/0.70$  appartenenti a due differenti tecnologie.

### 3.3.5 Confronti con la tecnologia CMOSH8D in diverse condizioni di polarizzazione durante l'irraggiamento


Nelle figure 3.34, 3.35 e 3.36 vengono riportati i valori della transconduttanza in funzione della corrente per dispositivi a canale N e P irraggiati in differenti condizioni di polarizzazione. In particolare i dispositivi con una dose assorbita pari a  $95 \text{ kGy}$  sono stati irraggiati nelle condizioni già descritte nel paragrafo 3.2, mentre i MOS con dose integrata pari a  $100 \text{ kGy}$ , appartenenti anch'essi alla tecnologia CMOSH8D, sono stati irraggiati in condizioni di polarizzazione diverse, fornite in tabella 3.12, che riproducono il comportamento dei dispositivi in circuiti reali [12].

<i>Polarizzazione H8D</i>		
<i>Tensioni</i>	<i>NMOS</i>	<i>PMOS</i>
$V_{GS}$	0.4 V	-0.4 V
$V_{DS}$	0.8 V	-0.8 V
$V_{BS}$	0 V	0 V


**Tabella 3.12:** Tensioni di polarizzazione utilizzate in un precedente lavoro di caratterizzazione durante l'irraggiamento di MOSFET appartenenti alla tecnologia CMOSH8D.




**Figura 3.34:** Variazione della transconduttanza di canale per dispositivi a canale N appartenenti alla tecnologia CMOSH8D irraggiati in differenti condizioni di polarizzazione. a)  $V_{GS}=0.4 \text{ V}$ ,  $V_{DS}=0.8 \text{ V}$ ; b)  $V_{GS}=1.6 \text{ V}$ ,  $V_{DS}=0 \text{ V}$ .



**Figura 3.35:** Variazione della transconduttanza di canale per dispositivi a canale N appartenenti alla tecnologia CMOSH8D irraggiati in differenti condizioni di polarizzazione. a)  $V_{GS}=0.4$  V,  $V_{DS}=0.8$  V; b)  $V_{GS}=1.6$  V,  $V_{DS}=0$  V.




**Figura 3.36:** Variazione della transconduttanza di canale per dispositivi a canale P appartenenti alla tecnologia CMOSH8D irraggiati in differenti condizioni di polarizzazione. a)  $V_{GS}=-0.4$  V,  $V_{DS}=-0.8$  V; b)  $V_{GS}=0$  V,  $V_{DS}=0$  V.



**Figura 3.37:** Tensione di rumore misurata per dispositivi MOS irraggiati in differenti condizioni di polarizzazione. a)  $V_{GS}=0.4$  V,  $V_{DS}=0.8$  V; b)  $V_{GS}=1.6$  V,  $V_{DS}=0$  V.

Non si nota una sostanziale differenza nella sensibilità alle radiazioni al variare delle condizioni di polarizzazione.

Nelle figure 3.37 e 3.38 sono riportati alcuni confronti tra gli andamenti dello spettro di rumore misurati per dispositivi a canale N e P appartenenti alla tecnologia CMOS H8D, irraggiati nelle differenti condizioni di polarizzazione descritte. In questo caso si evidenzia una leggera differenza nel comportamento dei dispositivi a favore dei transistori alimentati in zona di saturazione durante l'irraggiamento. In particolare il dispositivo PMOS con  $W/L=2000/0.20$  presenta un aumento del rumore  $1/f$  rilevabile anche a frequenze prossime ad 1 MHz. Nei dispositivi studiati in questo lavoro di tesi la degradazione in termini di rumore flicker è favorita dalla particolare condizione di polarizzazione durante l'irraggiamento che determina lo spostamento di lacune generate dalle radiazioni ionizzanti verso l'interfaccia ossido-silicio.




**Figura 3.38:** Tensione di rumore misurata per dispositivi MOS irraggiati in differenti condizioni di polarizzazione. a)  $V_{GS} = -0.4$  V,  $V_{DS} = -0.8$  V; b)  $V_{GS} = 0$  V,  $V_{DS} = 0$  V.


In figura 3.39 è riportato il confronto tra l'andamento della tensione di soglia al variare della dose per dispositivi a canale N irraggiati in differenti condizioni di polarizzazione. Si osserva che nel caso dei dispositivi esposti a radiazioni nelle condizioni presentate in tabella 3.12, (figura 3.39.a), la variazione della tensione di soglia è molto contenuta. Invece, per i dispositivi irraggiati nelle condizioni di *worst case* (3.39.b), la variazione della  $V_T$  appare molto più marcata e mostra una tendenza all'aumento le cui cause sono state già analizzate nel paragrafo 3.3.1. Si consideri comunque il fatto che, in quest'ultimo caso, la dose finale raggiunta è di 300 kGy, nettamente superiore al caso di figura 3.39.a.



Per quanto riguarda la variazione della costante di processo in funzione della dose integrata viene riportato in figura 3.40 l'andamento ottenuto per NMOS con  $W=2000 \mu\text{m}$  irraggiati in differenti condizioni di polarizzazione. Considerando le condizioni scelte per i dispositivi irraggiati in questo lavoro di tesi (figura 3.40.b) ci si aspetterebbe una maggior degradazione della mobilità dei portatori e quindi del  $\mu_0 C_{ox}$ . Tuttavia si può notare che la variazione appare molto più marcata per i dispositivi irraggiati con  $V_{GS}=0.4 \text{ V}$  e  $V_{DS}=0.8 \text{ V}$  anche a dosi assorbite inferiori (figura 3.40.a).



**Figura 3.39:** Andamento della tensione di soglia al variare della dose per NMOS irraggiati in differenti condizioni di polarizzazione. a)  $V_{GS}=0.4 \text{ V}$ ,  $V_{DS}=0.8 \text{ V}$ ; b)  $V_{GS}=1.6 \text{ V}$ ,  $V_{DS}=0 \text{ V}$ .



**Figura 3.40:** Andamento della costante di processo al variare della dose per NMOS irraggiati in differenti condizioni di polarizzazione. a)  $V_{GS}=0.4 \text{ V}$ ,  $V_{DS}=0.8 \text{ V}$ ; b)  $V_{GS}=1.6 \text{ V}$ ,  $V_{DS}=0 \text{ V}$ .

## Capitolo 4

# Evoluzione dello strumento per la misura di rumore

Per la misura della densità spettrale di rumore dei dispositivi MOSFET è stato realizzato, presso il Laboratorio di Strumentazione Elettronica dell'Università di Pavia, un circuito che, oltre a fornire un'adeguata polarizzazione del dispositivo sotto misura (DUT), è in grado di garantire un'amplificazione del rumore nella corrente di drain del transistor MOS su una banda di frequenze di almeno 100 MHz. In questo capitolo verrà trattata l'ultima evoluzione di questo strumento di misura e in particolar modo verranno presentati i risultati sperimentali relativi alla risposta in frequenza e al rumore di fondo della versione del circuito realizzata con componenti discreti.


### 4.1 Premessa

Lo studio delle prestazioni di rumore dei transistori MOSFET dipende fortemente dalla frequenza di corner  $f_C$ , che permette di discriminare la componente del rumore  $1/f$  da quella del rumore bianco nello spettro dei dispositivi MOS. Come si nota dalla formula 1.50, qui riportata per semplicità

$$f_C = \frac{q\alpha_H\mu}{2} \frac{V_{DS}}{L^2} \frac{V_{GS} - V_T}{4kT\alpha} \quad (4.1)$$

la frequenza di corner è inversamente proporzionale al quadrato della lunghezza di canale  $L$  e direttamente proporzionale all'overdrive  $V_{GS}-V_T$  (aumenta dunque all'aumentare della corrente di drain). Inoltre l'aumento del rumore  $1/f$  dovuto agli effetti delle radiazioni ionizzanti genera uno spostamento della  $f_C$  verso valori più elevati. Per questi motivi è necessario avere a disposizione

strumenti in grado di amplificare lo spettro di rumore su di una banda di frequenze sempre più ampia. In figura 4.1 si nota come nel caso di dispositivi a canale P, anche per valori minimi della lunghezza di canale  $L$ , la componente di rumore bianco sia già visibile a frequenze dell'ordine di  $10\text{ MHz}$ ; invece per quanto riguarda i dispositivi a canale N con lunghezza di canale minima, per discriminare le componenti di rumore bianco e  $1/f$  è necessario spingersi oltre i  $100\text{ MHz}$ .




**Figura 4.1:** Confronto tra tensioni di rumore di dispositivi a canale N e P con  $W=200\text{ }\mu\text{m}$  ed  $L$  variabile.

## 4.2 Strumentazione preesistente

Le attuali possibilità dello strumento di misura sono più facilmente valutabili se confrontate con le caratteristiche della strumentazione preesistente. In figura 4.2 viene presentato lo schema a blocchi dell'amplificatore utilizzato per effettuare le misure di rumore in questo lavoro di tesi. In tale schema l'operazionale utilizzato è un OPA CLC425 della National Semiconductor che fornisce al circuito una banda operativa di circa  $100\text{ MHz}$ . Assumendo che l'amplificatore invertente abbia guadagno tendente ad infinito e che la capacità  $C$  tenda pure ad infinito, possiamo esprimere il guadagno del circuito tra il gate del DUT e l'uscita dell'operazionale, come:

$$G = g_{m,DUT} R_F \quad (4.2)$$

dove  $g_{m,DUT}$  è la transconduttanza del dispositivo sotto misura ed  $R_F$  è la resistenza di reazione. La risposta in frequenza del circuito presenta due poli complessi e coniugati e può presentare una risonanza in relazione al valore del




**Figura 4.2:** Schema a blocchi del circuito con CLC425.

fattore di qualità  $Q$ . Affinché la risposta in frequenza sia massimamente piatta deve essere rispettata la relazione

$$\frac{1}{2\pi R_F C_F} = \sqrt{\frac{GBP}{4\pi R_F C_{DS}}} \quad (4.3)$$

dove  $GBP$  è il prodotto banda-guadagno,  $C_{DS}$  la capacità tra drain e source del DUT e  $C_F$  la capacità di reazione. La scelta di  $C_F$ ,  $R_F$  deve essere dunque effettuata sulla base di queste considerazioni, una volta che siano note le caratteristiche in frequenza dell'operazionale. A questo proposito, poiché i dispositivi commerciali non forniscono una banda sufficientemente elevata, è stato progettato uno schema di amplificazione a componenti discreti, rappresentato in figura 4.3, realizzato con transistori bipolari che garantiscono un maggiore guadagno e un migliore comportamento in frequenza. In particolare sono stati utilizzati dei dispositivi NPN NEC856 che offrono un'elevata frequenza di transizione  $f_T$ , un elevato guadagno di corrente  $\beta$  e un basso valore della resistenza distribuita di base  $r_{BB'}$ . Il ramo di ingresso del circuito è costituito da uno stadio cascode, che è caratterizzato da un'elevata impedenza di uscita.

Il punto debole di questo circuito è rappresentato dalla bassa impedenza vista sul collettore di  $Q_2$ . Essendo infatti, come è stato detto, l'impedenza di uscita del cascode molto elevata, il guadagno di andata dell'amplificatore di figura




**Figura 4.3:** Schema circuitale dell'amplificatore in configurazione cascode a componenti discreti.

4.3 è, in prima approssimazione, pari a:

$$G_{open-loop} \simeq g_{mQ_1} R_1 \quad (4.4)$$

Nelle condizioni di polarizzazione impostate il valore di transconduttanza del transistor  $Q_1$  risulta essere pari a  $428 \text{ mA/V}$ , di conseguenza il guadagno ad anello aperto, essendo  $R_1=390 \text{ }\Omega$ , è circa di 167 che è un valore troppo basso perché il comportamento dell'amplificatore possa essere approssimato con quello di uno stadio ideale. La soluzione più semplice per incrementare il valore del guadagno ad anello aperto sembrerebbe quella di aumentare il valore di  $R_1$  o quello della transconduttanza  $g_{mQ_1}$ . Dall'analisi del circuito si nota che, volendo tenere costante la tensione al nodo ad alta impedenza, l'aumento di uno di questi parametri implica la diminuzione dell'altro dello


stesso fattore; infatti la corrente di collettore nei transistori BJT e il valore della transconduttanza sono legati da una relazione di diretta proporzionalità. Al fine di valutare le variazioni della funzione di trasferimento dell'intera catena di misura, per diversi valori della resistenza  $R_1$  e a condizioni costanti di polarizzazione del DUT, sono state effettuate alcune simulazioni che hanno portato ai risultati presentati in figura 4.4. Il DUT utilizzato nelle simulazioni è un transistor MOS a canale N con  $W/L=200/1.00$  polarizzato con  $V_{GS}=0.8$  V e  $V_{DS}=1.5$  V. Il modello circuitale impiegato fa riferimento alla tecnologia BiCMOS6G. La transconduttanza risultante è di  $4.07$  mA/V. Essendo  $R_F=10$  k $\Omega$ , il guadagno atteso tra il gate del DUT e l'uscita del circuito è di circa  $6.2$  dB. Si osserva un avvicinamento del guadagno al valore teorico all'aumentare del valore della resistenza  $R_1$ . Tuttavia nel caso della curva relativa alla resistenza  $R_1=2420$   $\Omega$ , le tensioni di alimentazione necessarie per mantenere inalterato il valore della corrente nel ramo di ingresso sono  $V_{CC}=+34$  V e  $V_{SS}=-24$  V, valori non ottenibili con i comuni alimentatori da banco.




**Figura 4.4:** Confronto tra le funzioni di trasferimento del preamplificatore al variare della resistenza  $R_1$  ottenute da simulazioni circuitali della catena di misura.

### 4.3 Evoluzione dell'amplificatore in configurazione cascode

Una soluzione alternativa, che ha permesso di migliorare in maniera sostanziale le prestazioni di guadagno dell'amplificatore di misura, è fornita dallo schema circuitale presentato in figura 4.5. Il carico attivo, che sostituisce la resistenza  $R_1$ , è realizzato utilizzando un transistor bipolare PNP BFT93 della Philips Semiconductors che presenta una  $f_T$  di  $5\text{ GHz}$ . In questo modo, polarizzando la base del transistor  $Q_p$  in modo che nel ramo di ingresso



**Figura 4.5:** Schema circuitale dell'amplificatore a componenti discreti con carico attivo.



**Figura 4.6:** Confronto tra le funzioni di trasferimento della catena di misura con carico attivo e con carico passivo a parità di condizioni di polarizzazione del DUT.

scorra la stessa corrente utilizzata nella versione precedente, è possibile ottenere nel collettore di  $Q_2$  un'impedenza molto maggiore di quella consentita da un carico passivo. Sapendo che, in prima approssimazione, l'impedenza vista al collettore di un BJT vale

$$r_0 = \frac{V_A}{I_C} \quad (4.5)$$

dove  $V_A$  è la tensione di Early, dell'ordine di 100 V, e  $I_C$  è la corrente di collettore del transistor  $Q_p$ , polarizzando il PNP in modo che  $I_C$  sia 12 mA, il valore della resistenza  $r_0$  risulta pari a 8 kΩ. In questo modo il valore del guadagno di banda piatta della funzione di trasferimento dell'amplificatore appare molto prossimo a quello teorico, come mostrato in figura 4.6 dai risultati della simulazione. La soluzione con carico attivo presenta due vantaggi rispetto alla versione precedente:


- il valore del guadagno di banda piatta è all'incirca pari a quello atteso, dal momento che il comportamento dell'amplificatore è quasi ideale;
- la banda passante è più elevata e non più dipendente dal valore di  $R_1$ .

È importante sottolineare che le prestazioni di velocità e risposta in frequenza del dispositivo PNP utilizzato per realizzare il carico attivo non influenzano in alcun modo la banda passante dell'amplificatore, in quanto il transistor si comporta come generatore ideale di corrente e non viene attraversato dal segnale.



### Filtraggio sulle alimentazioni

Al fine di ridurre eventuali disturbi sulle alimentazioni sono state modificate, rispetto alla versione precedente dello strumento, le modalità di filtraggio. Infatti mentre nella versione precedente dell'amplificatore i riferimenti di tensione venivano filtrati attraverso una rete RC passa-basso, in questo caso sono stati realizzati dei filtri di tipo Darlington. Gli schemi circuitali di questo tipo di filtro nel caso di alimentazione positiva e nel caso di alimentazione negativa sono mostrati rispettivamente nelle figure 4.7.a e 4.7.b. Prendendo in esame lo schema di figura 4.7.a, si nota che il circuito è costituito da un inseguitore di tensione basato su una coppia di transistori bipolari ( $Q_1$ ,  $Q_2$ ) che replica all'emettitore di  $Q_2$  la tensione presente sulla base di  $Q_1$  diminuita della caduta di potenziale sulle giunzioni incontrate nel cammino. L'azione di filtraggio è effettuata dai rami RC che portano la tensione dall'alimentatore esterno ai riferimenti interni al circuito. Dimensionando in modo opportuno i componenti



**Figura 4.7:** Schema circuitale dei filtri Darlington utilizzati per le alimentazioni.

passivi si ottiene una costante di tempo  $\tau$  data da:


$$\tau = RC = 100 \text{ k}\Omega \cdot 100 \text{ }\mu\text{F} = 10 \text{ secondi} \quad (4.6)$$

Questo significa che, dopo l'accensione del circuito, occorrono circa 10 secondi prima che l'amplificatore vada a regime. Il polo a  $16 \text{ mHz}$  garantisce una soppressione efficace dei disturbi in bassa frequenza sovrapposti alle tensioni di alimentazione. Si noti inoltre che ai condensatori da  $100 \text{ }\mu\text{F}$  di tipo elettrolitico sono stati posti in parallelo condensatori da  $1 \text{ }\mu\text{F}$  di tipo ceramico per garantire una migliore risposta alle variazioni di tensione in alta frequenza.

## 4.4 Risultati sperimentali

### 4.4.1 Risposta in frequenza

I miglioramenti dello strumento sviluppato rispetto alla versione precedente sono stati verificati attraverso misure su alcuni dispositivi MOSFET. In particolare, prendendo in considerazione un transistor a canale N di dimensioni  $W/L=200/0.20$ , appartenente alla tecnologia CMOSH8D, si ottiene la risposta in frequenza rappresentata in figura 4.8 che mostra come il sistema sia in grado di operare in un intervallo di frequenze che va da  $100 \text{ kHz}$  fino a circa a  $300 \text{ MHz}$ . Questo risultato permette di discriminare la componente di rumore bianco da quello  $1/f$  anche per dispositivi in cui la frequenza di corner risulti molto vicina ai  $100 \text{ MHz}$ . Dall'analisi della risposta in frequenza




**Figura 4.8:** Risposta in frequenza dello strumento per la misura di rumore realizzato con componenti discreti.

si osserva la presenza di un picco di risonanza che può essere spiegato facendo riferimento allo schema riportato in figura 4.9, nel quale viene mostrato il circuito equivalente di piccolo segnale per l'amplificatore a transimpedenza e per il dispositivo sotto misura.  $C_\pi$  e  $r_\pi$  sono rispettivamente la capacità e la resistenza di ingresso del transistor bipolare  $Q_1$ , che è l'elemento di ingresso dell'amplificatore a componenti discreti,  $r_{DS}$  è la resistenza tra drain e source del DUT e  $C_D$  la capacità di drain. Il guadagno di anello del circuito presenta un polo associato alla costante di tempo  $r_\pi C_\pi$ ; infatti per la maggior parte dei MOSFET misurati valgono le relazioni  $r_{DS} \gg r_\pi$  e  $C_D \ll C_\pi$ , che portano a trascurare  $r_{DS}$  e  $C_D$ . L'interazione di questo polo con quelli associati al guadagno di andata dell'amplificatore di misura è la causa della presenza del picco di risonanza nella risposta in frequenza. La capacità di reazione  $C_F$  ha lo scopo di effettuare una parziale compensazione della risposta in frequenza e di attenuare il picco. Considerando per il guadagno  $A(s)$  una funzione a polo dominante

$$A(s) = \frac{A_0}{1 + s\tau} \quad (4.7)$$

si ottiene, attraverso alcuni passaggi matematici, l'espressione del guadagno ad anello chiuso del circuito:

$$G(s) = \frac{V_{OUT}}{e_N} = \frac{g_{m,DUT} R_F}{1 + s \frac{1}{\omega_0 Q} + \frac{s^2}{\omega_0^2}} \quad (4.8)$$



**Figura 4.9:** Circuito di piccolo segnale per l'analisi della risposta in frequenza dello strumento di misura.

Mediante opportune approssimazioni si ricavano le seguenti espressioni per la frequenza  $\omega_0$  e per il fattore di qualità  $Q$ :

$$\omega_0^2 \cong \frac{A_0}{\tau R_F C_\pi} \quad (4.9)$$

$$\frac{1}{Q} \cong \left( C_F + \frac{\tau}{A_0 r_\pi} \right) \sqrt{\frac{A_0 R_F}{\tau C_\pi}} \quad (4.10)$$


Dalla 4.10 si deduce che aumentando il valore di  $C_F$  si riduce il fattore di qualità  $Q$ . Intervenendo sul valore di  $C_F$  è dunque possibile smorzare il picco di risonanza e migliorare la stabilità nella risposta in frequenza  $A(s)$ .

#### 4.4.2 Rumore di fondo dello strumento


Al fine di verificare se il contributo di rumore riferito al gate del dispositivo sotto misura, introdotto dall'amplificatore a componenti discreti, sia trascurabile rispetto al contributo di rumore del DUT stesso, sono state effettuate misure del rumore di fondo dello strumento. Possiamo esprimere questo contributo, nella forma di densità spettrale di potenza, come:

$$\begin{aligned} S_{INST}^2 = & \frac{1}{g_{m,DUT}^2} \left[ \frac{2qI_Q}{g_{m,Q_1}^2 R_F^2} \left( \frac{R_F + r_{DS}/r_\pi}{r_{DS}/r_\pi} \right)^2 + \right. \\ & + \frac{2qI_Q}{\beta} + \frac{4kT}{R_F} + \\ & \left. + \frac{4kT r_{BB'}}{R_F^2} \left( \frac{R_F + r_{DS}/r_\pi}{r_{DS}/r_\pi} \right)^2 \right] \end{aligned} \quad (4.11)$$

dove  $I_Q$ ,  $g_{m,Q_1}$ ,  $\beta$  e  $r_{BB'}$  sono, rispettivamente, la corrente di collettore, la transconduttanza, il guadagno di corrente e la resistenza distribuita di base del transistor di ingresso  $Q_1$  dell'amplificatore invertente. Il valore di  $\beta$  è circa uguale a 100, mentre la resistenza  $r_{BB'}$  risulta essere pari a 4  $\Omega$  [13]. In figura 4.10 la variazione del rumore di fondo, all'uscita allo strumento, in funzione della corrente di collettore  $I_Q$  viene confrontata con il valore teorico atteso. Le misure sono state effettuate utilizzando come DUT un MOS a canale P con W/L=200/1.00 appartenente alla tecnologia BiCMOS6G, mantenuto in condizioni di polarizzazione costanti al variare della corrente. Si nota un buon accordo tra i risultati sperimentali e le previsioni teoriche soprattutto per quanto riguarda le correnti fino a 10 mA. In figura 4.11 viene mostrato il confronto tra lo spettro di rumore di un NMOS con W/L=200/0.20 appartenente alla tecnologia CMOS8D e lo spettro del rumore di fondo, del circuito



**Figura 4.10:** Confronto tra la misura del rumore di fondo, riportato in uscita allo strumento e il valore teorico in funzione della corrente  $I_Q$  del transistorore di ingresso.




**Figura 4.11:** Spettro della tensione di rumore di un NMOS  $W/L=200/0.20$  confrontato con il rumore di fondo dello strumento di misura. Entrambi i contributi sono riferiti al gate del DUT.


amplificatore, entrambi riferiti al gate del dispositivo. Quest'ultimo contributo risulta trascurabile rispetto a quello relativo al dispositivi sotto misura in tutto l'intervallo delle frequenze considerato.

#### 4.4.3 Misure di rumore

Come si può osservare in figura 4.12 in cui sono mostrati gli spettri di rumore relativi a NMOS con  $W=200 \mu\text{m}$  al variare della lunghezza di canale  $L$ , l'uso dell'amplificatore a componenti discreti consente di distinguere le componenti di rumore bianco e di rumore  $1/f$  anche nel caso di dispositivi con lunghezza minima di canale. In figura 4.13 vengono presentati gli spettri di rumore per dispositivi P ed NMOS con  $W/L=200/0.20$  al variare della corrente  $I_D$ . Si può notare che nel caso dei dispositivi a canale N l'aumento della banda di amplificazione dello strumento permette di valutare il rumore bianco anche



**Figura 4.12:** Tensione di rumore per dispositivi a canale N appartenenti alla tecnologia CMOSH8D con  $W=200 \mu\text{m}$  e  $L$  variabile.



**Figura 4.13:** Tensione di rumore per dispositivi a canale P ed N appartenenti alla tecnologia CMOSH8D con  $W/L=200/0.20$ .

per correnti dell'ordine del  $mA$ . Si ricordi a questo proposito che  $f_C$  si sposta a frequenze tanto maggiori quanto maggiore è la corrente di drain, poiché si riduce, in questo caso, il contributo di rumore termico di canale. La misura di dispositivi a canale P appare meno critica sotto questo aspetto poiché il rumore  $1/f$  è meno elevato e la frequenza di corner risulta spostata verso frequenze più basse.

Concludendo si può affermare che l'amplificatore realizzato con componenti discreti, nella sua ultima versione fornisce prestazioni adeguate per la caratterizzazione di NMOSFET con lunghezza minima di canale pari a  $0.18\ \mu m$ . Tuttavia sono ancora presenti alcune limitazioni della risposta in frequenza dovute a componenti parassiti associati alla connessione del DUT al circuito di misura. L'attività futura sarà rivolta all'ottimizzazione della board su cui il circuito è realizzato al fine di ridurre al minimo le capacità e le induttanze parassite.

## Conclusioni

Questo lavoro ha riguardato lo studio della resistenza alle radiazioni  $\gamma$  di dispositivi MOS submicrometrici appartenenti ad una tecnologia, fornita da ST-Microelectronics, con lunghezza minima di canale pari a  $0.18 \mu\text{m}$  e denominata CMOSH8D. Tale studio ha reso possibile il confronto tra i risultati ottenuti per MOSFET con differente polarità di canale ed appartenenti a diverse tecnologie consentendo l'analisi dell'evoluzione dei processi produttivi rispetto al problema della tolleranza alle radiazioni.

Sulla base delle misure sperimentali è stato possibile valutare quali, tra i parametri elettrici dei transistori sottoposti ad irraggiamento, siano maggiormente soggetti a variazioni. In particolare sono stati osservati un consistente aumento delle correnti di *leakage*, dovuto essenzialmente alla corrente inversa tra la zona di drain e il substrato, e una diminuzione delle correnti di sottosoglia sia per i dispositivi a canale P che per quelli a canale N. Questa diminuzione è determinata da un aumento, in valore assoluto, della tensione di soglia al variare della dose assorbita per tutti i dispositivi irraggiati. Nel caso dei PMOS questo risultato è in accordo con le previsioni teoriche e dipende dall'intrappolamento di cariche positive nell'ossido. Per quanto riguarda i dispositivi a canale N l'elevato livello di dose integrata, la particolare condizione di polarizzazione durante l'irraggiamento e la riduzione dello spessore dell'ossido sembrano avere condotto ad un inversione di tendenza nella variazione di questo parametro, comunque riconducibile ad un fenomeno noto: la formazione di trappole all'interfaccia ossido-silicio per effetto della radiazione.

Attraverso lo studio delle caratteristiche statiche presentate è stato possibile valutare la diminuzione della transconduttanza di canale all'aumentare della



dose assorbita attribuibile alla degradazione della mobilità dei portatori. Infatti è stata rilevata una riduzione della costante di processo  $\mu_0 C_{ox}$  all'aumentare della dose sia per transistori a canale P sia per quelli a canale N. Si tratta, nel caso di questi ultimi dispositivi, di un fenomeno di modesta entità.

Per quanto riguarda lo studio delle caratteristiche di rumore dei transistori MOSFET è stato esaminato il comportamento, al variare della dose integrata, dei due principali termini di rumore che compaiono nello spettro dei MOSFET, ovvero la componente di tipo  $1/f$  e quella di tipo bianco serie. I risultati sperimentali confermano la buona tolleranza alle radiazioni dei dispositivi, dimostrata dalla trascurabile variazione del rumore bianco. L'aumento del rumore  $1/f$ , dovuto alla formazione di trappole indotta dalla radiazione all'interfaccia tra ossido e silicio, è pure relativamente limitato; in ogni caso questo contributo solo raramente interessa le frequenze di lavoro a cui i MOS vengono utilizzati.

Lo studio effettuato, tenendo conto del fatto che gli irraggiamenti sono stati fatti in condizioni di lavoro tali da massimizzare il danno da radiazione, ha portato alla conclusione che i dispositivi esaminati godono di un'elevata tolleranza intrinseca alle radiazioni ionizzanti pur non essendo costruiti con specifiche tecniche *rad-hard*. Il basso costo di produzione e l'elevata possibilità di integrazione li rendono dunque interessanti per l'utilizzo in applicazioni spaziali e di fisica delle alte energie. Questo lavoro pone le basi per un'attività futura rivolta allo studio del danno da radiazione provocato da dosi integrate più elevate e degli effetti dell'*annealing* termico sui campioni irraggiati. L'analisi dell'evoluzione delle tecnologie CMOS submicrometriche proseguirà con la caratterizzazione dei dispositivi appartenenti alla generazione successiva: MOS su substrato in silicio con lunghezza minima di canale  $0.13 \mu\text{m}$  e transistori su substrato isolante (SOI, Silicon On Insulator).

L'evoluzione dello strumento per la misura di rumore ha garantito la possibilità di caratterizzare dispositivi MOSFET con lunghezza di canale pari a quella minima consentita dalla tecnologia e di discriminare la componente di rumore bianco da quella di tipo  $1/f$  anche nei casi in cui la frequenza di corner risultasse prossima a  $100 \text{ MHz}$ . Le possibilità di sviluppo di questo strumento sono molto ampie; l'attività futura sarà mirata alla riduzione dei componenti parassiti che limitano la risposta in frequenza dell'amplificatore.

# Bibliografia

- [1] Y. P. Tsividis, “*Operation and modeling of the MOS transistor*”, Second edition, McGraw Hill, 1999.
- [2] R. S. Muller, T. I. Kamins, “*Device electronics for integrated circuits*”, John Wiley & Sons, 1986.
- [3] M. Manghisoni, L. Ratti, V. Re, V. Speziali, “Submicron CMOS Technologies for Low-Noise Analog Front-End Circuits”, in corso di pubblicazione *IEEE Trans. Nucl. Sci.*, 2002.
- [4] V. Re, I. Bietti, R. Castello, M. Manghisoni, V. Speziali, F. Svelto, “Effects of gate length reduction on the channel thermal noise of submicron P and N-MOSFETs”, *IEEE Trans. Nucl. Sci.*, 2001, Vol. 48, No. 4.
- [5] A. Van der Ziel, “*Noise in solid state devices and circuits*”, John Wiley & Sons, 1986.
- [6] M. Manghisoni, “Effetti di riduzione della lunghezza di canale sul rumore termico dei MOSFET in tecnologia STM BiCMOS6M”, *Relazione Interna*, Dicembre 1999.
- [7] T.P.Ma, P.V. Dressendorfer, “*Ionizing radiation effects in MOS devices & circuits*”, John Wiley & Sons.
- [8] D.M. Fleetwood, “Fast and slow border traps in MOS devices”, *IEEE Trans. Nucl. Sci.*, vol. 43, No 3, 1996.
- [9] E. Degliantoni, “*Studio degli effetti di riduzione della lunghezza di canale sul rumore termico di MOS submicrometrici*”, Tesi di laurea, Università di Pavia, Anno Accademico 1999/2000.
- [10] A. Bosoni, “*Sviluppo di strumentazione per misure di densità spettrale di rumore in MOS submicrometrici*”, Tesi di laurea, Università di Pavia, Anno Accademico 2000/2001.

- [11] M. Manghisoni, L. Ratti, V. Re, V. Speziali, "Noise behavior under  $\gamma$  irradiation in  $0.35\ \mu\text{m}$  CMOS transistor", *Proceedings of the RADECS 2000 Workshop, Radiation Effects on Components and Systems*, pp 126-131, Université catholique de Louvain, Louvain-la-Neuve, Belgio, 11-13 settembre 2000.
- [12] M. Caldara, "Caratterizzazione di MOSFET submicrometrici per applicazioni "RAD-HARD" a basso consumo di potenza", Tesi di laurea, Università di Pavia, Anno Accademico 2000/2001.
- [13] G. Traversi, "Sistema di elaborazione del segnale per il rivelatore di luminosità di LHC", Tesi di laurea, Università di Pavia, Anno Accademico 1999/2000.
- [14] M. Manghisoni, V. Re, V. Speziali, F. Svelto, "Experimental studies of the noise properties of a deep-submicron CMOS process", *Nucl. Instr. Meth.*, 2001, A458 (2001), p. 382.
- [15] G.M. Anelli, "Design and characterization of radiation tolerant integrated circuits in deep submicron CMOS technologies for the LHC experiments", Tesi di dottorato, Politecnico di Grenoble, 2000.
- [16] M. Manghisoni, "Sviluppo di una teoria per la modellizzazione del rumore termico di MOSFET canale P in tecnologia STM BiCMOS6M da  $0.35\ \mu\text{m}$ ", *R.I.*, Giugno 2000.
- [17] M. F. Hamer, "First-order parameter extraction on enhancement silicon MOS transistors", *Proc. Inst. Elec. Eng.*, vol. 133, pt. I, no. 2, pp. 49-54, 1986.
- [18] P. R. Karlsson, K. O. Jeppson, "An Efficient Parameter Extraction Algorithm for MOS Transistor Models", *IEEE Trans. El. Dev.*, vol. ED-39, No. 9, pp. 2070-2076, 1992.
- [19] J. J. Ou, "A Special Report on the Characteristics of STM HCMOS6 Technology", *STM Internal Note*, October 1998.
- [20] G. Anelli, F. Faccio, S. Florian, P. Jarron, "Noise characterization of a  $0.25\ \mu\text{m}$  CMOS technology for the LHC experiments", *Nucl. Inst. Meth.*, A457 (2001), pp. 361-368.
- [21] G. Reimbold, P. Gentil, "White noise of MOS transistors operating in weak inversion", *IEEE Trans. El. Dev.*, Vol. ED-29, No. 11, pp. 1722-1725, November 1982.

- [22] L. Ratti, “*N and P-channel JFETs for low-noise and radiation hard analog applications*”, Tesi di dottorato, Università di Pavia, Anno Accademico 1998/1999.
- [23] P.J. McWhorter, P.S. Winokur, “Simple technique for separating the effects of interface traps and trapped-oxide charge in metal-oxide-semiconductor transistor”, *Appl. Phys. Lett.*, no. 48, January 1986.
- [24] J. E. Whitefield, H. D. Southward, R. J. Mayer, “Total dose effect on surface state density, carrier concentration and mobility in MOS layers”, *IEEE Trans. Nucl. Sci.*, vol. NS-23, no. 6, pp. 1154-1159, 1976.