



Università degli Studi di Bergamo

SCUOLA DI INGEGNERIA

Corso di Laurea Magistrale in Ingegneria Informatica (LM-32)

Laboratorio di Elettronica - Timer 555 Tavolo 2Sx

Gruppo:

Raffaele Giacomo Giovanni Di Maio

Matricola 1053435

Nicholas Iotti

Matricola 1058728

Giorgio Passarella

Matricola 1079287

Emilio Meroni

Matricola 1080976

Anno Accademico 2025–2026

Progettazione Circuito Digitale

L'obiettivo è realizzare un circuito digitale che, dato in ingresso un numero X compreso tra 0 e 15, dia in uscita $Q = 1$ se $X \geq 10$. Per rappresentare tutti i numeri da 0 a 15 sono necessario 4 bit ($2^4 = 16$ combinazioni) figura 1a. Grazie alla mappa di Karnaugh, figura 1b, è stato possibile ridurre il numero di porte necessarie. La formula ricavata è la seguente:

$$b_2 \cdot b_3 + b_3 \cdot b_1 \Rightarrow \overline{\overline{b_2 \cdot b_3} \cdot \overline{b_3 \cdot b_1}}$$

Tramite l'utilizzo del *dip switch* a 4 interruttori si possono comandare i diversi bit, in particolare chiudendo l'interruttore il bit passa da livello logico basso a livello logico alto, e viceversa.

X	b_3	b_2	b_1	b_0	Q
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	1
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	1

(a) Tabella della verità.

		$b_1 b_0$			
		00	01	11	10
$b_3 b_2$	00	0	0	0	0
	01	0	0	0	0
	11	1	1	1	1
	10	0	0	1	1

(b) Mappa di Karnaugh.

Figura 1: Tabella della verità e mappa di Karnaugh.

Grazie all'integrato 4093, composto da 4 NAND, è stato possibile testare il funzionamento del circuito, il quale viene riportato a figura 2. In aggiunta, all'uscita dell'ultima porta NAND è stato aggiunto un LED, con in serie una resistenza di $2\text{ K}\Omega$ verso massa, così da vedere il LED acceso se $X \geq 10$.




Figura 2: Schematico del circuito logico implementato.

1 Timer 555

Ha diverse possibili configurazioni, tra cui:

- Monostabile: in presenza di un impulso di trigger genera un impulso con caratteristiche definite.
- Bistabile: viene utilizzato come flip-flop set-reset
- Astabile: genera in modo autonomo una forma d'onda continua.

Nel circuito la V_{cc} viene ripartita equamente con 3 resistenze uguali. In questo modo compaiono 2 comparatori: uno a soglia $2/3$ (sopra) e uno a soglia $1/3$ (sotto).

1.1 Monostabile

Questo apparato viene utilizzato per effettuare switch debouncing. Gli interruttori, generalmente, sono soggetti a un rimbalzo meccanico quando premuti e per tale motivo si hanno impulsi spuri. La configurazione monostabile genera un impulso fissato con R o C non interferito dal rimbalzo. Per catturare l'immagine attraverso l'oscilloscopio di un impulso istantaneo si è utilizzata la modalità "single", triggerando il segnale sul fronte di discesa ($V_{dd}/2 \simeq 5\text{ V}$). Volendo la durata dell'impulso di circa 2 secondi abbiamo dimensionato il circuito con i valori riportati a tabella 1. Inoltre abbiamo aggiunto un led finale per verificare il corretto funzionamento collegato al resto del circuito tramite una resistenza da $2.1\text{ K}\Omega$.

$$t = 1.1 \cdot R_1 \cdot C_1$$

Grandezza	Valore
C	$19.5 \mu\text{F}$
R_1	$101.5 \text{ K}\Omega$
R_2	$11.8 \text{ K}\Omega$

Tabella 1: Valori utilizzati nel circuito: Monostabile.

1.2 Astabile

Il duty cycle é uguale a $\frac{T_1}{T}$ e quindi a $\frac{R_a+R_b}{R_a+2R_b}$. Dunque, la carica dipende da $R_a + R_b$ mentre la scarica dal solo R_b . Dimensionando circuito per un duty cycle a 1 KHz, abbiamo scelto $R_a = 11.8 \text{ K}\Omega$, $R_b = 4.7 \text{ K}\Omega$ e $C = 70 \text{ nF}$. Abbiamo dunque verificato se il periodo teorico uguale a $\ln 2(R_a+2R_b)C$ è pari a quello reale.

$$T = T_1 + T_2 = \ln 2 \cdot (R_A + 2R_B) \cdot C$$