



Università degli Studi di Bergamo

SCUOLA DI INGEGNERIA

Corso di Laurea Magistrale in Ingegneria Informatica (LM-32)

Laboratorio di Elettronica - Timer 555 Tavolo 2Sx

Gruppo:

Raffaele Giacomo Giovanni Di Maio

Matricola 1053435

Nicholas Iotti

Matricola 1058728

Giorgio Passarella

Matricola 1079287

Emilio Meroni

Matricola 1080976

Anno Accademico 2025–2026

1 Progettazione Circuito Digitale

Dato un numero X compreso tra 0 e 15, l'obiettivo è stato quello di realizzare un circuito digitale in grado di fornire in uscita $Q = 1$, solo se X risultasse maggiore o uguale a 10. A figura 1a è riportata la tabella di verità del circuito logico da sviluppare.

Grazie alle mappe di Karnaugh, figura 1b, e al teorema di De Morgan si è ricavata la seguente formula:

$$b_2 \cdot b_3 + b_3 \cdot b_1 \Rightarrow \overline{\overline{b_2 \cdot b_3} \cdot \overline{b_3 \cdot b_1}}$$

Si osserva che la funzione logica presenta tre operazioni NAND, questo ha permesso di utilizzare un singolo integrato, 4093 composto da 4 porte NAND, per realizzare il circuito.

X	b_3	b_2	b_1	b_0	Q
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	1
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	1

(a) Tabella della verità.

		$b_1 b_0$			
		00	01	11	10
$b_3 b_2$	00	0	0	0	0
	01	0	0	0	0
	11	1	1	1	1
	10	0	0	1	1

(b) Mappa di Karnaugh.

Figura 1: Tabella della verità e mappa di Karnaugh.

Per rappresentare le $16 = 2^4$ diverse combinazioni, è stato utilizzato il componente *dip switch* a 4 interruttori con in serie delle resistenze di *pull-down*. Quindi, chiudendo un interruttore, il bit passa da 0 a 1 mentre aprendolo passa da 1 a 0.

I 4 bit sono stati forniti in ingresso all'integrato 4093 secondo lo schema riportato a figura 2, si osservi che LSB (b_0) non è presente nella funzione logica, pertanto non è stato collegato. In aggiunta, all'uscita dell'integrato

è stata collegata una resistenza da $2\text{ k}\Omega$ con in serie un LED per verificarne il corretto funzionamento del circuito: il LED si accende quando $X \geq 10$ e rimane spento quando $X < 10$. La tensione di alimentazione utilizzata in questo circuito è stata di 5 V .




Figura 2: Schematico circuito implementato.

2 Timer 555

Il timer 555 è un circuito integrato molto diffuso grazie alla sua versatilità, figura 3. Esso è composto da:

- Partitore resistivo con tre resistenze da $5\text{ K}\Omega$, le quali creano due soglie di riferimento: *trigger* con valore $\frac{1}{3}V_{cc}$ e *threshold* da $\frac{2}{3}V_{cc}$;
- *Transistor* di scarica assimilabile a un interruttore.
- *Latch set-reset* con il quale si controlla il *transistor* di scarica e l'uscita V_{out} .
- Due diversi comparatori con l'obiettivo di effettuare il **set** oppure il **reset** del *latch set-reset*;

A seguire vengono presentate le configurazioni più comuni.

2.1 Monostabile

La configurazione monostabile, presentata a figura 4, è spesso utilizzata per effettuare lo *switch debouncing*.




Figura 3: Circuito del Timer 555.

Gli interruttori, generalmente, sono soggetti a un rimbalzo meccanico quando premuti e, per tale motivo, si possono verificare degli impulsi spuri. La configurazione monostabile permette di eliminare quest'ultimi generando un impulso di durata fissa, proporzionale a R_1 e C_1 :

$$t = 1.1 \cdot R_1 \cdot C_1$$

Per ottenere una durata dell'impulso di circa 2 secondi, il circuito è stato dimensionato con i valori riportati a tabella 1. Inoltre è stato aggiunto un LED finale, collegato al resto del circuito tramite una resistenza da 2.1 kΩ, per verificare il corretto funzionamento.

Grandezza	Valore
C	19.5 μF
R_1	101.5 kΩ
R_2	11.8 kΩ

Tabella 1: Valori utilizzati nel circuito monostabile.

Il funzionamento del circuito è il seguente:

1. A inizio si ha che: il *trigger* è mantenuto a V_{cc} , V_{out} è pari a **low**, di conseguenza la capacità C_1 è scarica.
2. Quando il *trigger* viene posto a una tensione inferiore di $V_{cc}/3$, grazie alla pressione di del pulsante, si effettua il **set** nel *latch set-reset*. Con l'effetto di:
 - Porre l'uscita $V_{out} = \text{high}$;




Figura 4: Schematico del circuito monostabile.

- Spegner il transistor del *discharge* facendo sì che la capacità possa caricarsi.
3. La capacità si continua a caricare finché non supera la tensione di $\frac{2}{3}V_{cc}$, attivando il **reset** del *latch set-reset*. Ponendo nuovamente l'uscita **high** e scaricando la capacità.

Per acquisire correttamente l'impulso è stata utilizzata la modalità *single* dell'oscilloscopio, impostando il *trigger* a $V_{DD}/2 = 5\text{ V}$ sul fronte di discesa del segnale, a figura 5.

2.2 Astabile

La configurazione di astabile permette di generare un segnale a onda quadra periodica, schematico a figura 6. Il principio di funzionamento del circuito si basa sulla carica e scarica di una capacità, in particolare si susseguono i diversi eventi:

- Ipotizzando uno stato iniziale in cui l'uscita V_{out} è **high**, allora la capacità C tende a caricarsi a V_{cc} attraverso le due resistenze R_A e R_B .




Figura 5: In giallo la serie di impulsi spuri dovuti al *switch debouncing*, mentre in azzurro il segnale generato dal monostabile.

- Quando la caduta di tensione su C raggiunge $\frac{2}{3}V_{cc}$ si effettua il **reset** del *latch* portando l'uscita a **low**;
- Con l'uscita a **low** si ha che il *transistor* di scarica è attivo, creando un percorso verso massa attraverso la resistenza R_B di scarica per la capacità C;
- Quando la tensione ai capi della capacità si riduce scendendo sotto i $V_{cc}/3$ si effettua il **set** portando l'uscita a **high** e spegnendo il *transistor* di scarica;
- A questo punto ricomincia il ciclo di carica di C.

Si può notare che la carica del condensatore dipende da $R_A + R_B$ mentre la scarica dal solo R_B . Questo determina un *duty cycle* diverso da 50%. In particolare si ricava che:

$$T_{up} = \ln 2 \cdot (R_A + R_B)C$$

$$T_{down} = \ln 2 \cdot R_B C$$

Portando ad avere un periodo, e un *duty cycle* pari a:

$$T = \ln 2 \cdot (R_A + 2R_B)C \quad \delta = \frac{R_A + R_B}{R_A + 2R_B}$$

Il dimensionamento del circuito è stato effettuato in modo tale da ottenere una frequenza di 1 kHz per questo si è scelto: R_A pari a 11.8 k Ω , $R_B = 4.7$ k Ω




Figura 6: Configurazione astabile del timer 555.

e la capacità pari a 70 nF. In seguito si è verificato, tramite l'oscilloscopio, se il periodo e il *duty cycle* coincidessero con quello teorico, figura 7.




Figura 7: Segnale generato dal circuito astabile, con periodo pari a circa $1\text{ ms} \Rightarrow 1\text{ KHz}$ e un *duty cycle* di circa $\delta = \frac{800\text{ }\mu\text{s}}{1\text{ ms}} = 80\% \simeq \frac{R_A + R_B}{R_A + 2R_B} \simeq 78\%$